منځپانګې پټول
1 intel UG-01173 غلط انجیکشن FPGA IP کور
2 د غلط انجیکشن Intel® FPGA IP کور کارونکي لارښود
3 اسناد / سرچینې
3.1 حوالې
4 اړونده پوسټونه

intel-logo

intel UG-01173 غلط انجیکشن FPGA IP کور

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-PRODUCT

د غلط انجیکشن Intel® FPGA IP کور کارونکي لارښود

د غلط انجیکشن Intel® FPGA IP کور د FPGA وسیلې ترتیب RAM (CRAM) کې غلطۍ انجیکشن کوي. دا کړنلاره نرمې تېروتنې تقلید کوي کوم چې د عادي عملیاتو په جریان کې د واحد پیښې ګډوډي (SEUs) له امله رامینځته کیدی شي. SEUs نادرې پیښې دي او له همدې امله ازموینه ستونزمنه ده. وروسته له دې چې تاسو په خپل ډیزاین کې د فالټ انجیکشن IP کور انسټیټیوټ کړئ او خپل وسیله تنظیم کړئ ، تاسو کولی شئ د Intel Quartus® Prime Fault Injection Debugger وسیله وکاروئ ترڅو په FPGA کې قصدي غلطۍ رامینځته کړي ترڅو دې غلطیو ته د سیسټم ځواب ازموینه وکړي.

اړوند معلومات

  • د یوازینۍ پیښې ناراضۍ
  • AN 737: په Intel Arria 10 وسیلو کې د SEU کشف او بیا رغونه

ځانګړتیاوې

  • تاسو ته اجازه درکوي د واحد پیښې فعالیت مداخلې کمولو لپاره د سیسټم غبرګون ارزونه وکړئ (SEFI).
  • تاسو ته اجازه درکوي په کور دننه د SEFI ځانګړتیا ترسره کړئ، د ټول سیسټم بیم ازموینې اړتیا له منځه یوسي. پرځای یې، تاسو کولی شئ د بیم ازموینه په وخت کې ناکامۍ ته محدود کړئ (FIT)/Mb اندازه کول د وسیلې په کچه.
  • د SEFI ځانګړتیا سره سم د FIT نرخونه اندازه کړئ چې ستاسو د ډیزاین جوړښت سره تړاو لري. تاسو کولی شئ په تصادفي ډول د ټول وسیلې په اوږدو کې غلط انجیکشنونه توزیع کړئ ، یا د ازموینې ګړندي کولو لپاره ځانګړي فعال ساحو ته محدود کړئ.
  • خپل ډیزاین اصلاح کړئ ترڅو د یو واحد پیښې ناراضۍ (SEU) له امله رامینځته شوي ګډوډي کم کړئ.

د وسیلې ملاتړ

د غلط انجیکشن IP کور د Intel Arria® 10، Intel Cyclone® 10 GX او Stratix® V کورنۍ وسیلو ملاتړ کوي. د سایکلون V کورنۍ په ترتیب کوډ کې د -SC ضمیمې سره په وسیلو کې د غلط انجیکشن ملاتړ کوي. د -SC لایف سایکلون V وسیلو په اړه د معلوماتو امر کولو لپاره د خپل ځایي پلور نماینده سره اړیکه ونیسئ.

د سرچینو کارول او فعالیت
د Intel Quartus Prime سافټویر د Stratix V A7 FPGA لپاره لاندې سرچینې اټکل تولیدوي. د نورو وسایلو پایلې ورته دي.

Intel Corporation. ټول حقونه خوندي دي. Intel، د Intel لوگو، او د Intel نورې نښې د Intel Corporation یا د هغې د فرعي شرکتونو سوداګریزې نښې دي. Intel د خپل FPGA او سیمیکمډکټر محصولاتو فعالیت د Intel معیاري تضمین سره سم اوسني مشخصاتو ته تضمینوي، مګر دا حق خوندي کوي چې په هر وخت کې پرته له خبرتیا څخه په هر محصول او خدماتو کې بدلون راولي. Intel هیڅ مسؤلیت یا مسؤلیت په غاړه نه اخلي چې د غوښتنلیک یا د کوم معلوماتو، محصول، یا خدماتو کارولو څخه رامینځته کیږي چې دلته تشریح شوي پرته له دې چې د Intel لخوا په لیکلي ډول موافقه شوې وي. د انټیل پیرودونکو ته مشوره ورکول کیږي چې د وسیلې ځانګړتیاو وروستۍ نسخه ترلاسه کړي مخکې لدې چې په کوم خپاره شوي معلوماتو تکیه وکړي او د محصولاتو یا خدماتو لپاره امر کولو دمخه. * نور نومونه او نښې ممکن د نورو ملکیت په توګه ادعا شي.

د غلط انجیکشن IP کور FPGA فعالیت او د سرچینو کارول

وسیله ALMs د منطق راجستر M20K
لومړني ثانوي
Stratix V A7 3,821 5,179 0 0

د Intel Quartus Prime سافټویر نصب کې د Intel FPGA IP کتابتون شامل دی. دا کتابتون د اضافي جواز اړتیا پرته ستاسو د تولید کارولو لپاره ډیری ګټور IP کورونه چمتو کوي. ځینې ​​Intel FPGA IP کور د تولید کارولو لپاره د جلا جواز پیرود ته اړتیا لري. د Intel FPGA IP ارزونې حالت تاسو ته اجازه درکوي د دې جواز لرونکي Intel FPGA IP کورونه په سمولیشن او هارډویر کې ارزونه وکړئ ، مخکې لدې چې د بشپړ تولید IP کور جواز اخیستو پریکړه وکړئ. تاسو یوازې اړتیا لرئ د جواز لرونکي Intel IP کور لپاره د بشپړ تولید جواز واخلئ وروسته له دې چې تاسو د هارډویر ازموینې بشپړې کړئ او په تولید کې د IP کارولو ته چمتو یاست. د Intel Quartus Prime سافټویر په لاندې ځایونو کې د ډیفالټ لخوا IP کورونه نصبوي:

د IP کور نصبولو لاره

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-1

د IP کور نصبولو ځایونه

ځای سافټویر پلیټ فارم
:\intelFPGA_pro\quartus\ip\altera د Intel Quartus Prime Pro Edition وینډوز *
:\intelFPGA\quartus\ip\altera د Intel Quartus Prime Standard Edition وینډوز
:/intelFPGA_pro/quartus/ip/altera د Intel Quartus Prime Pro Edition لینکس *
:/intelFPGA/quartus/ip/altera د Intel Quartus Prime Standard Edition لینکس

یادونه: د Intel Quartus Prime سافټویر د نصبولو په لاره کې د ځایونو ملاتړ نه کوي.

د IP کور تنظیم کول او تولید کول
تاسو کولی شئ د مختلف غوښتنلیکونو ملاتړ کولو لپاره د IP کورونه تنظیم کړئ. د Intel Quartus Prime IP کتلاګ او د پیرامیټر مدیر تاسو ته اجازه درکوي په چټکۍ سره د IP اصلي بندرونه، ځانګړتیاوې، او محصول غوره او تنظیم کړئ files.

د IP کتلاګ او پیرامیټر مدیر
د IP کتلاګ ستاسو د پروژې لپاره موجود IP کورونه ښیې ، پشمول د Intel FPGA IP او نور IP چې تاسو د IP کتلاګ لټون لارې کې اضافه کوئ.. د IP کور موندلو او تنظیم کولو لپاره د IP کتلاګ لاندې ځانګړتیاوې وکاروئ:

  • د فعال وسیلې کورنۍ لپاره IP ښودلو یا د ټولو وسیلو کورنیو لپاره IP ښودلو لپاره د IP کتلاګ فلټر کړئ. که تاسو کومه پروژه پرانیستې نه یاست، د IP کتلاګ کې د وسیلې کورنۍ غوره کړئ.
  • په IP کتلاګ کې د کوم بشپړ یا جزوي IP اصلي نوم موندلو لپاره د لټون ساحه کې ټایپ کړئ.
  • د ملاتړ شوي وسیلو په اړه توضیحاتو ښودلو لپاره ، د IP کور نصبولو فولډر خلاصولو لپاره ، او د IP اسنادو لینکونو لپاره په IP کتلاګ کې د IP اصلي نوم ښیې کلیک وکړئ.
  • کلیک وکړئ لټون Partner IP to access partner IP information on the web.

د پیرامیټر مدیر تاسو ته د IP تغیر نوم ، اختیاري بندرونه ، او محصول مشخص کولو ته هڅوي file د نسل اختیارونه. د پیرامیټر مدیر د لوړې کچې Intel Quartus Prime IP تولیدوي file (.ip) د Intel Quartus Prime Pro Edition پروژو کې د IP بدلون لپاره. د پیرامیټر مدیر د لوړې کچې Quartus IP تولیدوي file (.qip) د Intel Quartus Prime Standard Edition پروژو کې د IP بدلون لپاره. دا files په پروژه کې د IP توپیر استازیتوب کوي، او د پیرامیټریشن معلومات ذخیره کوي.

د IP پیرامیټر مدیر (Intel Quartus Prime Standard Edition)intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-2

د IP کور تولید محصول (د انټیل کوارټس پریم پرو نسخه)

د Intel Quartus Prime سافټویر لاندې محصول تولیدوي file د انفرادي IP کور لپاره جوړښت چې د پلیټ فارم ډیزاینر سیسټم برخه نه وي.

د انفرادي IP کور نسل تولید (Intel Quartus Prime Pro Edition)intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-3

  • که ستاسو د IP اصلي توپیر لپاره ملاتړ او فعال شوی وي.

محصول Fileد Intel FPGA IP نسل

File نوم تفصیل
<ستاسو_ip>.ip د لوړې کچې IP توپیر file چې ستاسو په پروژه کې د IP کور پیرامیټریزیشن لري. که چیرې د IP توپیر د پلیټ فارم ډیزاینر سیسټم برخه وي، د پیرامیټر مدیر هم یو .qsys تولیدوي file.
<ستاسو_ip>.cmp د VHDL جز اعالمیه (.cmp) file یو متن دی file چې محلي عمومي او پورټ تعریفونه لري چې تاسو یې د VHDL ډیزاین کې کاروئ files.
<ستاسو_ip>_generation.rpt IP یا د پلیټ فارم ډیزاینر نسل لاګ file. د IP تولید په جریان کې د پیغامونو لنډیز ښیې.
ادامه…
File نوم تفصیل
<ستاسو_ip>.qgsimc (یوازې د پلیټ فارم ډیزاینر سیسټمونه) سمولیشن کیشینګ file چې د .qsys او .ip سره پرتله کوي fileد پلیټ فارم ډیزاینر سیسټم او IP کور اوسني پیرامیټریزیشن سره. دا پرتله کول ټاکي چې ایا د پلیټ فارم ډیزاینر کولی شي د HDL بیا رغونه پریږدي.
<ستاسو_ip>.qgsynth (یوازې د پلیټ فارم ډیزاینر سیسټمونه) ترکیب کیشینګ file چې د .qsys او .ip سره پرتله کوي fileد پلیټ فارم ډیزاینر سیسټم او IP کور اوسني پیرامیټریزیشن سره. دا پرتله کول ټاکي چې ایا د پلیټ فارم ډیزاینر کولی شي د HDL بیا رغونه پریږدي.
<ستاسو_ipqip د IP برخې یوځای کولو او تالیف کولو لپاره ټول معلومات لري.
<ستاسو_ip>.csv د IP برخې د اپ گریڈ حالت په اړه معلومات لري.
.bsf په بلاک ډیاګرام کې د کارولو لپاره د IP تغیر سمبول نمایش Files (.bdf).
<ستاسو_ip>.spd داخلول file چې ip-make-simscript د سمولیشن سکریپټ تولید ته اړتیا لري. د .spd file یو لیست لري fileتاسو د سمولو لپاره تولید کوئ، د یادونو په اړه د معلوماتو سره چې تاسو یې پیل کوئ.
<ستاسو_ip>.ppf د پن پلانر File (.ppf) د IP اجزاو لپاره پورټ او نوډ دندې ذخیره کوي چې تاسو یې د پن پلانر سره کارولو لپاره رامینځته کوئ.
<ستاسو_ip>_bb.v د ویریلوګ بلیک باکس وکاروئ (_bb.v) file د تور بکس په توګه د کارولو لپاره د خالي ماډل اعالمیې په توګه.
<ستاسو_ip> _inst.v یا _inst.vhd HDL example instantiation template. د دې منځپانګې کاپي او پیسټ کړئ file ستاسو په HDL کې file د IP تغیرات پیلولو لپاره.
<ستاسو_ip> regmap که چیرې IP د راجستر معلومات ولري، د Intel Quartus Prime سافټویر .regmap تولیدوي file. د .regmap file د ماسټر او غلام انٹرفیس د راجستر نقشه معلومات بیانوي. دا file بشپړوي

د .sopcinfo file د سیسټم په اړه نور تفصيلي راجستر معلومات چمتو کولو سره. دا file د راجستر ښودنه فعالوي views او په سیسټم کنسول کې د کاروونکي د تخصیص وړ احصایې.
<ستاسو_ip>.svd د HPS سیسټم ډیبګ وسیلو ته اجازه ورکوي view د پردیو راجستر نقشه چې د پلیټ فارم ډیزاینر سیسټم کې د HPS سره وصل کیږي.

د ترکیب په جریان کې، د Intel Quartus Prime سافټویر .svd ذخیره کوي files د غلام انٹرفیس لپاره د سیسټم کنسول ماسټرانو ته په .sof کې لیدل کیږي file په ډیبګ غونډه کې. د سیسټم کنسول دا برخه لوستل کیږي، کوم چې د پلیټ فارم ډیزاینر د راجستر نقشې معلوماتو لپاره پوښتنې کوي. د سیسټم غلامانو لپاره، د پلیټ فارم ډیزاینر د نوم په واسطه راجسترونو ته لاسرسی لري.
<ستاسو_ip>v

<ستاسو_ip>.vhd

 HDL files چې د ترکیب یا سمولیشن لپاره هر فرعي ماډل یا د ماشوم IP کور انسټیټیوټ کوي.
لارښود/ د سمولیشن ترتیب او چلولو لپاره msim_setup.tcl سکریپټ لري.
aldec/ د سمولیشن تنظیم کولو او چلولو لپاره سکریپټ rivierapro_setup.tcl لري.
/synopsys/vcs

/synopsys/vcsmx

 یو شیل سکریپټ لري vcs_setup.sh د سیمولیشن تنظیم او چلولو لپاره.

د شیل سکریپټ vcsmx_setup.sh او synopsys_sim.setup لري file سمولیشن ترتیب او چلول.
/کاډنس د شیل سکریپټ ncsim_setup.sh او نور ترتیب لري fileد سمولیشن تنظیم او چلولو لپاره.
/xcelium د موازي سمیلیټر شیل سکریپټ xcelium_setup.sh او نور تنظیمات لري fileد سمولیشن تنظیم او چلولو لپاره.
/ فرعي ماډلونه HDL لري fileد IP کور فرعي ماډل لپاره.
<د IP فرعي ماډل>/ د پلیټ فارم ډیزاینر د هر IP فرعي ماډل لارښود لپاره /synth او /sim فرعي لارښودونه رامینځته کوي چې د پلیټ فارم ډیزاینر رامینځته کوي.

فعالیت توضیحات
د غلط انجیکشن IP کور سره ، ډیزاینران کولی شي په کور کې د SEFI ځانګړتیا ترسره کړي ، د SEFI ځانګړتیاو سره سم د FIT نرخونه اندازه کړي ، او د SEUs اغیز کمولو لپاره ډیزاین اصلاح کړي.

د یوې پیښې خپګان کمول

مدغم شوي سرکټونه او د پروګرام وړ منطق وسایل لکه FPGAs د SEUs لپاره حساس دي. SEUs تصادفي، غیر ویجاړونکي پیښې دي، چې د دوو لویو سرچینو له امله رامنځته کیږي: الفا ذرات او د کاسمیک شعاعو څخه نیوټرون. وړانګې کولی شي د دې لامل شي چې یا د منطق راجستر ، ایمبیډ شوي حافظې بټ ، یا د ترتیب RAM (CRAM) بټ خپل حالت فلپ کړي ، پدې توګه د وسیلې غیر متوقع عملیاتو لامل کیږي. Intel Arria 10، Intel Cyclone 10 GX، Arria V، Cyclone V، Stratix V او نوي وسیلې لاندې CRAM وړتیاوې لري:

  • د تېروتنې کشف سایکلیکل بې ځایه چک کول (EDCRC)
  • د خپګان CRAM اتومات اصلاح (سکرب کول)
  • د ناراض CRAM حالت رامینځته کولو وړتیا (غلط انجیکشن)

په Intel FPGA وسیلو کې د SEU تخفیف په اړه د نورو معلوماتو لپاره ، د اړوند وسیلې لاسي کتاب کې د SEU کمولو څپرکي ته مراجعه وکړئ.

د غلط انجیکشن IP پن تفصیل

د غلط انجیکشن IP کور لاندې I/O پنونه لري.

غلط انجیکشن IP کور I/O پنونه

د پن نوم د پن لارښود د پن تفصیل
crcerror_pin داخلول د خطا پیغام راجستر انلوډر انټیل FPGA IP (EMR Unloader IP) څخه ننوت. دا سیګنال تایید شوی کله چې د وسیلې EDCRC لخوا د CRC تېروتنه کشف شوې.
emr_data داخلول د خطا پیغام راجستر (EMR) منځپانګې. د EMR ساحو لپاره د وسیلې مناسب لارښود کتاب ته مراجعه وکړئ.

دا آخذه د Avalon Streaming ډیټا انٹرفیس سیګنال سره مطابقت لري.
emr_valid داخلول ښیي چې د emr_data داخلونه معتبر معلومات لري. دا د Avalon Streaming معتبر انٹرفیس سیګنال دی.
بیا تنظیم کړئ داخلول د موډل بیا تنظیمول. بیا تنظیم په بشپړ ډول د غلط انجیکشن ډیبګر لخوا کنټرول شوی.
error_injected محصول په ګوته کوي چې یوه تېروتنه په CRAM کې انجیکشن شوې لکه څنګه چې د J له لارې امر شویTAG انٹرفیس د وخت اوږدوالی چې دا سیګنال تاکید کوي ستاسو د J تنظیماتو پورې اړه لريTAG د TCK او کنټرول بلاک سیګنالونه. عموما، وخت د TCK سیګنال شاوخوا 20 ساعتونه دي.
error_scrubbed محصول په ګوته کوي چې د وسیلې سکرب کول بشپړ شوي لکه څنګه چې د J له لارې امر شویTAG انٹرفیس د وخت اوږدوالی چې دا سیګنال تاکید کوي ستاسو د J تنظیماتو پورې اړه لريTAG د TCK او کنټرول بلاک سیګنالونه. عموما، وخت د TCK سیګنال شاوخوا 20 ساعتونه دي.
داخله محصول اختیاري محصول. د غلط انجکشن IP دا ساعت کاروي، د مثال لپارهample، د EMR_unloader بلاک د ساعت لپاره.

د غلط انجیکشن IP پن ډیاګرام

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-4

د غلط انجیکشن ډیبګر او غلط انجیکشن IP کور کارول

د غلط انجیکشن ډیبګر د غلط انجیکشن IP کور سره یوځای کار کوي. لومړی، تاسو په خپل ډیزاین کې د IP کور انسټیټیوټ کړئ، تالیف کړئ، او پایله شوي ترتیب ډاونلوډ کړئ file ستاسو وسیله ته. بیا ، تاسو د Intel Quartus Prime سافټویر دننه یا د کمانډ لاین څخه د نرم غلطیو سمولو لپاره د غلط انجیکشن ډیبګر چلوئ.

  • د غلط انجیکشن ډیبګر تاسو ته اجازه درکوي د غلط انجیکشن تجربې په متقابل ډول یا د بیچ کمانډونو سره پرمخ بوځي ، او تاسو ته اجازه درکوي د غلط انجیکشن لپاره ستاسو په ډیزاین کې منطقي ساحې مشخص کړئ.
  • د کمانډ لاین انٹرفیس د سکریپټ له لارې د ډیبګر چلولو لپاره ګټور دی.

نوټ

د غلط انجیکشن ډیبګر د J له لارې د غلط انجیکشن IP کور سره اړیکه نیسيTAG انٹرفیس د غلط انجیکشن IP د J څخه امرونه منيTAG انٹرفیس او د راپور وضعیت بیرته د JTAG انٹرفیس د غلط انجیکشن IP کور ستاسو په وسیله کې په نرم منطق کې پلي کیږي؛ له همدې امله، تاسو باید په خپل ډیزاین کې د دې منطق کارولو حساب وکړئ. یو میتودولوژي دا ده چې په لابراتوار کې SEU ته ستاسو د ډیزاین ځواب مشخص کړئ او بیا ستاسو د وروستي ګمارل شوي ډیزاین څخه IP کور لرې کړئ.

تاسو د لاندې IP کور سره د غلط انجیکشن IP کور کاروئ:

  • د خطا پیغام راجستر انلوډر IP کور ، کوم چې د Intel FPGA وسیلو کې د سختې غلطۍ کشف سرکټري څخه ډاټا لوستل او ذخیره کوي.
  • (اختیاري) د پرمختللي SEU کشف Intel FPGA IP کور ، کوم چې د واحد بټ خطا ځایونه د وسیلې عملیاتو پرمهال د حساسیت نقشې سره پرتله کوي ترڅو معلومه کړي چې ایا نرم غلطی پدې اغیزه کوي.

غلط انجکشن Debugger Overview بلاک ډایگرامintel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-5

یادونه:

  1. د غلط انجیکشن IP د هدف شوي منطق بټونه فلیپ کوي.
  2. د غلط انجیکشن ډیبګر او پرمختللي SEU کشف IP ورته EMR انلوډر مثال کاروي.
  3. د پرمختللي SEU کشف IP کور اختیاري دی.

اړوند معلومات

  • د SMH په اړه Fileپه 13 پاڼه کې
  • په 10 پاڼه کې د EMR انلوډر IP کور په اړه
  • په 11 مخ کې د پرمختللي SEU کشف IP کور په اړه

د غلط انجیکشن IP کور انسټاګرام کول

نوټ

د غلط انجیکشن IP کور تاسو ته اړتیا نلري کوم پیرامیټونه تنظیم کړئ. د IP کور کارولو لپاره، یو نوی IP مثال جوړ کړئ، دا په خپل پلیټ فارم ډیزاینر (معیاري) سیسټم کې شامل کړئ، او د مناسبو سره سم سیګنالونه وصل کړئ. تاسو باید د غلط انجیکشن IP کور د EMR انلوډر IP کور سره وکاروئ. د غلط انجیکشن او د EMR انلوډر IP کورونه په پلیټ فارم ډیزاینر او IP کتلاګ کې شتون لري. په اختیاري توګه، تاسو کولی شئ دا مستقیم ستاسو د RTL ډیزاین کې انسټاګرام کړئ، د ویریلوګ HDL، SystemVerilog، یا VHDL په کارولو سره.

د EMR انلوډر IP کور په اړه
د EMR انلوډر IP کور EMR ته یو انٹرفیس چمتو کوي ، کوم چې د وسیلې EDCRC لخوا په دوامداره توګه تازه کیږي چې د نرم غلطیو لپاره د آلې CRAM بټس CRC چیک کوي.

Exampد پلیټ فارم ډیزاینر سیسټم په شمول د غلط انجیکشن IP کور او د EMR انلوډر IP کورintel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-6

Exampد غلط انجیکشن IP کور او د EMR انلوډر IP کور بلاک ډیاګرام

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-7

اړوند معلومات
د خطا پیغام راجستر انلوډر انټیل FPGA IP کور کارونکي لارښود

د پرمختللي SEU کشف IP کور په اړه

د پرمختللي SEU کشف (ASD) IP کور وکاروئ کله چې د SEU زغم د ډیزاین اندیښنه وي. تاسو باید د ASD IP کور سره د EMR Unloader IP کور وکاروئ. له همدې امله، که تاسو په ورته ډیزاین کې د ASD IP او غلط انجکشن IP کاروئ، دوی باید د EMR انلوډر محصول د Avalon®-ST سپلیټر برخې له لارې شریک کړي. لاندې ارقام د پلیټ فارم ډیزاینر سیسټم ښیې چې په کوم کې د Avalon-ST سپلیټر د EMR مینځپانګې ASD او د غلط انجیکشن IP کورونو ته توزیع کوي.

د ورته پلیټ فارم ډیزاینر سیسټم کې د ASD او غلط انجیکشن IP کارولintel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-8

اړوند معلومات
د پرمختللي SEU کشف Intel FPGA IP کور کارونکي لارښود

د غلط انجیکشن ساحې تعریف کول
تاسو کولی شئ د حساسیت نقشې سرلیک (.smh) په کارولو سره د غلط انجیکشن لپاره د FPGA ځانګړي سیمې تعریف کړئ file. د SMH file د وسیلې CRAM بټونو همغږي ذخیره کوي ، د دوی ټاکل شوې سیمه (ASD سیمه) ، او انتقادي. د ډیزاین پروسې په جریان کې تاسو درجه بندي کاروئ tagد سیمې د جوړولو لپاره ging. بیا، د تالیف په جریان کې، د Intel Quartus Prime Assembler SMH تولیدوي file. د غلط انجیکشن ډیبګر د غلطۍ انجیکشنونه د وسیلې ځانګړي سیمو ته محدودوي چې تاسو یې په SMH کې تعریف کړئ file.

د حیثیت اجرا کول Tagging
تاسو موقعیت ته د ASD سیمه په ټاکلو سره د ازموینې لپاره د FPGA سیمې تعریف کړئ. تاسو کولی شئ د ډیزاین برخې کړکۍ په کارولو سره ستاسو د ډیزاین درجه بندي هرې برخې لپاره د ASD سیمه ارزښت مشخص کړئ.

  1. دنده غوره کړئ ➤ د ډیزاین برخې کړکۍ.
  2. د سرلیک قطار کې هرچیرې ښي کلیک وکړئ او د ASD سیمه کالم ښودلو لپاره د ASD سیمه فعاله کړئ (که دا دمخه نه وي ښودل شوی).
  3. د هرې برخې لپاره له 0 څخه تر 16 پورې ارزښت دننه کړئ ترڅو دا ځانګړي ASD سیمې ته وټاکئ.
    • د ASD سیمه 0 د وسیلې نه کارول شوي برخو ته ساتل کیږي. تاسو کولی شئ دې سیمې ته یوه برخه وټاکئ ترڅو دا د غیر مهم په توګه مشخص کړئ.
    • د ASD سیمه 1 ډیفالټ سیمه ده. د وسیلې ټولې کارول شوې برخې دې سیمې ته ګمارل شوي پرته لدې چې تاسو په واضح ډول د ASD سیمې دنده بدله کړئ.

د SMH په اړه Files

د SMH file لاندې معلومات لري:

  • که تاسو درجه بندي نه کاروئ tagging (د بیلګې په توګه، ډیزاین د ډیزاین په درجه بندي کې د ASD سیمه ایز دندې نه لري)، SMH file د هر CRAM بټ لیست کوي او په ګوته کوي چې ایا دا د ډیزاین لپاره حساس دی.
  • که تاسو هراړخیز فعالیت کړی وي tagging او د اصلي ASD سیمې دندې بدلې شوې، SMH file د هر CRAM بټ لیست کوي او دا د ASD سیمه ټاکل شوې.

د غلط انجیکشن ډیبګر کولی شي انجیکشنونه یو یا ډیرو مشخصو سیمو ته محدود کړي. د SMH تولید لپاره راټولونکي ته لارښوونه کول file:

  • دنده غوره کړئ ➤ وسیله ➤ وسیله او د پن اختیارونه ➤ د تېروتنې کشف CRC.
  • د SEU حساسیت نقشه رامینځته کړئ file (.smh) اختیار.

د غلط انجیکشن ډیبګر کارول

نوټ
د غلط انجیکشن ډیبګر کارولو لپاره ، تاسو د J له لارې خپل وسیله سره وصل کړئTAG انٹرفیس بیا، وسیله تنظیم کړئ او د غلط انجیکشن ترسره کړئ. د فالټ انجیکشن ډیبګر لانچ کولو لپاره ، د Intel Quartus Prime سافټویر کې وسیلې ➤ فالټ انجیکشن ډیبګر غوره کړئ. د وسیلې تنظیم کول یا برنامه کول د پروسیجر یا سیګنال نل منطق تحلیل کونکي لپاره کارول شوي طرزالعمل سره ورته دي.

غلط انجیکشن Debugger

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-9

د خپل J تنظیم کولو لپارهTAG سلسله:

  1. د هارډویر تنظیم کلیک وکړئ. دا وسیله د پروګرام کولو هارډویر ښکاره کوي چې ستاسو کمپیوټر سره وصل دی.
  2. د پروګرام کولو هارډویر غوره کړئ چې تاسو یې کارول غواړئ.
  3. په بند کلیک وکړئ.
  4. په اتوماتیک کشف کلیک وکړئ، کوم چې په J کې موندل شوي د پروګرام وړ وسیلو سره د وسیلې سلسله ډکويTAG زنځیر

اړوند معلومات
په 21 مخ کې د هدف شوي غلط انجیکشن فیچر

د هارډویر او سافټویر اړتیاوې

د غلط انجیکشن ډیبګر کارولو لپاره لاندې هارډویر او سافټویر ته اړتیا ده:

  • ستاسو د Intel FPGA جواز کې د فیچر لاین چې د غلط انجیکشن IP کور فعالوي. د نورو معلوماتو لپاره، د خپل محلي Intel FPGA د پلور نماینده سره اړیکه ونیسئ.
  • کیبل ډاونلوډ کړئ (Intel FPGA ډاونلوډ کیبل، Intel FPGA ډاونلوډ کیبل II، یا II).
  • د Intel FPGA پراختیایی کټ یا د کارونکي ډیزاین شوی بورډ د J سرهTAG د ازموینې لاندې وسیله سره اړیکه.
  • (اختیاري) ستاسو د Intel FPGA جواز کې د فیچر لاین چې د پرمختللي SEU کشف IP کور وړوي.

ستاسو وسیله او د غلط انجیکشن ډیبګر تنظیم کول

د غلط انجیکشن ډیبګر د .sof او (اختیاري) د حساسیت نقشې سرلیک (.smh) کاروي file. د سافټویر څیز File (.sof) FPGA تنظیموي. د .smh file په وسیله کې د CRAM بټونو حساسیت تعریفوي. که تاسو .smh چمتو نه کړئ file، د غلط انجیکشن ډیبګر د CRAM بټونو په اوږدو کې په تصادفي ډول غلطۍ انجیکشن کوي. د .sof مشخص کولو لپاره:

  1. هغه FPGA غوره کړئ چې تاسو یې غواړئ د وسیلې زنځیر بکس کې تنظیم کړئ.
  2. په انتخاب کلیک وکړئ File.
  3. .sof ته لاړشئ او په OK کلیک وکړئ. د غلط انجیکشن ډیبګر .sof لوستل کوي.
  4. (اختیاري) SMH غوره کړئ file.
    که تاسو یو SMH مشخص نه کړئ file، د غلط انجیکشن ډیبګر په ټوله وسیله کې په تصادفي ډول غلطۍ انجیکشن کوي. که تاسو یو SMH مشخص کړئ file، تاسو کولی شئ د خپل وسیله کارول شوي ساحو ته انجیکشنونه محدود کړئ.
    • د وسیلې زنځیر بکس کې وسیله ښیې کلیک وکړئ او بیا کلیک وکړئ SMH غوره کړئ File.
    • خپل SMH وټاکئ file.
    • په OK کلیک وکړئ.
  5. برنامه / تنظیم کول چالان کړئ.
  6. په پیل کلیک وکړئ.

د غلط انجیکشن ډیبګر وسیله د .sof په کارولو سره تنظیموي.

د SMH غوره کولو لپاره د شرایطو مینو File

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-10

د غلط انجیکشن لپاره محدودې سیمې

د SMH بارولو وروسته file، تاسو کولی شئ د غلط انجیکشن ډیبګر ته لارښوونه وکړئ چې یوازې په ځانګړو ASD سیمو کې کار وکړي. د ASD سیمې مشخص کولو لپاره په کوم کې چې نیمګړتیاوې داخل کړئ:

  1. د وسیلې زنځیر بکس کې FPGA ښیې کلیک وکړئ ، او د وسیلې حساسیت نقشه ښودلو کلیک وکړئ.
  2. د غلط انجیکشن لپاره د ASD سیمه غوره کړئ.

د وسیلې حساسیت نقشه Viewer

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-11

د تېروتنې ډولونه مشخص کول

تاسو کولی شئ د انجیکشن لپاره مختلف ډوله غلطۍ مشخص کړئ.

  • واحد غلطی (SE)
  • دوه اړخیزه تېروتنې (DAE)
  • د نه اصلاح کیدونکې ملټي بټ تېروتنې (EMBE)

د Intel FPGA وسیلې کولی شي پخپله واحد او دوه اړخیزه غلطۍ سم کړي که چیرې د سکرب کولو خصوصیت فعال وي. د Intel FPGA وسیلې نشي کولی ملټي بټ غلطی سم کړي. د دې تېروتنې د کمولو په اړه د لا زیاتو معلوماتو لپاره د SEUs کمولو څپرکي ته مراجعه وکړئ. تاسو کولی شئ د انجیکشن لپاره د غلطیو ترکیب او د انجیکشن وخت وقفه مشخص کړئ. د انجیکشن وخت وقفه مشخص کولو لپاره:

  1. د غلط انجیکشن ډیبګر کې ، اوزار ➤ اختیارونه غوره کړئ.
  2. سور کنټرولر د غلطیو مخلوط ته کش کړئ. په بدیل سره، تاسو کولی شئ مخلوط په عددي توګه مشخص کړئ.
  3. د انجیکشن وقفه وخت مشخص کړئ.
  4. په OK کلیک وکړئ.

شکل 12. د SEU د غلطیو ډولونو مخلوط مشخص کولintel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-12

اړوند معلومات د یوې پیښې خپګان کمول

د انجیکشن تېروتنې

تاسو کولی شئ په څو حالتونو کې غلطۍ داخل کړئ:

  • په کمانډ کې یوه تېروتنه داخل کړئ
  • په کمانډ کې ډیری غلطۍ داخل کړئ
  • تر هغه وخته پورې چې د ودرولو امر شوی نه وي تېروتنې انجیکشن کړئ

د دې نیمګړتیاوو د مینځلو لپاره:

  1. د انجیکشن غلطی اختیار فعال کړئ.
  2. غوره کړئ چې ایا تاسو غواړئ د یو شمیر تکرارونو لپاره د غلطۍ انجیکشن چل کړئ یا تر هغه چې ودریږي:
    • که تاسو د ودریدو پورې د چلولو غوره کوئ، د غلط انجیکشن ډیبګر په وسیله ➤ اختیارونو ډیالوګ بکس کې مشخص شوي وقفې کې غلطۍ انجیکشن کوي.
    • که تاسو غواړئ د یو ځانګړي شمیر تکرارونو لپاره د غلطۍ انجیکشن چل کړئ ، شمیره دننه کړئ.
  3. په پیل کلیک وکړئ.

یادونه: د غلط انجیکشن ډیبګر د ټاکل شوي شمیر تکرارونو لپاره یا تر ودریدو پورې چلیږي. د Intel Quartus Prime Messages کړکۍ د انجیکشن شوي غلطیو په اړه پیغامونه ښیې. د انجیکشن شوي غلطیو په اړه د نورو معلوماتو لپاره ، EMR ولولئ کلیک وکړئ. د غلط انجیکشن ډیبګر د وسیلې EMR لوستل کوي او مینځپانګې د پیغامونو په کړکۍ کې ښیې.

د Intel Quartus Prime Error Injection او EMR منځپانګې پیغامونه

intel-UG-01173-Fault-Injection-FPGA-IP-Core-fig-13

د ثبت کولو تېروتنې
تاسو کولی شئ د Intel Quartus Prime Messages کړکۍ کې د راپور شوي پیرامیټونو په یادولو سره د هر ډول انجیکشن غلطی موقعیت ثبت کړئ. که، د مثال لپارهample، د انجیکشن غلطی د هغه چلند پایله ده چې تاسو یې بیا لوبول غواړئ، تاسو کولی شئ هغه ځای د انجیکشن لپاره په نښه کړئ. تاسو د غلط انجیکشن ډیبګر کمانډ لاین انٹرفیس په کارولو سره هدف شوي انجیکشن ترسره کوئ.

د انجیکشن شوي غلطیو پاکول
د FPGA نورمال فعالیت بحالولو لپاره ، په سکرب کلیک وکړئ. کله چې تاسو یوه تېروتنه پاکه کړئ، د وسیلې د EDCRC دندې د غلطیو سمولو لپاره کارول کیږي. د سکرب میکانیزم ورته دی چې د وسیلې عملیاتو پرمهال کارول کیږي.

د کمانډ لاین انٹرفیس
تاسو کولی شئ د quartus_fid اجرا وړ سره د کمانډ لاین کې د غلط انجیکشن ډیبګر چل کړئ ، کوم چې ګټور دی که تاسو غواړئ د سکریپټ څخه د غلط انجیکشن ترسره کړئ.

جدول 5. د غلط انجیکشن لپاره د کمانډ لاین دلیلونه

لنډ دلیل اوږده دلیل تفصیل
c کیبل د پروګرام کولو هارډویر یا کیبل مشخص کړئ. (اړین)
i شاخص د غلطۍ انجیکشن لپاره فعال وسیله مشخص کړئ. (اړین)
n شمیره د انجیکشن لپاره د غلطیو شمیر مشخص کړئ. ډیفالټ ارزښت دی

1. (اختیاري)
t وخت د انجیکشنونو ترمینځ وقفه. (اختیاري)

یادونه: د quartus_fid څخه کار واخلئ - د مرستې لپاره view ټول موجود انتخابونه. لاندې کوډ وړاندې کويampد غلط انجیکشن ډیبګر کمانډ لاین انٹرفیس په کارولو سره.
##################################################

  • # ومومئ چې د دې مثال لپاره کوم USB کیبلونه شتون لري
  • # پایله ښیې چې یو کیبل شتون لري ، د "USB-Blaster" په نوم #
  • $ quartus_fid - لیست. . .
  • معلومات: قومانده: quartus_fid -list
    1. USB-Blaster on sj-sng-z4 [USB-0] معلومات: Intel Quartus Prime 64-Bit فالټ انجکشن ډیبګر بریالی شو. 0 تېروتنې، 0 خبرداری
  • #################################################
  • # ومومئ چې کوم وسایل په USB-Blaster کیبل کې شتون لري
  • # پایله دوه وسایل ښیې: یو Stratix V A7، او یو MAX V CPLD. #
  • $ quartus_fid –کیبل USB-Blaster -a
  • معلومات: قومانده: quartus_fid –cable=USB-Blaster-a
  • معلومات (208809): د پروګرام کولو کیبل کارول "USB-Blaster on sj-sng-z4 [USB-0]"
    1. USB-Blaster په sj-sng-z4 [USB-0]
  • 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
  • 020A40DD 5M2210Z/EPM2210
  • معلومات: د Intel Quartus Prime 64-Bit فالټ انجیکشن ډیبګر بریالی شو.
  • 0 تېروتنې، 0 اخطارونه
  • #################################################
  • # د سټراټیکس V وسیله برنامه کړئ
  • # د -index اختیار په وصل شوي وسیله ترسره شوي عملیات مشخص کوي.
  • # "=svgx.sof" یو .sof شریکوي file د وسیلې سره
  • # "#p" معنی د برنامه وسیله #
  • $ quartus_fid –cable USB-Blaster –index “@1=svgx.sof#p” . . .
  • معلومات (209016): د وسیلې شاخص ترتیب کول 1
  • معلومات (209017): وسیله 1 د JTAG د ID کوډ 0x029030DD
  • معلومات (209007): ترتیب بریالی شو - 1 وسیله ترتیب شوې
  • معلومات (209011): په بریالیتوب سره ترسره شوي عملیات
  • معلومات (208551): د برنامه لاسلیک په وسیله 1.
  • معلومات: د Intel Quartus Prime 64-Bit فالټ انجیکشن ډیبګر بریالی شو.
  • 0 تېروتنې، 0 اخطارونه
  • #################################################
  • # په وسیله کې نیمګړتیا داخل کړئ.
  • # د #i آپریټر د غلطیو انجیکشن ته اشاره کوي
  • # -n 3 د 3 غلطیو انجیکشن ته اشاره کوي #
  • $ quartus_fid –cable USB-Blaster –index “@1=svgx.sof#i” -n 3
  • معلومات: کمانډ: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
  • معلومات (208809): د پروګرام کولو کیبل کارول "USB-Blaster on sj-sng-z4 [USB-0]"
  • معلومات (208521): په وسیلې کې 3 تېروتنې داخلوي
  • معلومات: د Intel Quartus Prime 64-Bit فالټ انجیکشن ډیبګر بریالی شو.
  • 0 تېروتنې، 0 اخطارونه
  • #################################################
  • # متقابل حالت.
  • # د -n 0 سره د #i عملیات کارول ډیبګر متقابل حالت ته اړوي.
  • # په یاد ولرئ چې په تیره ناسته کې 3 غلطۍ انجیکشن شوي؛
  • # "E" اوس مهال د EMR انلوډر IP کور کې نیمګړتیاوې لوستل کیږي. #
  • $ quartus_fid –cable USB-Blaster –index “@1=svgx.sof#i” -n 0
  • معلومات: کمانډ: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
  • معلومات (208809): د پروګرام کولو کیبل کارول "USB-Blaster on sj-sng-z4 [USB-0]"
  • داخل کړئ:
  • د غلطۍ انجیکشن لپاره 'F'
  • د EMR لوستلو لپاره 'E'
  • د تېروتنې د پاکولو لپاره 'S'
  • 'Q' د ای پریښودو لپاره
  • معلومات (208540): د ​​EMR صف لوستل
  • معلومات (208544): په 3 وسیله کې د 1 چوکاټ تېروتنې کشف شوې.
  • معلومات (208545): تېروتنه #1 : په 0x1028EA بټ 0x21 چوکاټ کې واحد تېروتنه.
  • معلومات (10914): تېروتنه #2: په چوکاټ 0x1116 کې د نه اصلاح کیدونکي ملټي بټ تېروتنه.
  • معلومات (208545): تېروتنه #3 : په چوکاټ 0x1848 بټ 0x128C کې واحد تېروتنه.
  • د غلطۍ انجیکشن لپاره 'F'
  • د EMR لوستلو لپاره 'E'
  • د تېروتنې د پاکولو لپاره 'S'
  • د Q پریښودلو لپاره 'ق'
  • معلومات: د Intel Quartus Prime 64-Bit فالټ انجیکشن ډیبګر بریالی شو. 0 تېروتنې، 0 اخطارونه
  • معلومات: لوړ مجازی حافظه: 1522 میګابایټ
  • معلومات: پروسس پای ته ورسید: دوشنبه نومبر 3 18:50:00 2014
  • معلومات: تېر شوی وخت: 00:00:29
  • معلومات: د CPU ټول وخت (په ټولو پروسیسرونو کې): 00:00:13

د هدف شوي غلط انجیکشن ځانګړتیا

نوټ

د غلط انجیکشن ډیبګر په تصادفي ډول FPGA ته غلطۍ انجیکشن کوي. په هرصورت، د هدف شوي غلطی انجیکشن ځانګړتیا تاسو ته اجازه درکوي چې په CRAM کې په نښه شوي ځایونو کې نیمګړتیاوې انجیکشن کړئ. دا عملیات ممکن ګټور وي، د مثال لپارهample، که تاسو د SEU پیښه یادونه کړې او غواړئ د بیا رغونې ستراتیژۍ بدلولو وروسته ورته پیښې ته د FPGA یا سیسټم ځواب ازموینه وکړئ. د هدف شوي غلط انجیکشن ځانګړتیا یوازې د کمانډ لاین انٹرفیس څخه شتون لري. تاسو کولی شئ مشخص کړئ چې تېروتنې د کمانډ لاین یا پرامپټ حالت کې انجیکشن شوي. اړوند معلومات

AN 539: د Intel FPGA وسیلو کې د CRC په کارولو سره د ازموینې میتودولوژي یا د خطا کشف او رغونه

د کمانډ لاین څخه د خطا لیست مشخص کول

د هدف شوي غلط انجیکشن ځانګړتیا تاسو ته اجازه درکوي د کمانډ لاین څخه د خطا لیست مشخص کړئ ، لکه څنګه چې په لاندې مثال کې ښودل شويample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ چیرته: c 1 په ګوته کوي چې FPGA کنټرول کیږي ستاسو په کمپیوټر کې د لومړي کیبل لخوا. i “@1= six.sof#i” په ګوته کوي چې په زنځیر کې لومړی وسیله د څیز سره بار شوې file svgx.sof او د غلطیو سره به داخل شي. n 2 په ګوته کوي چې دوه نیمګړتیاوې به انجیکشن شي. user="@1= 0x2274 0x05EF 0x2264 0x0500" د کارونکي لخوا ټاکل شوی د غلطیو لیست دی چې انجیکشن کیږي. په دې کې پخوانيample، وسیله 1 دوه نیمګړتیاوې لري: په چوکاټ کې 0x2274، بټ 0x05EF او په چوکاټ کې 0x2264، بټ 0x0500.

د پرامپټ حالت څخه د خطا لیست مشخص کول

تاسو کولی شئ په متقابل ډول د هدف شوي غلط انجیکشن خصوصیت د 0 (-n 0) د نیمګړتیاو شمیر مشخص کولو سره پرمخ وړئ. د غلط انجیکشن ډیبګر د پرامپټ حالت کمانډونه او د دوی توضیحات وړاندې کوي.

د پرامپټ موډ کمانډ تفصیل
F یوه عیب داخل کړئ
E EMR ولولئ
S د سکرب تېروتنې
Q پریږده

په پرامپټ حالت کې، تاسو کولی شئ یوازې د F کمانډ صادر کړئ ترڅو په وسیله کې په تصادفي موقعیت کې یو واحد غلطی داخل کړئ. په لاندې ډول کېampپه پرامپټ حالت کې د F کمانډ په کارولو سره ، درې غلطۍ انجیکشن کیږي. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

  • 1 تېروتنه - په چوکاټ 0x12، بټ 0x34 کې واحد بټ تېروتنه
  • 2 تېروتنه - په چوکاټ 0x56، بټ 0x78 کې د نه اصلاح کېدونکې تېروتنه (یو * د څو بټ خطا په ګوته کوي)
  • 3 تېروتنه - په چوکاټ کې دوه اړخیزه تېروتنه 0x9A، bit 0xBC (a + د ډبل بټ تېروتنه په ګوته کوي)

F 0x12 0x34 0x56 0x78 * یوه (ډیفالټ) تېروتنه انجیک شوې ده: 1 تېروتنه - په چوکاټ 0x12، بټ 0x34 کې واحد بټ تېروتنه. د لومړي چوکاټ/بټ موقعیت وروسته ځایونه له پامه غورځول شوي. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

درې تېروتنې په ګوته شوي دي:

  • 1 تېروتنه - په چوکاټ 0x12، بټ 0x34 کې واحد بټ تېروتنه
  • تېروتنه 2 - په چوکاټ 0x56، بټ 0x78 کې د نه سمولو وړ تېروتنه
  • 3 تېروتنه - په چوکاټ کې دوه اړخیزه تېروتنه 0x9A، بټ 0xBC
  • د لومړي 3 چوکاټ/بټ جوړه وروسته ځایونه له پامه غورځول شوي

د CRAM بټ موقعیت ټاکل

یادونه: 

کله چې د غلط انجیکشن ډیبګر د CRAM EDCRC تېروتنه کشف کړي، د خطا پیغام راجستر (EMR) د کشف شوي CRAM غلطی سنډروم، فریم شمیره، د بټ موقعیت، او د خطا ډول (واحد، ډبل، یا ملټي بټ) لري. د سیسټم ازموینې په جریان کې، د EMR مینځپانګې خوندي کړئ کله چې تاسو د EDCRC غلطی کشف کړئ د غلط انجیکشن ډیبګر لخوا راپور شوي. د ثبت شوي EMR مینځپانګو سره ، تاسو کولی شئ د فریم او بټ شمیرې د غلط انجیکشن ډیبګر ته وړاندې کړئ ترڅو د سیسټم ازموینې پرمهال یادونه شوې غلطۍ بیا پلی کړئ ، نور ډیزاین کولو لپاره ، او دې غلطۍ ته د سیسټم د بیا رغونې ځواب مشخص کړئ.

اړوند معلومات
AN 539: د Intel FPGA وسیلو کې د CRC په کارولو سره د ازموینې میتودولوژي یا د خطا کشف او بیا رغونه

د کمانډ لاین پرمختللي اختیارونه: د ASD سیمې او د خطا ډول وزن کول

تاسو کولی شئ د غلط انجیکشن ډیبګر کمانډ لاین انٹرفیس د ASD سیمو کې د غلطیو انجیکشن کولو لپاره وکاروئ او د خطا ډولونه وزن کړئ. لومړی، تاسو د وزن په کارولو سره د غلطۍ ډولونو مخلوط مشخص کړئ (واحد بټ، دوه اړخیز، او ملټي بټ نا سمیدونکی) . . اختیار د مثال لپارهampد 50٪ واحد غلطیو، 30٪ ډبل سره نږدې تېروتنې، او 20٪ ملټي-بټ نه اصالحي غلطیو مخلوط لپاره، د وزن = 50.30.20 اختیار وکاروئ. بیا، د ASD سیمه په نښه کولو لپاره، د SMH شاملولو لپاره -smh اختیار وکاروئ file او د هدف لپاره د ASD سیمه په ګوته کړئ. د مثال لپارهample: $ quartus_fid –cable=USB-BlasterII –index “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –number=30

دا پخوانیampحکم:

  • وسیله برنامه کوي او غلطۍ انجیکشن کوي ​​(pi تار)
  • 100% واحد بټ غلطۍ داخلوي (100.0.0)
  • یوازې په ASD_REGION 2 کې داخلیږي (د #2 لخوا ښودل شوی)
  • ۳۰ عیبونه داخلوي

د غلط انجیکشن IP کور کارن لارښود آرشیف

د IP اصلي نسخه د کارن لارښود
18.0 د غلط انجیکشن Intel FPGA IP کور کارونکي لارښود
17.1 د Intel FPGA غلطی انجیکشن IP کور کارونکي لارښود
16.1 د الټرا غلط انجیکشن IP کور کارونکي لارښود
15.1 د الټرا غلط انجیکشن IP کور کارونکي لارښود

که چیرې د IP اصلي نسخه لیست نه وي، د مخکینۍ IP اصلي نسخه لپاره د کاروونکي لارښود پلي کیږي.

د غلط انجیکشن IP کور کارونکي لارښود لپاره د سند بیاکتنې تاریخ

د سند نسخه د Intel Quartus Prime نسخه بدلونونه
2019.07.09 18.1 تازه کړ د غلط انجیکشن IP پن تفصیل موضوع د ری سیٹ، error_injected، او error_scrubbed سیګنالونو روښانه کولو لپاره.
2018.05.16 18.0 • د Intel Quartus Prime Pro Edition Handbook څخه لاندې موضوعات اضافه کړل:

—   د غلط انجیکشن ساحې تعریف کول او فرعي موضوعات.

—   د غلط انجیکشن ډیبګر کارول او فرعي موضوعات.

—   د کمانډ لاین انٹرفیس او فرعي موضوعات.

• د Intel FPGA فالټ انجیکشن IP کور د غلط انجیکشن Intel FPGA IP ته بدل شو.
نیټه نسخه بدلونونه
2017.11.06 17.1 • د Intel په توګه بیا نومول شوی.

• د Intel Cyclone 10 GX وسیلې ملاتړ اضافه شوی.
2016.10.31 16.1 د وسیلې ملاتړ تازه شوی.
2015.12.15 15.1 • Quartus II د Quartus Prime سافټویر ته بدل شو.

• د ځان حواله کولو اړوند لینک ثابت شوی.
2015.05.04 15.0 ابتدايي خوشې کول.

 

اسناد / سرچینې

intel UG-01173 غلط انجیکشن FPGA IP کور [pdf] د کارونکي لارښود
UG-01173 غلط انجیکشن FPGA IP کور, UG-01173, د غلط انجیکشن FPGA IP کور, انجیکشن c, انجیکشن FPGA IP کور

حوالې

اړونده پوسټونه

یو نظر پریږدئ

ستاسو بریښنالیک پته به خپره نشي. اړین ساحې په نښه شوي *