intel UG-01173 Fault Injection FPGA IP Core

Fault Injection Intel® FPGA IP Core ຄູ່ມືຜູ້ໃຊ້

Fault Injection Intel® FPGA IP core injects ຄວາມຜິດພາດເຂົ້າໄປໃນ RAM ການຕັ້ງຄ່າ (CRAM) ຂອງອຸປະກອນ FPGA. ຂັ້ນຕອນນີ້ຈໍາລອງຄວາມຜິດພາດທີ່ອ່ອນໂຍນທີ່ສາມາດເກີດຂຶ້ນໄດ້ໃນລະຫວ່າງການປະຕິບັດງານປົກກະຕິເນື່ອງຈາກການ upsets ເຫດການດຽວ (SEUs). SEUs ແມ່ນເຫດການທີ່ຫາຍາກແລະດັ່ງນັ້ນຈຶ່ງຍາກທີ່ຈະທົດສອບ. ຫຼັງຈາກທີ່ທ່ານເລັ່ງໃສ່ຫຼັກ Fault Injection IP ເຂົ້າໃນການອອກແບບ ແລະຕັ້ງຄ່າອຸປະກອນຂອງທ່ານ, ທ່ານສາມາດໃຊ້ເຄື່ອງມື Intel Quartus® Prime Fault Injection Debugger ເພື່ອເຮັດໃຫ້ເກີດຄວາມຜິດພາດໂດຍເຈດຕະນາໃນ FPGA ເພື່ອທົດສອບການຕອບສະໜອງຂອງລະບົບຕໍ່ກັບຄວາມຜິດພາດເຫຼົ່ານີ້.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

• ເຫດການດຽວ Upsets
• AN 737: ການກວດສອບ SEU ແລະການຟື້ນຟູໃນອຸປະກອນ Intel Arria 10

ຄຸນສົມບັດ

• ອະນຸຍາດໃຫ້ທ່ານປະເມີນການຕອບສະຫນອງຂອງລະບົບສໍາລັບການຫຼຸດຜ່ອນການຂັດຂວາງການເຮັດວຽກດຽວ (SEFI).
• ອະນຸຍາດໃຫ້ທ່ານປະຕິບັດລັກສະນະ SEFI ພາຍໃນເຮືອນ, ກໍາຈັດຄວາມຕ້ອງການສໍາລັບການທົດສອບ beam ລະບົບທັງຫມົດ. ແທນທີ່ຈະ, ທ່ານສາມາດຈໍາກັດການທົດສອບ beam ກັບຄວາມລົ້ມເຫຼວໃນເວລາ (FIT) / Mb ການວັດແທກໃນລະດັບອຸປະກອນ.
• ຂະຫນາດອັດຕາ FIT ຕາມລັກສະນະ SEFI ທີ່ກ່ຽວຂ້ອງກັບສະຖາປັດຕະຍະກໍາການອອກແບບຂອງທ່ານ. ທ່ານສາມາດສຸ່ມແຈກຢາຍສີດທີ່ຜິດພາດໃນທົ່ວອຸປະກອນທັງຫມົດ, ຫຼືຈໍາກັດໃຫ້ເຂົາເຈົ້າຢູ່ໃນພື້ນທີ່ທີ່ເປັນປະໂຫຍດສະເພາະເພື່ອເລັ່ງການທົດສອບ.
• ເພີ່ມປະສິດທິພາບການອອກແບບຂອງທ່ານເພື່ອຫຼຸດຜ່ອນການລົບກວນທີ່ເກີດຈາກເຫດການດຽວ (SEU).

ຮອງຮັບອຸປະກອນ

Fault Injection IP core ຮອງຮັບອຸປະກອນຄອບຄົວ Intel Arria® 10, Intel Cyclone® 10 GX ແລະ Stratix® V. ຄອບຄົວ Cyclone V ສະຫນັບສະຫນູນ Fault Injection ໃນອຸປະກອນທີ່ມີ -SC ໃນລະຫັດຄໍາສັ່ງ. ຕິດຕໍ່ຜູ້ຕາງຫນ້າຝ່າຍຂາຍໃນທ້ອງຖິ່ນຂອງທ່ານເພື່ອສັ່ງຊື້ຂໍ້ມູນກ່ຽວກັບອຸປະກອນ -SC Cyclone V.

ການນໍາໃຊ້ຊັບພະຍາກອນແລະການປະຕິບັດ
ຊອບແວ Intel Quartus Prime ສ້າງການຄາດຄະເນຊັບພະຍາກອນຕໍ່ໄປນີ້ສໍາລັບ Stratix V A7 FPGA. ຜົນໄດ້ຮັບສໍາລັບອຸປະກອນອື່ນໆແມ່ນຄ້າຍຄືກັນ.

ບໍລິສັດ Intel. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນໂດຍສອດຄ່ອງກັບການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ໄດ້ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຮັບຄໍາແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ. *ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.

Fault Injection IP Core FPGA ປະສິດທິພາບແລະການນໍາໃຊ້ຊັບພະຍາກອນ

ອຸປະກອນ	ALMs	Logic Registers		M20K
		ປະຖົມ	ມັດທະຍົມ
Stratix V A7	3,821	5,179	0	0

ການຕິດຕັ້ງຊອບແວ Intel Quartus Prime ປະກອບມີຫ້ອງສະຫມຸດ Intel FPGA IP. ຫ້ອງສະຫມຸດນີ້ສະຫນອງຫຼັກ IP ທີ່ເປັນປະໂຫຍດຫຼາຍສໍາລັບການນໍາໃຊ້ການຜະລິດຂອງທ່ານໂດຍບໍ່ຈໍາເປັນຕ້ອງມີໃບອະນຸຍາດເພີ່ມເຕີມ. ບາງ Intel FPGA IP cores ຕ້ອງການຊື້ໃບອະນຸຍາດແຍກຕ່າງຫາກສໍາລັບການນໍາໃຊ້ການຜະລິດ. ຮູບແບບການປະເມີນຜົນ Intel FPGA IP ຊ່ວຍໃຫ້ທ່ານສາມາດປະເມີນ Intel FPGA IP cores ທີ່ໄດ້ຮັບອະນຸຍາດເຫຼົ່ານີ້ໃນການຈໍາລອງແລະຮາດແວ, ກ່ອນທີ່ຈະຕັດສິນໃຈຊື້ໃບອະນຸຍາດຫຼັກ IP ການຜະລິດຢ່າງເຕັມທີ່. ທ່ານພຽງແຕ່ຕ້ອງການຊື້ໃບອະນຸຍາດການຜະລິດເຕັມຮູບແບບສໍາລັບ Intel IP cores ທີ່ໄດ້ຮັບອະນຸຍາດຫຼັງຈາກທີ່ທ່ານສໍາເລັດການທົດສອບຮາດແວແລະພ້ອມທີ່ຈະໃຊ້ IP ໃນການຜະລິດ. ຊອບແວ Intel Quartus Prime ຕິດຕັ້ງຫຼັກ IP ໃນສະຖານທີ່ຕໍ່ໄປນີ້ຕາມຄ່າເລີ່ມຕົ້ນ:

ເສັ້ນທາງການຕິດຕັ້ງຫຼັກ IP

ສະຖານທີ່ຕິດຕັ້ງຫຼັກ IP

ສະຖານທີ່	ຊອບແວ	ເວທີ
:\intelFPGA_pro\quartus\ip\altera	Intel Quartus Prime Pro Edition	Windows *
:\intelFPGA\quartus\ip\altera	Intel Quartus Prime Standard Edition	Windows
:/intelFPGA_pro/quartus/ip/altera	Intel Quartus Prime Pro Edition	Linux *
:/intelFPGA/quartus/ip/altera	Intel Quartus Prime Standard Edition	Linux

ໝາຍເຫດ: ຊອບແວ Intel Quartus Prime ບໍ່ຮອງຮັບຊ່ອງຫວ່າງໃນເສັ້ນທາງການຕິດຕັ້ງ.

ປັບແຕ່ງ ແລະສ້າງ IP Cores
ທ່ານ​ສາ​ມາດ​ປັບ IP cores ເພື່ອ​ສະ​ຫນັບ​ສະ​ຫນູນ​ຄວາມ​ຫຼາກ​ຫຼາຍ​ຂອງ​ຄໍາ​ຮ້ອງ​ສະ​ຫມັກ​. Intel Quartus Prime IP Catalog ແລະຕົວແກ້ໄຂພາລາມິເຕີຊ່ວຍໃຫ້ທ່ານສາມາດເລືອກແລະກໍາຫນົດຄ່າພອດຫຼັກ IP, ຄຸນສົມບັດ, ແລະຜົນຜະລິດໄດ້ໄວ. files.

IP Catalog ແລະຕົວແກ້ໄຂພາລາມິເຕີ
IP Catalog ສະແດງຫຼັກ IP ທີ່ມີຢູ່ສໍາລັບໂຄງການຂອງທ່ານ, ລວມທັງ Intel FPGA IP ແລະ IP ອື່ນໆທີ່ທ່ານເພີ່ມເຂົ້າໃນເສັ້ນທາງການຊອກຫາ IP Catalog.. ໃຊ້ລັກສະນະຕໍ່ໄປນີ້ຂອງ IP Catalog ເພື່ອຊອກຫາແລະປັບແຕ່ງຫຼັກ IP:

• ກັ່ນ​ຕອງ IP Catalog ເພື່ອ​ສະ​ແດງ IP ສໍາ​ລັບ​ຄອບ​ຄົວ​ອຸ​ປະ​ກອນ​ການ​ເຄື່ອນ​ໄຫວ​ຫຼື​ສະ​ແດງ IP ສໍາ​ລັບ​ຄອບ​ຄົວ​ອຸ​ປະ​ກອນ​ທັງ​ຫມົດ​. ຖ້າທ່ານບໍ່ມີໂຄງການເປີດ, ເລືອກອຸປະກອນຄອບຄົວໃນລາຍການ IP.
• ພິມໃນຊ່ອງຊອກຫາເພື່ອຊອກຫາຊື່ຫຼັກ IP ເຕັມ ຫຼືບາງສ່ວນໃນລາຍການ IP.
• ຄລິກຂວາໃສ່ຊື່ຫຼັກ IP ໃນລາຍການ IP ເພື່ອສະແດງລາຍລະອຽດກ່ຽວກັບອຸປະກອນທີ່ຮອງຮັບ, ເພື່ອເປີດໂຟນເດີການຕິດຕັ້ງຫຼັກຂອງ IP, ແລະສໍາລັບການເຊື່ອມຕໍ່ກັບເອກະສານ IP.
• ກົດ ຊອກຫາ Partner IP to access partner IP information on the web.

ຕົວແກ້ໄຂພາລາມິເຕີເຕືອນໃຫ້ທ່ານລະບຸຊື່ການປ່ຽນແປງ IP, ພອດທາງເລືອກ, ແລະຜົນຜະລິດ file ທາງເລືອກການຜະລິດ. ຕົວແກ້ໄຂພາລາມິເຕີສ້າງ Intel Quartus Prime IP ລະດັບສູງສຸດ file (.ip) ສໍາລັບການປ່ຽນແປງ IP ໃນໂຄງການ Intel Quartus Prime Pro Edition. ຕົວແກ້ໄຂພາລາມິເຕີສ້າງ IP Quartus ລະດັບສູງສຸດ file (.qip) ສໍາລັບການປ່ຽນແປງ IP ໃນໂຄງການ Intel Quartus Prime Standard Edition. ເຫຼົ່ານີ້ files ເປັນຕົວແທນຂອງການປ່ຽນແປງ IP ໃນໂຄງການ, ແລະເກັບຮັກສາຂໍ້ມູນ parameterization.

IP Parameter Editor (Intel Quartus Prime Standard Edition)

IP Core Generation Output (Intel Quartus Prime Pro Edition)

ຊອບແວ Intel Quartus Prime ສ້າງຜົນຜະລິດຕໍ່ໄປນີ້ file ໂຄງສ້າງສໍາລັບຫຼັກ IP ສ່ວນບຸກຄົນທີ່ບໍ່ແມ່ນສ່ວນຫນຶ່ງຂອງລະບົບ Platform Designer.

ຜົນຜະລິດຫຼັກ IP ສ່ວນບຸກຄົນ (Intel Quartus Prime Pro Edition)

• ຖ້າສະຫນັບສະຫນູນແລະເປີດໃຊ້ສໍາລັບການປ່ຽນແປງຫຼັກ IP ຂອງທ່ານ.

ຜົນຜະລິດ Files ຂອງ Intel FPGA IP Generation

File ຊື່	ລາຍລະອຽດ
<your_ip>.ip	ການປ່ຽນແປງ IP ລະດັບສູງສຸດ file ທີ່ປະກອບດ້ວຍພາລາມິເຕີຂອງຫຼັກ IP ໃນໂຄງການຂອງທ່ານ. ຖ້າການປ່ຽນແປງຂອງ IP ແມ່ນສ່ວນຫນຶ່ງຂອງລະບົບ Platform Designer, ຕົວແກ້ໄຂພາລາມິເຕີຍັງສ້າງ .qsys. file.
<your_ip>.cmp	ຖະແຫຼງການອົງປະກອບ VHDL (.cmp) file ເປັນຂໍ້ຄວາມ file ທີ່ປະກອບດ້ວຍຄໍານິຍາມທົ່ວໄປໃນທ້ອງຖິ່ນແລະພອດທີ່ທ່ານໃຊ້ໃນການອອກແບບ VHDL files.
<your_ip>_generation.rpt	ບັນທຶກການສ້າງ IP ຫຼື Platform Designer file. ສະແດງບົດສະຫຼຸບຂອງຂໍ້ຄວາມໃນລະຫວ່າງການສ້າງ IP.
ສືບຕໍ່…

File ຊື່	ລາຍລະອຽດ
<your_ip>.qgsimc (ລະບົບຜູ້ອອກແບບເວທີເທົ່ານັ້ນ)	ການເກັບຂໍ້ມູນຈໍາລອງ file ທີ່ປຽບທຽບ .qsys ແລະ .ip files ກັບພາລາມິເຕີໃນປະຈຸບັນຂອງລະບົບ Platform Designer ແລະຫຼັກ IP. ການປຽບທຽບນີ້ກໍານົດວ່າຜູ້ອອກແບບແພລະຕະຟອມສາມາດຂ້າມການຟື້ນຕົວຂອງ HDL ໄດ້.
<your_ip>.qgsynth (ລະບົບຜູ້ອອກແບບເວທີເທົ່ານັ້ນ)	ການສັງເຄາະຖານຄວາມຈໍາ file ທີ່ປຽບທຽບ .qsys ແລະ .ip files ກັບພາລາມິເຕີໃນປະຈຸບັນຂອງລະບົບ Platform Designer ແລະຫຼັກ IP. ການປຽບທຽບນີ້ກໍານົດວ່າຜູ້ອອກແບບແພລະຕະຟອມສາມາດຂ້າມການຟື້ນຕົວຂອງ HDL ໄດ້.
<your_ip>.qip	ປະກອບດ້ວຍຂໍ້ມູນທັງຫມົດເພື່ອປະສົມປະສານແລະລວບລວມອົງປະກອບ IP.
<your_ip>.csv	ປະກອບດ້ວຍຂໍ້ມູນກ່ຽວກັບສະຖານະພາບການຍົກລະດັບຂອງອົງປະກອບ IP.
.bsf	ສັນຍາລັກທີ່ເປັນຕົວແທນຂອງການປ່ຽນແປງ IP ສໍາລັບການນໍາໃຊ້ໃນ Block Diagram Files (.bdf).
<your_ip>.spd	ປ້ອນຂໍ້ມູນ file ທີ່ ip-make-simscript ຕ້ອງການເພື່ອສ້າງສະຄິບຈໍາລອງ. The .spd file ປະກອບມີບັນຊີລາຍຊື່ຂອງ files ທ່ານສ້າງສໍາລັບການຈໍາລອງ, ພ້ອມກັບຂໍ້ມູນກ່ຽວກັບຄວາມຊົງຈໍາທີ່ທ່ານເລີ່ມຕົ້ນ.
<your_ip>.ppf	The Pin Planner File (.ppf) ເກັບຮັກສາການກຳນົດພອດ ແລະໂນດສຳລັບອົງປະກອບ IP ທີ່ທ່ານສ້າງຂຶ້ນເພື່ອໃຊ້ກັບຕົວວາງແຜນ Pin.
<your_ip>_bb.v	ໃຊ້ Verilog blackbox (_bb.v) file ເປັນການປະກາດໂມດູນເປົ່າສໍາລັບການນໍາໃຊ້ເປັນ blackbox.
<your_ip>_inst.v ຫຼື _inst.vhd	HDL example ແມ່ແບບ instantiation. ຄັດລອກແລະວາງເນື້ອໃນຂອງສິ່ງນີ້ file ເຂົ້າໄປໃນ HDL ຂອງທ່ານ file ເພື່ອເລັ່ງການປ່ຽນແປງ IP.
<your_ip>.regmap	ຖ້າ IP ມີຂໍ້ມູນການລົງທະບຽນ, ຊອບແວ Intel Quartus Prime ຈະສ້າງ .regmap file. .regmap file ອະ​ທິ​ບາຍ​ຂໍ້​ມູນ​ແຜນ​ທີ່​ການ​ລົງ​ທະ​ບຽນ​ຂອງ​ການ​ໂຕ້​ຕອບ​ແມ່​ບົດ​ແລະ​ສໍາ​ລອງ​. ນີ້ file ເສີມ ໄດ້ .sopcinfo file ໂດຍການໃຫ້ຂໍ້ມູນການລົງທະບຽນລາຍລະອຽດເພີ່ມເຕີມກ່ຽວກັບລະບົບ. ນີ້ file ເປີດໃຊ້ການສະແດງຜົນການລົງທະບຽນ views ແລະສະຖິຕິທີ່ສາມາດປັບແຕ່ງໄດ້ຂອງຜູ້ໃຊ້ໃນ System Console.
<your_ip>.svd	ອະນຸຍາດໃຫ້ເຄື່ອງມືດີບັກລະບົບ HPS view ແຜນທີ່ລົງທະບຽນຂອງອຸປະກອນຕໍ່ພ່ວງທີ່ເຊື່ອມຕໍ່ກັບ HPS ພາຍໃນລະບົບ Platform Designer. ໃນລະຫວ່າງການສັງເຄາະ, ຊອບແວ Intel Quartus Prime ເກັບ .svd files ສໍາລັບການໂຕ້ຕອບ slave ເບິ່ງເຫັນກັບແມ່ບົດຂອງ System Console ໃນ .sof file ໃນເຊດຊັນດີບັກ. System Console ອ່ານພາກນີ້, ເຊິ່ງ Platform Designer ສອບຖາມຂໍ້ມູນແຜນທີ່ລົງທະບຽນ. ສໍາລັບສໍາລອງລະບົບ, Platform Designer ເຂົ້າເຖິງການລົງທະບຽນໂດຍຊື່.
<your_ip>.v <your_ip>.vhd	HDL files ທີ່ instantiate ແຕ່ລະ submodule ຫຼືຫຼັກ IP ເດັກສໍາລັບການສັງເຄາະຫຼືຈໍາລອງ.
ທີ່ປຶກສາ/	ມີສະຄຣິບ msim_setup.tcl ເພື່ອຕັ້ງຄ່າ ແລະເປີດໃຊ້ການຈຳລອງ.
aldec/	ມີສະຄຣິບ rivierapro_setup.tcl ເພື່ອຕັ້ງຄ່າ ແລະເປີດໃຊ້ການຈຳລອງ.
/synopsys/vcs /synopsys/vcsmx	ປະກອບມີ Shell script vcs_setup.sh ເພື່ອຕັ້ງຄ່າ ແລະດໍາເນີນການຈໍາລອງ. ປະກອບມີສະຄຣິບແກະ vcsmx_setup.sh ແລະ synopsys_sim.setup file ເພື່ອຕັ້ງຄ່າ ແລະດໍາເນີນການຈໍາລອງ.
/ ຈັງຫວະ	ປະກອບມີ Shell script ncsim_setup.sh ແລະການຕັ້ງຄ່າອື່ນໆ files ເພື່ອຕັ້ງຄ່າແລະດໍາເນີນການຈໍາລອງ.
/xcelium	ປະກອບມີສະຄຣິບ Shell simulator ຂະໜານ xcelium_setup.sh ແລະການຕັ້ງຄ່າອື່ນໆ files ເພື່ອຕັ້ງຄ່າແລະດໍາເນີນການຈໍາລອງ.
/ ໂມດູນຍ່ອຍ	ບັນຈຸ HDL files ສໍາລັບ submodule ຫຼັກ IP.
<ໂມດູນຍ່ອຍ IP>/	ຜູ້ອອກແບບແພລະຕະຟອມສ້າງລະບົບຍ່ອຍ / synth ແລະ /sim ສໍາລັບແຕ່ລະໄດເລກະທໍລີຍ່ອຍ IP ທີ່ຜູ້ອອກແບບແພລະຕະຟອມສ້າງ.

ຄໍາອະທິບາຍຫນ້າທີ່
ດ້ວຍຫຼັກ IP Injection Fault, ຜູ້ອອກແບບສາມາດປະຕິບັດລັກສະນະ SEFI ພາຍໃນ, ອັດຕາ FIT ຂະຫນາດຕາມລັກສະນະ SEFI, ແລະປັບປຸງການອອກແບບເພື່ອຫຼຸດຜ່ອນຜົນກະທົບຂອງ SEUs.

ການຫຼຸດຜ່ອນຄວາມວຸ້ນວາຍຂອງເຫດການດຽວ

ວົງຈອນປະສົມປະສານ ແລະອຸປະກອນຕາມເຫດຜົນຂອງໂປຣແກຣມເຊັ່ນ FPGAs ແມ່ນມີຄວາມອ່ອນໄຫວຕໍ່ກັບ SEUs. SEUs ແມ່ນເຫດການແບບສຸ່ມ, ບໍ່ທໍາລາຍ, ທີ່ເກີດຈາກສອງແຫຼ່ງໃຫຍ່: ອະນຸພາກ alpha ແລະ neutrons ຈາກຄີຫຼັງຂອງ cosmic. ການຮັງສີສາມາດເຮັດໃຫ້ເກີດການລົງທະບຽນຕາມເຫດຜົນ, ບິດຫນ່ວຍຄວາມຈໍາທີ່ຝັງໄວ້, ຫຼືບິດການຕັ້ງຄ່າ RAM (CRAM) ທີ່ຈະພິກສະຖານະຂອງມັນ, ດັ່ງນັ້ນຈຶ່ງນໍາໄປສູ່ການເຮັດວຽກຂອງອຸປະກອນທີ່ບໍ່ຄາດຄິດ. Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V ແລະອຸປະກອນໃຫມ່ກວ່າມີຄວາມສາມາດ CRAM ດັ່ງຕໍ່ໄປນີ້:

• ການກວດສອບຄວາມຜິດພາດ ການກວດສອບການຊໍ້າຊ້ອນຮອບວຽນ (EDCRC)
• ການ​ແກ້​ໄຂ​ອັດ​ຕະ​ໂນ​ມັດ​ຂອງ CRAM upset (scrubbing​)
• ຄວາມ​ສາ​ມາດ​ໃນ​ການ​ສ້າງ​ສະ​ພາບ​ການ CRAM upset (ສີດ​ຜິດ​ພາດ​)

ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບການຫຼຸດຜ່ອນ SEU ໃນອຸປະກອນ Intel FPGA, ເບິ່ງບົດການຫຼຸດຜ່ອນ SEU ໃນຄູ່ມືອຸປະກອນທີ່ກ່ຽວຂ້ອງ.

ລາຍລະອຽດຂອງ PIN Injection IP ທີ່ຜິດພາດ

Fault Injection IP core ປະກອບມີ I/O pins ຕໍ່ໄປນີ້.

ເຂັມສັກຢາ IP Core I/O ຜິດພາດ

Pin ຊື່	ທິດທາງ PIN	ປັກໝຸດຄຳອະທິບາຍ
crcerror_pin	ວັດສະດຸປ້ອນ	ການປ້ອນຂໍ້ມູນຈາກ Error Message Register Unloader Intel FPGA IP (EMR Unloader IP). ສັນຍານນີ້ຖືກຢືນຢັນເມື່ອ EDCRC ຂອງອຸປະກອນກວດພົບຂໍ້ຜິດພາດ CRC.
emr_data	ວັດສະດຸປ້ອນ	ເນື້ອໃນການລົງທະບຽນຂໍ້ຄວາມຜິດພາດ (EMR). ອ້າງອີງໃສ່ປື້ມຄູ່ມືອຸປະກອນທີ່ເໝາະສົມສຳລັບຊ່ອງຂໍ້ມູນ EMR. ການປ້ອນຂໍ້ມູນນີ້ປະຕິບັດຕາມສັນຍານການໂຕ້ຕອບຂໍ້ມູນ Avalon Streaming.
emr_ຖືກຕ້ອງ	ວັດສະດຸປ້ອນ	ຊີ້ບອກວ່າການປ້ອນຂໍ້ມູນ emr_data ມີຂໍ້ມູນທີ່ຖືກຕ້ອງ. ນີ້ແມ່ນສັນຍານການໂຕ້ຕອບຂອງ Avalon Streaming ທີ່ຖືກຕ້ອງ.
ຣີເຊັດ	ວັດສະດຸປ້ອນ	ໂມດູນປັບການປ້ອນຂໍ້ມູນ. ຣີເຊັດຖືກຄວບຄຸມໂດຍ Fault Injection Debugger.
error_injected	ຜົນຜະລິດ	ຊີ້ບອກວ່າມີຂໍ້ຜິດພາດຖືກໃສ່ເຂົ້າໄປໃນ CRAM ຕາມຄໍາສັ່ງຜ່ານ JTAG ການໂຕ້ຕອບ. ໄລຍະເວລາທີ່ສັນຍານນີ້ຢືນຢັນແມ່ນຂຶ້ນກັບການຕັ້ງຄ່າ JTAG TCK ແລະຄວບຄຸມສັນຍານຕັນ. ໂດຍປົກກະຕິ, ເວລາປະມານ 20 ຮອບຂອງສັນຍານ TCK.
error_scrubbed	ຜົນຜະລິດ	ຊີ້​ໃຫ້​ເຫັນ​ວ່າ​ການ​ຂັດ​ອຸ​ປະ​ກອນ​ສໍາ​ເລັດ​ຕາມ​ຄໍາ​ສັ່ງ​ຜ່ານ JTAG ການໂຕ້ຕອບ. ໄລຍະເວລາທີ່ສັນຍານນີ້ຢືນຢັນແມ່ນຂຶ້ນກັບການຕັ້ງຄ່າ JTAG TCK ແລະຄວບຄຸມສັນຍານຕັນ. ໂດຍປົກກະຕິ, ເວລາປະມານ 20 ຮອບຂອງສັນຍານ TCK.
insc	ຜົນຜະລິດ	ຜົນຜະລິດທາງເລືອກ. Fault Injection IP ໃຊ້ໂມງນີ້, ສໍາລັບການຍົກຕົວຢ່າງample, ເພື່ອໂມງບລັອກ EMR_unloader.

Fault Injection IP ແຜນວາດ

ການນໍາໃຊ້ Fault Injection Debugger ແລະ Fault Injection IP Core

Fault Injection Debugger ເຮັດວຽກຮ່ວມກັນກັບ Fault Injection IP core. ຫນ້າທໍາອິດ, ທ່ານ instantiate ຫຼັກ IP ໃນການອອກແບບຂອງທ່ານ, ລວບລວມ, ແລະດາວໂຫລດການຕັ້ງຄ່າຜົນໄດ້ຮັບ file ເຂົ້າໄປໃນອຸປະກອນຂອງທ່ານ. ຫຼັງຈາກນັ້ນ, ທ່ານດໍາເນີນການ Fault Injection Debugger ຈາກພາຍໃນຊອບແວ Intel Quartus Prime ຫຼືຈາກເສັ້ນຄໍາສັ່ງເພື່ອຈໍາລອງຄວາມຜິດພາດອ່ອນໆ.

• Fault Injection Debugger ອະນຸຍາດໃຫ້ທ່ານສາມາດດໍາເນີນການທົດລອງສີດຜິດປະຕິສໍາພັນຫຼືໂດຍຄໍາສັ່ງ batch, ແລະອະນຸຍາດໃຫ້ທ່ານສາມາດລະບຸພື້ນທີ່ຢ່າງມີເຫດຜົນໃນການອອກແບບຂອງທ່ານສໍາລັບການສີດຜິດ.
• ການໂຕ້ຕອບເສັ້ນຄໍາສັ່ງແມ່ນເປັນປະໂຫຍດສໍາລັບການແລ່ນຕົວດີບັກຜ່ານສະຄິບ.

ໝາຍເຫດ

Fault Injection Debugger ຕິດຕໍ່ສື່ສານກັບ Fault Injection IP core ຜ່ານ JTAG ການໂຕ້ຕອບ. Fault Injection IP ຍອມຮັບຄໍາສັ່ງຈາກ JTAG ການໂຕ້ຕອບແລະລາຍງານສະຖານະການກັບຄືນໄປບ່ອນໂດຍຜ່ານ JTAG ການໂຕ້ຕອບ. Fault Injection IP core ຖືກປະຕິບັດໃນເຫດຜົນອ່ອນໆໃນອຸປະກອນຂອງທ່ານ; ດັ່ງນັ້ນ, ທ່ານຕ້ອງບັນຊີສໍາລັບການນໍາໃຊ້ເຫດຜົນນີ້ໃນການອອກແບບຂອງທ່ານ. ວິທີການຫນຶ່ງແມ່ນເພື່ອກໍານົດລັກສະນະການຕອບສະຫນອງຂອງການອອກແບບຂອງທ່ານກັບ SEU ຢູ່ໃນຫ້ອງທົດລອງແລະຫຼັງຈາກນັ້ນຍົກເລີກຫຼັກ IP ຈາກການອອກແບບສຸດທ້າຍຂອງທ່ານ.

ທ່ານໃຊ້ຫຼັກ IP Injection Fault ກັບຫຼັກ IP ຕໍ່ໄປນີ້:

• Error Message Register Unloader IP core, ເຊິ່ງອ່ານ ແລະເກັບຮັກສາຂໍ້ມູນຈາກວົງຈອນກວດຫາຄວາມຜິດພາດທີ່ແຂງຕົວຢູ່ໃນອຸປະກອນ Intel FPGA.
• (ທາງເລືອກ) Advanced SEU Detection Intel FPGA IP core, ເຊິ່ງປຽບທຽບສະຖານທີ່ຄວາມຜິດພາດພຽງບິດດຽວກັບແຜນທີ່ຄວາມອ່ອນໄຫວໃນລະຫວ່າງການປະຕິບັດງານຂອງອຸປະກອນເພື່ອກໍານົດວ່າຄວາມຜິດພາດອ່ອນມີຜົນຕໍ່ມັນ.

Fault Injection Debugger Overview ຕັນແຜນວາດ

ໝາຍເຫດ:

1. Fault Injection IP flips bits ຂອງເຫດຜົນເປົ້າຫມາຍ.
2. Fault Injection Debugger ແລະ Advanced SEU Detection IP ໃຊ້ EMR Unloader instance ດຽວກັນ.
3. Advanced SEU Detection IP core ເປັນທາງເລືອກ.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

• ກ່ຽວກັບ SMH Files ໃນຫນ້າ 13
• ກ່ຽວກັບ EMR Unloader IP Core ໃນໜ້າທີ 10
• ກ່ຽວກັບ Advanced SEU Detection IP Core ຢູ່ໜ້າ 11

Instantiating Fault Injection IP Core

ໝາຍເຫດ

Fault Injection IP core ບໍ່ໄດ້ຮຽກຮ້ອງໃຫ້ທ່ານກໍານົດພາລາມິເຕີໃດໆ. ເພື່ອນໍາໃຊ້ຫຼັກ IP, ສ້າງຕົວຢ່າງ IP ໃຫມ່, ປະກອບມັນຢູ່ໃນລະບົບ Platform Designer (ມາດຕະຖານ) ຂອງທ່ານແລະເຊື່ອມຕໍ່ສັນຍານຕາມຄວາມເຫມາະສົມ. ທ່ານຕ້ອງໃຊ້ຫຼັກ IP Injection Fault ກັບຫຼັກ EMR Unloader IP. Fault Injection ແລະ EMR Unloader IP cores ແມ່ນມີຢູ່ໃນ Platform Designer ແລະ IP Catalog. ທາງເລືອກອື່ນ, ທ່ານສາມາດ instantiate ໃຫ້ເຂົາເຈົ້າໂດຍກົງໃນການອອກແບບ RTL ຂອງທ່ານ, ການນໍາໃຊ້ Verilog HDL, SystemVerilog, ຫຼື VHDL.

ກ່ຽວກັບ EMR Unloader IP Core
EMR Unloader IP core ສະຫນອງການໂຕ້ຕອບກັບ EMR, ເຊິ່ງໄດ້ຖືກປັບປຸງຢ່າງຕໍ່ເນື່ອງໂດຍ EDCRC ຂອງອຸປະກອນທີ່ກວດສອບ CRAM bits CRC ຂອງອຸປະກອນສໍາລັບຄວາມຜິດພາດອ່ອນໆ.

Exampລະບົບຜູ້ອອກແບບເວທີລວມທັງ Fault Injection IP Core ແລະ EMR Unloader IP Core

Example Fault Injection IP Core ແລະ EMR Unloader IP Core Diagram

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
ຂໍ້ຄວາມຜິດພາດລົງທະບຽນ Unloader Intel FPGA IP Core ຄູ່ມືຜູ້ໃຊ້

ກ່ຽວກັບ Advanced SEU Detection IP Core

ໃຊ້ຫຼັກ IP Advanced SEU Detection (ASD) ເມື່ອຄວາມທົນທານຂອງ SEU ເປັນຄວາມກັງວົນໃນການອອກແບບ. ທ່ານຕ້ອງໃຊ້ EMR Unloader IP core ກັບ ASD IP core. ດັ່ງນັ້ນ, ຖ້າທ່ານໃຊ້ ASD IP ແລະ Fault Injection IP ໃນການອອກແບບດຽວກັນ, ພວກເຂົາຕ້ອງແບ່ງປັນຜົນຜະລິດ EMR Unloader ຜ່ານອົງປະກອບຕົວແຍກ Avalon®-ST. ຕົວເລກຕໍ່ໄປນີ້ສະແດງໃຫ້ເຫັນລະບົບ Platform Designer ເຊິ່ງຕົວແຍກ Avalon-ST ແຈກຢາຍເນື້ອໃນ EMR ໃຫ້ກັບ ASD ແລະ Fault Injection IP cores.

ການນໍາໃຊ້ ASD ແລະ Fault Injection IP ໃນລະບົບດຽວກັນຂອງ Platform Designer

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
Advanced SEU Detection Intel FPGA IP Core ຄູ່ມືຜູ້ໃຊ້

ການກໍານົດພື້ນທີ່ສີດຜິດ
ເຈົ້າສາມາດກຳນົດເຂດສະເພາະຂອງ FPGA ສຳລັບການສີດຄວາມຜິດໂດຍການໃຊ້ສ່ວນຫົວແຜນທີ່ຄວາມອ່ອນໄຫວ (.smh) file. SMH file ເກັບ​ຮັກ​ສາ​ພິ​ກັດ​ຂອງ​ອຸ​ປະ​ກອນ CRAM bits​, ພາກ​ພື້ນ​ທີ່​ໄດ້​ຮັບ​ມອບ​ຫມາຍ​ຂອງ​ເຂົາ​ເຈົ້າ (ASD ພາກ​ພື້ນ​)​, ແລະ​ຄວາມ​ສໍາ​ຄັນ​. ໃນລະຫວ່າງຂະບວນການອອກແບບ, ທ່ານໃຊ້ລໍາດັບຊັ້ນ tagging ເພື່ອສ້າງພາກພື້ນ. ຫຼັງຈາກນັ້ນ, ໃນລະຫວ່າງການລວບລວມ, Intel Quartus Prime Assembler ສ້າງ SMH file. Fault Injection Debugger ຈຳກັດການສີດຄວາມຜິດພາດຕໍ່ກັບພື້ນທີ່ອຸປະກອນສະເພາະທີ່ທ່ານກຳນົດໄວ້ໃນ SMH file.

ການປະຕິບັດລໍາດັບຊັ້ນ Tagging
ທ່ານກໍານົດພາກພື້ນ FPGA ສໍາລັບການທົດສອບໂດຍການມອບຫມາຍພາກພື້ນ ASD ກັບສະຖານທີ່. ທ່ານສາມາດລະບຸຄ່າພາກພື້ນ ASD ສໍາລັບສ່ວນໃດນຶ່ງຂອງລໍາດັບຊັ້ນການອອກແບບຂອງເຈົ້າໂດຍໃຊ້ Design Partitions Window.

1. ເລືອກ Assignments ➤ Design Partitions Window.
2. ຄລິກຂວາໃສ່ບ່ອນໃດກໍໄດ້ໃນແຖວຫົວ ແລະເປີດ ASD Region ເພື່ອສະແດງຖັນ ASD Region (ຖ້າມັນບໍ່ໄດ້ສະແດງຢູ່ແລ້ວ).
3. ໃສ່ຄ່າຈາກ 0 ຫາ 16 ສໍາລັບພາທິຊັນໃດນຶ່ງເພື່ອກຳນົດມັນໃຫ້ກັບພາກພື້ນ ASD ສະເພາະ.
   • ພາກພື້ນ ASD 0 ແມ່ນສະຫງວນໃຫ້ກັບພາກສ່ວນທີ່ບໍ່ໄດ້ໃຊ້ຂອງອຸປະກອນ. ທ່ານ​ສາ​ມາດ​ກໍາ​ນົດ​ການ​ແບ່ງ​ປັນ​ກັບ​ພາກ​ພື້ນ​ນີ້​ເພື່ອ​ລະ​ບຸ​ວ່າ​ມັນ​ເປັນ​ການ​ບໍ່​ສໍາ​ຄັນ ..
   • ພາກພື້ນ ASD 1 ແມ່ນພາກພື້ນເລີ່ມຕົ້ນ. ທຸກພາກສ່ວນທີ່ໃຊ້ແລ້ວຂອງອຸປະກອນຈະຖືກມອບໝາຍໃຫ້ພາກພື້ນນີ້ ເວັ້ນເສຍແຕ່ວ່າທ່ານປ່ຽນການກຳນົດພາກພື້ນ ASD ຢ່າງຈະແຈ້ງ.

ກ່ຽວກັບ SMH Files

SMH file ມີຂໍ້ມູນຕໍ່ໄປນີ້:

• ຖ້າທ່ານບໍ່ໄດ້ໃຊ້ລໍາດັບຊັ້ນ tagging (ເຊັ່ນ: ການອອກແບບບໍ່ມີການມອບຫມາຍພາກພື້ນ ASD ຢ່າງຊັດເຈນໃນລໍາດັບຊັ້ນຂອງການອອກແບບ), SMH file ລາຍຊື່ທຸກບິດ CRAM ແລະຊີ້ບອກວ່າມັນມີຄວາມອ່ອນໄຫວສໍາລັບການອອກແບບ.
• ຖ້າທ່ານໄດ້ປະຕິບັດລໍາດັບຊັ້ນ tagging ແລະປ່ຽນການມອບຫມາຍພາກພື້ນ ASD ເລີ່ມຕົ້ນ, SMH file ລາຍຊື່ທຸກບິດ CRAM ແລະມັນຖືກມອບຫມາຍພາກພື້ນ ASD.

Fault Injection Debugger ສາມາດຈຳກັດການສີດໃສ່ໜຶ່ງ ຫຼື ຫຼາຍຂົງເຂດທີ່ລະບຸໄວ້. ເພື່ອຊີ້ນໍາ Assembler ເພື່ອສ້າງ SMH file:

• ເລືອກ Assignments ➤ ອຸປະກອນ ➤ Device and Pin Options ➤ Error Detection CRC.
• ເປີດການສ້າງແຜນທີ່ຄວາມອ່ອນໄຫວຂອງ SEU file (.smh) ທາງເລືອກ.

ການນໍາໃຊ້ Fault Injection Debugger

ໝາຍເຫດ
ເພື່ອໃຊ້ Fault Injection Debugger, ທ່ານເຊື່ອມຕໍ່ກັບອຸປະກອນຂອງທ່ານໂດຍຜ່ານ JTAG ການໂຕ້ຕອບ. ຫຼັງຈາກນັ້ນ, ຕັ້ງຄ່າອຸປະກອນແລະດໍາເນີນການສີດຜິດພາດ. ເພື່ອເປີດໃຊ້ Fault Injection Debugger, ເລືອກ Tools ➤ Fault Injection Debugger ໃນຊອບແວ Intel Quartus Prime. ການຕັ້ງຄ່າ ຫຼືການຂຽນໂປຣແກຣມອຸປະກອນແມ່ນຄ້າຍຄືກັນກັບຂັ້ນຕອນທີ່ໃຊ້ສຳລັບໂປຣແກຣມເມີ ຫຼື Signal Tap Logic Analyzer.

Fault Injection Debugger

ເພື່ອຕັ້ງຄ່າ JTAG ຕ່ອງໂສ້:

1. ກົດ Hardware Setup. ເຄື່ອງມືສະແດງຮາດແວການຂຽນໂປຼແກຼມທີ່ເຊື່ອມຕໍ່ກັບຄອມພິວເຕີຂອງທ່ານ.
2. ເລືອກຮາດແວການຂຽນໂປຼແກຼມທີ່ທ່ານຕ້ອງການໃຊ້.
3. ກົດປິດ.
4. ຄລິກ Auto Detect, ເຊິ່ງເພີ່ມລະບົບຕ່ອງໂສ້ອຸປະກອນດ້ວຍອຸປະກອນທີ່ສາມາດຂຽນໂປຣແກຣມໄດ້ທີ່ພົບໃນ JTAG ຕ່ອງໂສ້.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
ຄຸນສົມບັດການສີດຜິດເປົ້າໝາຍໃນໜ້າ 21

ຄວາມຕ້ອງການຮາດແວ ແລະຊອບແວ

ຮາດແວ ແລະຊອບແວຕໍ່ໄປນີ້ແມ່ນຕ້ອງການເພື່ອໃຊ້ Fault Injection Debugger:

• ສາຍ FEATURE ໃນໃບອະນຸຍາດ Intel FPGA ຂອງທ່ານທີ່ເປີດໃຊ້ Fault Injection IP core. ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມ, ຕິດຕໍ່ຕົວແທນຂາຍ Intel FPGA ທ້ອງຖິ່ນຂອງທ່ານ.
• ດາວໂຫຼດສາຍ (ສາຍດາວໂຫຼດ Intel FPGA, Intel FPGA Download Cable II, , ຫຼື II).
• ຊຸດພັດທະນາ Intel FPGA ຫຼືກະດານອອກແບບຂອງຜູ້ໃຊ້ທີ່ມີ JTAG ການ​ເຊື່ອມ​ຕໍ່​ກັບ​ອຸ​ປະ​ກອນ​ພາຍ​ໃຕ້​ການ​ທົດ​ສອບ​.
• (ທາງເລືອກ) ເສັ້ນຄຸນສົມບັດໃນໃບອະນຸຍາດ Intel FPGA ຂອງທ່ານທີ່ເປີດໃຊ້ຫຼັກ IP Detection SEU ຂັ້ນສູງ.

ການຕັ້ງຄ່າອຸປະກອນຂອງທ່ານ ແລະ Debugger Injection Fault

Fault Injection Debugger ໃຊ້ .sof ແລະ (ເລືອກໄດ້) ສ່ວນຫົວແຜນທີ່ຄວາມອ່ອນໄຫວ (.smh) file. ວັດຖຸຊອບແວ File (.sof) ກຳນົດຄ່າ FPGA. ໄດ້ .smh file ກໍານົດຄວາມອ່ອນໄຫວຂອງ bits CRAM ໃນອຸປະກອນ. ຖ້າທ່ານບໍ່ໃຫ້ .smh file, Fault Injection Debugger injects ຄວາມຜິດສຸ່ມໃນທົ່ວ bits CRAM. ເພື່ອລະບຸ .sof:

1. ເລືອກ FPGA ທີ່​ທ່ານ​ຕ້ອງ​ການ​ທີ່​ຈະ​ຕັ້ງ​ຄ່າ​ໃນ​ປ່ອງ​ຕ່ອງ​ໂສ້​ອຸ​ປະ​ກອນ​.
2. ກົດເລືອກ File.
3. ທ່ອງໄປຫາ .sof ແລະຄລິກ OK. Fault Injection Debugger ອ່ານ .sof.
4. (ທາງເລືອກ) ເລືອກ SMH file.
   ຖ້າທ່ານບໍ່ລະບຸ SMH file, Fault Injection Debugger injects ຄວາມຜິດສຸ່ມໃນທົ່ວອຸປະກອນທັງຫມົດ. ຖ້າທ່ານລະບຸ SMH file, ທ່ານສາມາດຈໍາກັດການສັກຢາໃສ່ພື້ນທີ່ທີ່ໃຊ້ໃນອຸປະກອນຂອງທ່ານ.
   • ຄລິກຂວາໃສ່ອຸປະກອນຢູ່ໃນປ່ອງລະບົບຕ່ອງໂສ້ອຸປະກອນແລະຫຼັງຈາກນັ້ນໃຫ້ຄລິກໃສ່ເລືອກ SMH File.
   • ເລືອກ SMH ຂອງທ່ານ file.
   • ກົດ OK.
5. ເປີດໃຊ້ໂປຣແກຣມ/ກຳນົດຄ່າ.
6. ກົດເລີ່ມຕົ້ນ.

Fault Injection Debugger ຕັ້ງຄ່າອຸປະກອນໂດຍໃຊ້ .sof.

ເມນູຍ່ອຍສໍາລັບການເລືອກ SMH File

ຂອບເຂດຈໍາກັດສໍາລັບການສັກຢາຜິດ

ຫຼັງຈາກໂຫລດ SMH file, ທ່ານສາມາດຊີ້ນໍາ Fault Injection Debugger ເພື່ອດໍາເນີນການກ່ຽວກັບພາກພື້ນ ASD ສະເພາະ. ເພື່ອລະບຸພາກພື້ນ ASD ທີ່ຈະໃສ່ຄວາມຜິດ:

1. ຄລິກຂວາທີ່ FPGA ໃນກ່ອງລະບົບຕ່ອງໂສ້ອຸປະກອນ, ແລະຄລິກສະແດງແຜນທີ່ຄວາມອ່ອນໄຫວຂອງອຸປະກອນ.
2. ເລືອກພາກພື້ນ ASD ສໍາລັບການສັກຢາຜິດ.

ແຜນທີ່ຄວາມອ່ອນໄຫວຂອງອຸປະກອນ Viewer

ການລະບຸປະເພດຂໍ້ຜິດພາດ

ທ່ານສາມາດກໍານົດປະເພດຕ່າງໆຂອງຄວາມຜິດພາດສໍາລັບການສີດ.

• ຂໍ້ຜິດພາດດຽວ (SE)
• ຂໍ້ຜິດພາດທີ່ຕິດກັນສອງເທົ່າ (DAE)
• ຄວາມຜິດພາດຫຼາຍບິດທີ່ບໍ່ສາມາດແກ້ໄຂໄດ້ (EMBE)

ອຸປະກອນ Intel FPGA ສາມາດແກ້ໄຂຄວາມຜິດພາດພຽງອັນດຽວ ແລະສອງອັນຕິດກັນດ້ວຍຕົນເອງໄດ້ ຖ້າຄຸນສົມບັດການຂັດຖືກເປີດໃຊ້ງານ. ອຸປະກອນ Intel FPGA ບໍ່ສາມາດແກ້ໄຂຂໍ້ຜິດພາດຫຼາຍບິດ. ອ້າງອີງເຖິງບົດກ່ຽວກັບການຫຼຸດຜ່ອນ SEUs ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບການແກ້ໄຂບັນຫາຄວາມຜິດພາດເຫຼົ່ານີ້. ທ່ານ​ສາ​ມາດ​ລະ​ບຸ​ການ​ປະ​ສົມ​ຂອງ​ຄວາມ​ຜິດ​ໃນ​ການ​ສັກ​ຢາ​ແລະ​ໄລ​ຍະ​ເວ​ລາ​ການ​ສັກ​ຢາ​. ເພື່ອລະບຸໄລຍະສັກຢາ:

1. ໃນ Fault Injection Debugger, ເລືອກ Tools ➤ Options.
2. ລາກຕົວຄວບຄຸມສີແດງໄປຫາສ່ວນປະສົມຂອງຄວາມຜິດພາດ. ອີກທາງເລືອກ, ທ່ານສາມາດກໍານົດການປະສົມເປັນຕົວເລກ.
3. ລະບຸໄລຍະເວລາສັກຢາ.
4. ກົດ OK.

ຮູບທີ 12. ການລະບຸການປະສົມຂອງປະເພດຄວາມຜິດ SEU

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ ຫຼຸດຜ່ອນຄວາມວຸ້ນວາຍຂອງເຫດການດຽວ

ການສີດຜິດພາດ

ທ່ານ​ສາ​ມາດ​ໃສ່​ຄວາມ​ຜິດ​ພາດ​ໃນ​ຫຼາຍ​ຮູບ​ແບບ​:

• ໃສ່ຫນຶ່ງຂໍ້ຜິດພາດໃນຄໍາສັ່ງ
• ໃສ່ຄວາມຜິດພາດຫຼາຍໃນຄໍາສັ່ງ
• ໃສ່ຄວາມຜິດພາດຈົນກ່ວາຄໍາສັ່ງໃຫ້ຢຸດເຊົາ

ການ​ສັກ​ຢາ​ຂໍ້​ຜິດ​ພາດ​ເຫຼົ່າ​ນີ້​:

1. ເປີດຕົວເລືອກ Inject Fault.
2. ເລືອກ​ວ່າ​ທ່ານ​ຕ້ອງ​ການ​ທີ່​ຈະ​ດໍາ​ເນີນ​ການ​ສີດ​ຄວາມ​ຜິດ​ພາດ​ສໍາ​ລັບ​ການ​ຈໍາ​ນວນ​ຂອງ​ການ​ເຮັດ​ຊ້ຳ​ຫຼື​ຈົນ​ກ​່​ວາ​ຢຸດ​ເຊົາ​ການ​:
   • ຖ້າທ່ານເລືອກທີ່ຈະດໍາເນີນການຈົນກ່ວາຢຸດເຊົາ, Fault Injection Debugger ຈະໃສ່ຂໍ້ຜິດພາດໃນຊ່ວງເວລາທີ່ລະບຸໄວ້ໃນກ່ອງໂຕ້ຕອບ ➤ ຕົວເລືອກ.
   • ຖ້າ​ຫາກ​ວ່າ​ທ່ານ​ຕ້ອງ​ການ​ທີ່​ຈະ​ດໍາ​ເນີນ​ການ​ສີດ​ຄວາມ​ຜິດ​ພາດ​ສໍາ​ລັບ​ການ​ຈໍາ​ນວນ​ສະ​ເພາະ​ຂອງ​ການ iterations​, ໃສ່​ຈໍາ​ນວນ​.
3. ກົດເລີ່ມຕົ້ນ.

ໝາຍເຫດ: Fault Injection Debugger ແລ່ນສໍາລັບຈໍານວນທີ່ລະບຸໄວ້ຂອງການຊໍ້າຄືນຫຼືຈົນກ່ວາຢຸດເຊົາ. ປ່ອງຢ້ຽມ Intel Quartus Prime Messages ສະແດງຂໍ້ຄວາມກ່ຽວກັບຄວາມຜິດພາດທີ່ຖືກສີດ. ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບຄວາມຜິດທີ່ຖືກສັກ, ຄລິກອ່ານ EMR. Fault Injection Debugger ອ່ານ EMR ຂອງອຸປະກອນ ແລະສະແດງເນື້ອຫາຢູ່ໃນປ່ອງຢ້ຽມ Messages.

Intel Quartus Prime Injection Error ແລະຂໍ້ຄວາມເນື້ອຫາ EMR

ບັນທຶກຄວາມຜິດພາດ
ທ່ານ​ສາ​ມາດ​ບັນ​ທຶກ​ສະ​ຖານ​ທີ່​ຂອງ​ຄວາມ​ຜິດ​ພາດ injected ໃດ​ຫນຶ່ງ​ໂດຍ​ການ​ສັງ​ເກດ​ຕົວ​ກໍາ​ນົດ​ການ​ລາຍ​ງານ​ຢູ່​ໃນ​ປ່ອງ​ຢ້ຽມ Intel Quartus Prime Messages​. ຖ້າ, ສໍາລັບການຍົກຕົວຢ່າງample, ຄວາມຜິດທີ່ຖືກສັກສົ່ງຜົນໃຫ້ເກີດພຶດຕິກຳທີ່ເຈົ້າຢາກຈະຫຼິ້ນຄືນ, ທ່ານສາມາດຕັ້ງເປົ້າໝາຍໃສ່ບ່ອນສັກຢາໄດ້. ທ່ານປະຕິບັດການສີດເປົ້າຫມາຍໂດຍໃຊ້ Fault Injection Debugger ການໂຕ້ຕອບເສັ້ນຄໍາສັ່ງ.

ການລຶບລ້າງຄວາມຜິດພາດທີ່ສີດ
ເພື່ອຟື້ນຟູຫນ້າທີ່ປົກກະຕິຂອງ FPGA, ໃຫ້ຄລິກໃສ່ Scrub. ເມື່ອທ່ານຂັດຂໍ້ຜິດພາດ, ຟັງຊັນ EDCRC ຂອງອຸປະກອນຖືກໃຊ້ເພື່ອແກ້ໄຂຂໍ້ຜິດພາດ. ກົນໄກການຂັດແມ່ນຄ້າຍຄືກັນກັບທີ່ໃຊ້ໃນລະຫວ່າງການປະຕິບັດງານຂອງອຸປະກອນ.

ການໂຕ້ຕອບເສັ້ນຄໍາສັ່ງ
ທ່ານສາມາດດໍາເນີນການ Fault Injection Debugger ຢູ່ໃນເສັ້ນຄໍາສັ່ງທີ່ມີ quartus_fid executable, ເຊິ່ງເປັນປະໂຫຍດຖ້າຫາກວ່າທ່ານຕ້ອງການທີ່ຈະປະຕິບັດການສີດຜິດພາດຈາກສະຄິບ.

ຕາຕະລາງ 5. ເສັ້ນຄໍາສັ່ງ Arguments ສໍາລັບ Fault Injection

ການໂຕ້ຖຽງສັ້ນ	ການໂຕ້ຖຽງຍາວ	ລາຍລະອຽດ
c	ສາຍເຄເບີ້ນ	ລະບຸຮາດແວການຂຽນໂປຣແກຣມ ຫຼືສາຍ. (ຕ້ອງການ)
i	ດັດຊະນີ	ລະບຸອຸປະກອນທີ່ໃຊ້ໃນການສີດຜິດ. (ຕ້ອງການ)
n	ເລກ	ລະບຸຈໍານວນຂອງຄວາມຜິດພາດທີ່ຈະສີດ. ຄ່າເລີ່ມຕົ້ນແມ່ນ 1. (ທາງເລືອກ)
t	ເວລາ	ໄລຍະຫ່າງລະຫວ່າງການສັກຢາ. (ທາງເລືອກ)

ໝາຍເຫດ: ໃຊ້ quartus_fid –help ເພື່ອ view ທາງ​ເລືອກ​ທັງ​ຫມົດ​ທີ່​ມີ​ຢູ່​. ລະຫັດຕໍ່ໄປນີ້ໃຫ້ examples ນໍາໃຊ້ການໂຕ້ຕອບຄໍາສັ່ງ Fault Injection Debugger.
###########################################

• # ຊອກຫາວ່າສາຍ USB ໃດມີຢູ່ສຳລັບຕົວຢ່າງນີ້
• # ຜົນໄດ້ຮັບສະແດງໃຫ້ເຫັນວ່າມີສາຍຫນຶ່ງທີ່ມີຊື່ວ່າ "USB-Blaster" #
• $ quartus_fid –list . . .
• ຂໍ້ມູນ: ຄໍາສັ່ງ: quartus_fid –list
  1. USB-Blaster ເທິງ sj-sng-z4 [USB-0] ຂໍ້ມູນ: Intel Quartus Prime 64-Bit Fault Injection Debugger ປະສົບຜົນສໍາເລັດ. 0 ຄວາມຜິດພາດ, 0 ຄໍາເຕືອນ
• ############################################
• # ຊອກຫາອຸປະກອນໃດທີ່ມີຢູ່ໃນສາຍ USB-Blaster
• # ຜົນໄດ້ຮັບສະແດງໃຫ້ເຫັນສອງອຸປະກອນ: Stratix V A7, ແລະ MAX V CPLD. #
• $ quartus_fid –cable USB-Blaster -a
• ຂໍ້ມູນ: ຄໍາສັ່ງ: quartus_fid –cable=USB-Blaster -a
• ຂໍ້ມູນ (208809): ການໃຊ້ສາຍໂປຣແກມ “USB-Blaster on sj-sng-z4 [USB-0]”
  1. USB-Blaster ໃນ sj-sng-z4 [USB-0]
• 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
• 020A40DD 5M2210Z/EPM2210
• ຂໍ້ມູນ: Intel Quartus Prime 64-Bit Fault Injection Debugger ປະສົບຜົນສໍາເລັດ.
• 0 ຄວາມຜິດພາດ, 0 ຄໍາເຕືອນ
• ############################################
• # ຕິດຕັ້ງອຸປະກອນ Stratix V
• # ຕົວເລືອກ –index ລະບຸການດຳເນີນການທີ່ເຮັດຢູ່ໃນອຸປະກອນທີ່ເຊື່ອມຕໍ່.
• # “=svgx.sof” ຮ່ວມ a .sof file ກັບອຸປະກອນ
• # “#p” ໝາຍເຖິງໂປຣແກຣມອຸປະກອນ #
• $ quartus_fid –cable USB-Blaster –index “@1=svgx.sof#p” . . .
• ຂໍ້ມູນ (209016): ການຕັ້ງຄ່າດັດສະນີອຸປະກອນ 1
• ຂໍ້ມູນ (209017): ອຸປະກອນ 1 ມີ JTAG ລະຫັດ ID 0x029030DD
• ຂໍ້ມູນ (209007): ການຕັ້ງຄ່າສຳເລັດແລ້ວ — 1 ອຸປະກອນຖືກຕັ້ງຄ່າແລ້ວ
• ຂໍ້​ມູນ (209011​)​: ການ​ດໍາ​ເນີນ​ງານ​ສົບ​ຜົນ​ສໍາ​ເລັດ
• ຂໍ້ມູນ (208551): ລາຍເຊັນໂຄງການເຂົ້າໄປໃນອຸປະກອນ 1.
• ຂໍ້ມູນ: Intel Quartus Prime 64-Bit Fault Injection Debugger ປະສົບຜົນສໍາເລັດ.
• 0 ຄວາມຜິດພາດ, 0 ຄໍາເຕືອນ
• ############################################
• # ໃສ່ຄວາມຜິດເຂົ້າໄປໃນອຸປະກອນ.
• # ຕົວປະຕິບັດການ #i ຊີ້ບອກການສີດຄວາມຜິດ
• # -n 3 ຊີ້ບອກໃຫ້ສີດ 3 ຜິດ #
• $ quartus_fid –cable USB-Blaster –index “@1=svgx.sof#i” -n 3
• ຂໍ້ມູນ: ຄໍາສັ່ງ: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
• ຂໍ້ມູນ (208809): ການໃຊ້ສາຍໂປຣແກມ “USB-Blaster on sj-sng-z4 [USB-0]”
• ຂໍ້ມູນ (208521): ໃສ່ 3 ຂໍ້ຜິດພາດເຂົ້າໄປໃນອຸປະກອນ.
• ຂໍ້ມູນ: Intel Quartus Prime 64-Bit Fault Injection Debugger ປະສົບຜົນສໍາເລັດ.
• 0 ຄວາມຜິດພາດ, 0 ຄໍາເຕືອນ
• ############################################
• # ໂໝດໂຕ້ຕອບ.
• # ການນໍາໃຊ້ການດໍາເນີນງານ #i ກັບ -n 0 ເຮັດໃຫ້ debugger ເຂົ້າໄປໃນຮູບແບບການໂຕ້ຕອບ.
• # ສັງເກດວ່າ 3 ຜິດຖືກສັກໃນກອງປະຊຸມທີ່ຜ່ານມາ;
• # “E” ອ່ານຂໍ້ບົກພ່ອງໃນ EMR Unloader IP core. #
• $ quartus_fid –cable USB-Blaster –index “@1=svgx.sof#i” -n 0
• ຂໍ້ມູນ: ຄໍາສັ່ງ: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
• ຂໍ້ມູນ (208809): ການໃຊ້ສາຍໂປຣແກມ “USB-Blaster on sj-sng-z4 [USB-0]”
• ປ້ອນ:
• 'F' ເພື່ອສີດຄວາມຜິດ
• 'E' ເພື່ອອ່ານ EMR
• 'S' ເພື່ອຂັດຄວາມຜິດພາດ
• 'Q' ອອກຈາກ E
• ຂໍ້ມູນ (208540): ກຳລັງອ່ານ EMR array
• ຂໍ້​ມູນ (208544​)​: 3 ຄວາມ​ຜິດ​ພາດ​ເຟຣມ​ກວດ​ພົບ​ໃນ​ອຸ​ປະ​ກອນ 1​.
• ຂໍ້ມູນ (208545): ຂໍ້ຜິດພາດ #1 : ຂໍ້ຜິດພາດດຽວໃນກອບ 0x1028 ຢູ່ທີ່ bit 0x21EA.
• ຂໍ້ມູນ (10914): ຂໍ້ຜິດພາດ #2 : ຄວາມຜິດພາດຫຼາຍບິດທີ່ບໍ່ສາມາດແກ້ໄຂໄດ້ໃນກອບ 0x1116.
• ຂໍ້ມູນ (208545): ຂໍ້ຜິດພາດ #3 : ຂໍ້ຜິດພາດດຽວໃນກອບ 0x1848 ຢູ່ທີ່ bit 0x128C.
• 'F' ເພື່ອສີດຄວາມຜິດ
• 'E' ເພື່ອອ່ານ EMR
• 'S' ເພື່ອຂັດຄວາມຜິດພາດ
• 'Q' ອອກຈາກ Q
• ຂໍ້ມູນ: Intel Quartus Prime 64-Bit Fault Injection Debugger ປະສົບຜົນສໍາເລັດ. 0 ຄວາມຜິດພາດ, 0 ຄໍາເຕືອນ
• ຂໍ້ມູນ: ຫນ່ວຍຄວາມຈໍາ virtual ສູງສຸດ: 1522 megabytes
• ຂໍ້ມູນ: ສິ້ນສຸດການປະມວນຜົນ: ວັນຈັນ 3 ພະຈິກ 18:50:00 2014
• ຂໍ້ມູນ: ເວລາຜ່ານໄປ: 00:00:29
• ຂໍ້ມູນ: ເວລາ CPU ທັງໝົດ (ຢູ່ໃນໂປຣເຊສເຊີທັງໝົດ): 00:00:13

ຄຸນສົມບັດການສີດຜິດເປົ້າໝາຍ

ໝາຍເຫດ

Fault Injection Debugger ສັກໃສ່ຄວາມຜິດເຂົ້າໄປໃນ FPGA ແບບສຸ່ມ. ແນວໃດກໍ່ຕາມ, ຄຸນສົມບັດການສີດຄວາມຜິດເປົ້າໝາຍເປົ້າໝາຍຊ່ວຍໃຫ້ທ່ານສາມາດໃສ່ຄວາມຜິດເຂົ້າໄປໃນສະຖານທີ່ເປົ້າໝາຍໃນ CRAM. ການດໍາເນີນງານນີ້ອາດຈະເປັນປະໂຫຍດ, ສໍາລັບການຍົກຕົວຢ່າງample, ຖ້າທ່ານສັງເກດເຫັນເຫດການ SEU ແລະຕ້ອງການທົດສອບ FPGA ຫຼືການຕອບສະຫນອງຂອງລະບົບກັບເຫດການດຽວກັນຫຼັງຈາກດັດແປງຍຸດທະສາດການຟື້ນຟູ. ຄຸນ​ນະ​ສົມ​ບັດ​ການ​ສັກ​ເປົ້າ​ຫມາຍ​ຄວາມ​ຜິດ​ພາດ​ແມ່ນ​ມີ​ຢູ່​ພຽງ​ແຕ່​ຈາກ​ການ​ໂຕ້​ຕອບ​ເສັ້ນ​ຄໍາ​ສັ່ງ​. ທ່ານ​ສາ​ມາດ​ລະ​ບຸ​ວ່າ​ຄວາມ​ຜິດ​ພາດ​ໄດ້​ຖືກ​ໃສ່​ຈາກ​ບັນ​ຊີ​ຄໍາ​ສັ່ງ​ຫຼື​ໃນ​ຮູບ​ແບບ​ວ່ອງ​ໄວ​. ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

AN 539: ວິທີການທົດສອບ ຫຼືການກວດຫາຄວາມຜິດພາດ ແລະການຟື້ນຟູໂດຍໃຊ້ CRC ໃນອຸປະກອນ Intel FPGA

ການລະບຸລາຍຊື່ຂໍ້ຜິດພາດຈາກເສັ້ນຄໍາສັ່ງ

ຄຸນ​ນະ​ສົມ​ບັດ​ຄວາມ​ຜິດ​ພາດ​ເປົ້າ​ຫມາຍ Injection ອະ​ນຸ​ຍາດ​ໃຫ້​ທ່ານ​ເພື່ອ​ລະ​ບຸ​ບັນ​ຊີ​ລາຍ​ການ​ຄວາມ​ຜິດ​ພາດ​ຈາກ​ບັນ​ຊີ​ຄໍາ​ສັ່ງ​, ດັ່ງ​ທີ່​ສະ​ແດງ​ໃຫ້​ເຫັນ​ໃນ ex ດັ່ງ​ຕໍ່​ໄປ​ນີ້ample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ ບ່ອນທີ່: c 1 ຊີ້ບອກວ່າ FPGA ຖືກຄວບຄຸມ. ໂດຍສາຍທໍາອິດໃນຄອມພິວເຕີຂອງທ່ານ. i “@1= six.sof#i ” ຊີ້ໃຫ້ເຫັນວ່າອຸປະກອນທໍາອິດໃນລະບົບຕ່ອງໂສ້ຖືກໂຫຼດດ້ວຍວັດຖຸ. file svgx.sof ແລະຈະຖືກສັກດ້ວຍຄວາມຜິດ. n 2 ຊີ້ໃຫ້ເຫັນວ່າສອງຄວາມຜິດຈະຖືກສີດ. user="@1= 0x2274 0x05EF 0x2264 0x0500" ແມ່ນລາຍຊື່ຄວາມຜິດທີ່ລະບຸໂດຍຜູ້ໃຊ້ທີ່ຈະຖືກສີດ. ໃນນີ້ example, ອຸປະກອນ 1 ມີສອງຄວາມຜິດ: ຢູ່ເຟຣມ 0x2274, ບິດ 0x05EF ແລະຢູ່ເຟຣມ 0x2264, ບິດ 0x0500.

ລະບຸລາຍການຂໍ້ຜິດພາດຈາກໂໝດເຕືອນ

ທ່ານ​ສາ​ມາດ​ດໍາ​ເນີນ​ການ​ຄຸນ​ນະ​ສົມ​ບັດ​ການ​ສັກ​ເປົ້າ​ຫມາຍ​ຄວາມ​ຜິດ​ພາດ​ການ​ໂຕ້​ຕອບ​ໂດຍ​ການ​ລະ​ບຸ​ຈໍາ​ນວນ​ຂອງ​ຄວາມ​ຜິດ​ຈະ​ເປັນ 0 (-n 0​)​. Fault Injection Debugger ນໍາສະເຫນີຄໍາສັ່ງຂອງ prompt mode ແລະຄໍາອະທິບາຍຂອງເຂົາເຈົ້າ.

ຄຳສັ່ງ Prompt Mode	ລາຍລະອຽດ
F	ສັກໃສ່ຄວາມຜິດ
E	ອ່ານ EMR
S	ຂັດຂ້ອງ
Q	ເຊົາ

ໃນ​ຮູບ​ແບບ​ການ​ກະ​ຕຸ້ນ​ເຕືອນ​, ທ່ານ​ສາ​ມາດ​ອອກ​ຄໍາ​ສັ່ງ F ຢ່າງ​ດຽວ​ເພື່ອ​ສີດ​ຄວາມ​ຜິດ​ພາດ​ດຽວ​ໃນ​ສະ​ຖານ​ທີ່​ສຸ່ມ​ໃນ​ອຸ​ປະ​ກອນ​. ໃນຕົວຢ່າງຕໍ່ໄປນີ້amples ການນໍາໃຊ້ຄໍາສັ່ງ F ໃນໂຫມດ prompt, ສາມຂໍ້ຜິດພາດຖືກໃສ່. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

• ຂໍ້ຜິດພາດ 1 – ຄວາມຜິດພາດພຽງບິດດຽວຢູ່ທີ່ກອບ 0x12, ບິດ 0x34
• ຄວາມ​ຜິດ​ພາດ 2 – ຄວາມ​ຜິດ​ພາດ​ທີ່​ບໍ່​ສາ​ມາດ​ແກ້​ໄຂ​ຢູ່​ໃນ​ກອບ 0x56, bit 0x78 (an * ສະ​ແດງ​ໃຫ້​ເຫັນ​ຄວາມ​ຜິດ​ພາດ​ຫຼາຍ​ບິດ​)
• ຄວາມ​ຜິດ​ພາດ 3 – ຄວາມ​ຜິດ​ພາດ double-ຕິດ​ກັນ​ຢູ່​ໃນ​ກອບ 0x9A, bit 0xBC (a + ສະ​ແດງ​ເຖິງ​ຄວາມ​ຜິດ​ພາດ double bit​)

F 0x12 0x34 0x56 0x78 * ຂໍ້ຜິດພາດໜຶ່ງ (ຄ່າເລີ່ມຕົ້ນ) ຖືກໃສ່: ຂໍ້ຜິດພາດ 1 – ຄວາມຜິດພາດພຽງນ້ອຍດຽວຢູ່ທີ່ກອບ 0x12, ບິດ 0x34. ສະຖານທີ່ຫຼັງຈາກສະຖານທີ່ເຟຣມ / ບິດທໍາອິດຖືກລະເລີຍ. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

ສາມຂໍ້ຜິດພາດຖືກໃສ່:

• ຂໍ້ຜິດພາດ 1 – ຄວາມຜິດພາດພຽງບິດດຽວຢູ່ທີ່ກອບ 0x12, ບິດ 0x34
• ຂໍ້ຜິດພາດ 2 – ຄວາມຜິດພາດທີ່ບໍ່ສາມາດແກ້ໄຂໄດ້ຢູ່ທີ່ກອບ 0x56, ບິດ 0x78
• ຂໍ້ຜິດພາດ 3 – ຄວາມຜິດພາດສອງເທົ່າທີ່ຕິດກັນຢູ່ທີ່ກອບ 0x9A, ບິດ 0xBC
• ສະຖານທີ່ຫຼັງຈາກຄູ່ 3 ເຟຣມ/ບິດທຳອິດຖືກລະເລີຍ

ການກໍານົດສະຖານທີ່ບິດ CRAM

ໝາຍເຫດ: 

ເມື່ອ Fault Injection Debugger ກວດພົບຂໍ້ຜິດພາດ CRAM EDCRC, Error Message Register (EMR) ປະກອບດ້ວຍໂຣກ, ຈໍານວນກອບ, ສະຖານທີ່ບິດ, ແລະປະເພດຄວາມຜິດພາດ (ດຽວ, ສອງ, ຫຼືຫຼາຍບິດ) ຂອງຄວາມຜິດພາດ CRAM ທີ່ກວດພົບ. ໃນລະຫວ່າງການທົດສອບລະບົບ, ບັນທຶກເນື້ອໃນ EMR ທີ່ລາຍງານໂດຍ Fault Injection Debugger ເມື່ອທ່ານກວດພົບຄວາມຜິດ EDCRC. ດ້ວຍເນື້ອໃນ EMR ທີ່ບັນທຶກໄວ້, ທ່ານສາມາດສະຫນອງກອບແລະຕົວເລກບິດໃຫ້ກັບ Fault Injection Debugger ເພື່ອສະແດງຄວາມຜິດພາດທີ່ບັນທຶກໄວ້ໃນການທົດສອບລະບົບ, ການອອກແບບເພີ່ມເຕີມ, ແລະລັກສະນະການຕອບສະຫນອງຂອງລະບົບກັບຄວາມຜິດພາດນັ້ນ.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
AN 539: ວິທີການທົດສອບ ຫຼືການກວດຫາຄວາມຜິດພາດ ແລະການຟື້ນຟູໂດຍໃຊ້ CRC ໃນອຸປະກອນ Intel FPGA

Advanced Command-Line Options: ASD Regions and Error Type Weighting

ທ່ານສາມາດນໍາໃຊ້ Fault Injection Debugger ການໂຕ້ຕອບເສັ້ນຄໍາສັ່ງເພື່ອສີດຂໍ້ຜິດພາດເຂົ້າໄປໃນພາກພື້ນ ASD ແລະນ້ໍາຫນັກປະເພດຂອງຄວາມຜິດພາດ. ກ່ອນອື່ນ ໝົດ, ທ່ານລະບຸການປະສົມຂອງປະເພດຂໍ້ຜິດພາດ (ບິດດຽວ, ສອງຕົວຕິດກັນ, ແລະຫຼາຍບິດບໍ່ສາມາດແກ້ໄຂໄດ້) ໂດຍໃຊ້ -weight. . . ທາງເລືອກ. ຕົວຢ່າງample, ສໍາລັບການປະສົມຂອງ 50% ຄວາມຜິດພາດດຽວ, 30% ຄວາມຜິດພາດທີ່ຕິດກັນສອງເທົ່າ, ແລະ 20% ຄວາມຜິດພາດຫຼາຍບິດບໍ່ສາມາດແກ້ໄຂໄດ້, ໃຊ້ທາງເລືອກ –weight=50.30.20. ຫຼັງຈາກນັ້ນ, ເພື່ອເປົ້າຫມາຍພາກພື້ນ ASD, ໃຊ້ຕົວເລືອກ -smh ເພື່ອປະກອບມີ SMH file ແລະຊີ້ໃຫ້ເຫັນພາກພື້ນ ASD ເພື່ອເປົ້າຫມາຍ. ຕົວຢ່າງample: $quartus_fid –cable=USB-BlasterII –index “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –number=30

ນີ້ exampຄໍາ​ສັ່ງ​:

• ດໍາເນີນໂຄງການອຸປະກອນແລະ injects ຄວາມຜິດ (pi string)
• ສັກໃສ່ 100% ຄວາມຜິດບິດດຽວ (100.0.0)
• ສັກພຽງແຕ່ເຂົ້າໄປໃນ ASD_REGION 2 (ສະແດງໂດຍ #2)
• ສັກ 30 ຜິດ

Fault Injection IP Core User Guide Archives

ຮຸ່ນ IP Core	ຄູ່ມືຜູ້ໃຊ້
18.0	Fault Injection Intel FPGA IP Core ຄູ່ມືຜູ້ໃຊ້
17.1	ຄູ່ມືຜູ້ໃຊ້ Intel FPGA Fault Injection IP Core
16.1	ຄູ່ມືຜູ້ໃຊ້ຫຼັກຂອງ Altera Fault Injection IP
15.1	ຄູ່ມືຜູ້ໃຊ້ຫຼັກຂອງ Altera Fault Injection IP

ຖ້າສະບັບຫຼັກ IP ບໍ່ໄດ້ລະບຸໄວ້, ຄູ່ມືຜູ້ໃຊ້ສໍາລັບສະບັບຫຼັກ IP ທີ່ຜ່ານມາຖືກນໍາໃຊ້.

ປະຫວັດການດັດແກ້ເອກະສານສໍາລັບ Fault Injection IP Core ຄູ່ມືຜູ້ໃຊ້

ສະບັບເອກະສານ	ລຸ້ນ Intel Quartus Prime	ການປ່ຽນແປງ
2019.07.09	18.1	ອັບເດດ ລາຍລະອຽດຂອງ PIN Injection IP ທີ່ຜິດພາດ ຫົວຂໍ້ເພື່ອຊີ້ແຈງສັນຍານ Reset, error_injected, ແລະ error_scrubbed signals.
2018.05.16	18.0	• ເພີ່ມຫົວຂໍ້ຕໍ່ໄປນີ້ຈາກ Intel Quartus Prime Pro Edition Handbook: —   ການກໍານົດພື້ນທີ່ສີດຜິດ ແລະຫົວຂໍ້ຍ່ອຍ. —   ການນໍາໃຊ້ Fault Injection Debugger ແລະຫົວຂໍ້ຍ່ອຍ. —   ການໂຕ້ຕອບເສັ້ນຄໍາສັ່ງ ແລະຫົວຂໍ້ຍ່ອຍ. • ປ່ຽນຊື່ Intel FPGA Fault Injection Core IP ເປັນ Fault Injection Intel FPGA IP.

ວັນທີ	ຮຸ່ນ	ການປ່ຽນແປງ
2017.11.06	17.1	• Rebranded ເປັນ Intel. • ເພີ່ມການຮອງຮັບອຸປະກອນ Intel Cyclone 10 GX.
2016.10.31	16.1	ອັບເດດການຮອງຮັບອຸປະກອນ.
2015.12.15	15.1	• ປ່ຽນ Quartus II ເປັນຊອບແວ Quartus Prime. • ແກ້ໄຂການເຊື່ອມຕໍ່ທີ່ກ່ຽວຂ້ອງກັບການອ້າງອີງຕົນເອງ.
2015.05.04	15.0	ການປ່ອຍຕົວໃນເບື້ອງຕົ້ນ.

 

ເອກະສານ / ຊັບພະຍາກອນ

intel UG-01173 Fault Injection FPGA IP Core [pdf] ຄູ່ມືຜູ້ໃຊ້ UG-01173 Fault Injection FPGA IP Core, UG-01173, Fault Injection FPGA IP Core, Injection c, Injection FPGA IP Core

ເອກະສານອ້າງອີງ

• ຄູ່ມືຜູ້ໃຊ້