intel UG-01173 Injeksi Kesalahan FPGA IP Core
Injeksi Kesalahan Panduan Pengguna Intel® FPGA IP Core
Fault Injection Intel® FPGA IP core menyuntikkan kesalahan ke dalam konfigurasi RAM (CRAM) perangkat FPGA. Prosedur ini mensimulasikan kesalahan ringan yang dapat terjadi selama operasi normal akibat gangguan peristiwa tunggal (SEU). SEU adalah peristiwa langka dan karenanya sulit untuk diuji. Setelah Anda menginisiasi inti Fault Injection IP ke dalam desain dan mengonfigurasi perangkat, Anda dapat menggunakan alat Intel Quartus® Prime Fault Injection Debugger untuk memicu kesalahan yang disengaja dalam FPGA untuk menguji respons sistem terhadap kesalahan ini.
Informasi Terkait
- Kekesalan Acara Tunggal
- AN 737: Deteksi dan Pemulihan SEU di Perangkat Intel Arria 10
Fitur
- Memungkinkan Anda mengevaluasi respons sistem untuk mengurangi interupsi fungsional peristiwa tunggal (SEFI).
- Memungkinkan Anda untuk melakukan karakterisasi SEFI secara internal, menghilangkan kebutuhan untuk seluruh pengujian berkas sistem. Sebagai gantinya, Anda dapat membatasi pengujian pancaran ke kegagalan dalam waktu (FIT)/pengukuran Mb di tingkat perangkat.
- Skalakan tarif FIT sesuai dengan karakterisasi SEFI yang relevan dengan arsitektur desain Anda. Anda dapat mendistribusikan injeksi kesalahan secara acak ke seluruh perangkat, atau membatasinya ke area fungsional tertentu untuk mempercepat pengujian.
- Optimalkan desain Anda untuk mengurangi gangguan yang disebabkan oleh gangguan peristiwa tunggal (SEU).
Dukungan Perangkat
Inti Fault Injection IP mendukung perangkat keluarga Intel Arria® 10, Intel Cyclone® 10 GX dan Stratix® V. Keluarga Cyclone V mendukung Fault Injection pada perangkat dengan akhiran -SC dalam kode pemesanan. Hubungi perwakilan penjualan lokal Anda untuk informasi pemesanan perangkat -SC suffix Cyclone V.
Pemanfaatan Sumber Daya dan Kinerja
Perangkat lunak Intel Quartus Prime menghasilkan perkiraan sumber daya berikut untuk FPGA Stratix V A7. Hasil untuk perangkat lain serupa.
Perusahaan Intel. Seluruh hak cipta. Intel, logo Intel, dan merek Intel lainnya adalah merek dagang dari Intel Corporation atau anak perusahaannya. Intel menjamin kinerja produk FPGA dan semikonduktornya dengan spesifikasi terkini sesuai dengan garansi standar Intel, tetapi berhak untuk membuat perubahan pada produk dan layanan apa pun kapan saja tanpa pemberitahuan. Intel tidak bertanggung jawab atau berkewajiban yang timbul dari aplikasi atau penggunaan informasi, produk, atau layanan apa pun yang dijelaskan di sini kecuali secara tegas disetujui secara tertulis oleh Intel. Pelanggan Intel disarankan untuk mendapatkan spesifikasi perangkat versi terbaru sebelum mengandalkan informasi yang dipublikasikan dan sebelum melakukan pemesanan produk atau layanan. *Nama dan merek lain dapat diklaim sebagai milik orang lain.
Fault Injection IP Core FPGA Kinerja dan Pemanfaatan Sumber Daya
| Perangkat | Sedekah | Register Logika | M20K | |
| Utama | Sekunder | |||
| Stratix V A7 | 3,821 | 5,179 | 0 | 0 |
Penginstalan perangkat lunak Intel Quartus Prime mencakup pustaka Intel FPGA IP. Pustaka ini menyediakan banyak inti IP yang berguna untuk penggunaan produksi Anda tanpa memerlukan lisensi tambahan. Beberapa inti Intel FPGA IP memerlukan pembelian lisensi terpisah untuk penggunaan produksi. Mode Evaluasi Intel FPGA IP memungkinkan Anda untuk mengevaluasi inti IP Intel FPGA berlisensi ini dalam simulasi dan perangkat keras, sebelum memutuskan untuk membeli lisensi inti IP produksi penuh. Anda hanya perlu membeli lisensi produksi penuh untuk inti IP Intel berlisensi setelah Anda menyelesaikan pengujian perangkat keras dan siap menggunakan IP dalam produksi. Perangkat lunak Intel Quartus Prime menginstal inti IP di lokasi berikut secara default:
Jalur Instalasi Inti IP
Lokasi Instalasi Inti IP
| Lokasi | Perangkat lunak | Platform |
| :\intelFPGA_pro\quartus\ip\altera | Edisi Intel Quartus Prime Pro | Jendela* |
| :\intelFPGA\quartus\ip\altera | Intel Quartus Edisi Standar Perdana | Jendela |
| :/intelFPGA_pro/quartus/ip/altera | Edisi Intel Quartus Prime Pro | Linux * |
| :/intelFPGA/quartus/ip/altera | Intel Quartus Edisi Standar Perdana | Bahasa Indonesia: Sistem Operasi Linux |
Catatan: Perangkat lunak Intel Quartus Prime tidak mendukung ruang di jalur penginstalan.
Menyesuaikan dan Menghasilkan Inti IP
Anda dapat menyesuaikan inti IP untuk mendukung berbagai macam aplikasi. Katalog Intel Quartus Prime IP dan editor parameter memungkinkan Anda dengan cepat memilih dan mengonfigurasi port inti IP, fitur, dan keluaran files.
Katalog IP dan Editor Parameter
Katalog IP menampilkan inti IP yang tersedia untuk proyek Anda, termasuk IP Intel FPGA dan IP lain yang Anda tambahkan ke jalur pencarian Katalog IP.. Gunakan fitur Katalog IP berikut untuk menemukan dan menyesuaikan inti IP:
- Filter Katalog IP untuk Menampilkan IP untuk keluarga perangkat aktif atau Tampilkan IP untuk semua keluarga perangkat. Jika Anda tidak memiliki proyek yang terbuka, pilih Keluarga Perangkat di Katalog IP.
- Ketik di bidang Pencarian untuk menemukan nama inti IP penuh atau sebagian di Katalog IP.
- Klik kanan nama inti IP di Katalog IP untuk menampilkan detail tentang perangkat yang didukung, untuk membuka folder instalasi inti IP, dan untuk tautan ke dokumentasi IP.
- Klik Pencarian untuk Partner IP to access partner IP information on the web.
Editor parameter meminta Anda untuk menentukan nama variasi IP, port opsional, dan output file pilihan generasi Editor parameter menghasilkan IP Intel Quartus Prime tingkat atas file (.ip) untuk variasi IP dalam proyek Intel Quartus Prime Pro Edition. Editor parameter menghasilkan IP Quartus tingkat atas file (.qip) untuk variasi IP dalam proyek Intel Quartus Prime Standard Edition. Ini files mewakili variasi IP dalam proyek, dan menyimpan informasi parameterisasi.
Editor Parameter IP (Intel Quartus Prime Standard Edition)
Keluaran Generasi Inti IP (Intel Quartus Prime Pro Edition)
Perangkat lunak Intel Quartus Prime menghasilkan output berikut file struktur untuk masing-masing inti IP yang bukan bagian dari sistem Perancang Platform.
Keluaran Generasi Inti IP Individu (Intel Quartus Prime Pro Edition)
- Jika didukung dan diaktifkan untuk variasi inti IP Anda.
Keluaran Files dari Intel FPGA IP Generation
| File Nama | Keterangan |
| <ip_Anda>.ip | Variasi IP tingkat atas file yang berisi parameterisasi inti IP dalam proyek Anda. Jika variasi IP merupakan bagian dari sistem Perancang Platform, editor parameter juga menghasilkan .qsys file. |
| <ip_Anda>.cmp | Deklarasi Komponen VHDL (.cmp) file adalah sebuah teks file yang berisi definisi generik dan port lokal yang Anda gunakan dalam desain VHDL files. |
| <ip_Anda>_generasi.rpt | Log pembuatan IP atau Platform Designer file. Menampilkan ringkasan pesan selama pembuatan IP. |
| lanjutan… | |
| File Nama | Keterangan |
| <ip_Anda>.qgsimc (khusus sistem Perancang Platform) | Caching simulasi file yang membandingkan .qsys dan .ip files dengan parameterisasi sistem Perancang Platform dan inti IP saat ini. Perbandingan ini menentukan apakah Perancang Platform dapat melewati regenerasi HDL. |
| <ip_Anda>.qgsynth (hanya sistem Perancang Platform) | Caching sintesis file yang membandingkan .qsys dan .ip files dengan parameterisasi sistem Perancang Platform dan inti IP saat ini. Perbandingan ini menentukan apakah Perancang Platform dapat melewati regenerasi HDL. |
| <ip_Anda>.qip | Berisi semua informasi untuk mengintegrasikan dan mengkompilasi komponen IP. |
| <ip_Anda>.csv | Berisi informasi tentang status upgrade komponen IP. |
| .bsf | Sebuah representasi simbol dari variasi IP untuk digunakan dalam Diagram Blok Files (.bdf). |
| <ip_Anda>.spd | Masukan file yang diperlukan ip-make-simscript untuk menghasilkan skrip simulasi. .spd file berisi daftar fileyang Anda hasilkan untuk simulasi, bersama dengan informasi tentang memori yang Anda inisialisasi. |
| <ip_Anda>.ppf | Perencana Pin File (.ppf) menyimpan penetapan port dan node untuk komponen IP yang Anda buat untuk digunakan dengan Pin Planner. |
| <ip_Anda>_bb.v | Gunakan kotak hitam Verilog (_bb.v) file sebagai deklarasi modul kosong untuk digunakan sebagai kotak hitam. |
| <ip_Anda>_inst.v atau _inst.vhd | mantan hdlample template instantiasi. Salin dan tempel konten ini file ke dalam HDL Anda file untuk menginstansiasi variasi IP. |
| <ip_Anda>.regmap | Jika IP berisi informasi register, perangkat lunak Intel Quartus Prime akan membuat .regmap file. .regmap file menjelaskan informasi peta register dari antarmuka master dan slave. Ini file melengkapi
.sopcinfo file dengan memberikan informasi register yang lebih rinci tentang sistem. Ini file mengaktifkan tampilan register views dan statistik yang dapat disesuaikan pengguna di Konsol Sistem. |
| <ip_Anda>.svd | Mengizinkan alat Debug Sistem HPS untuk view peta register periferal yang terhubung ke HPS dalam sistem Perancang Platform.
Selama sintesis, perangkat lunak Intel Quartus Prime menyimpan .svd files untuk antarmuka budak yang terlihat oleh master Konsol Sistem di .sof file dalam sesi debug. Konsol Sistem membaca bagian ini, yang diminta Perancang Platform untuk informasi peta pendaftaran. Untuk budak sistem, Perancang Platform mengakses register berdasarkan nama. |
| <ip_Anda>.v
<ip_Anda>.vhd |
HDL files yang memberi contoh setiap submodul atau inti IP anak untuk sintesis atau simulasi. |
| pembimbing/ | Berisi skrip msim_setup.tcl untuk menyiapkan dan menjalankan simulasi. |
| aldek/ | Berisi skrip rivierapro_setup.tcl untuk menyiapkan dan menjalankan simulasi. |
| /sinopsis/vcs
/sinopsis/vcsmx |
Berisi skrip shell vcs_setup.sh untuk menyiapkan dan menjalankan simulasi.
Berisi skrip shell vcsmx_setup.sh dan synopsys_sim.setup file untuk mengatur dan menjalankan simulasi. |
| /irama | Berisi skrip shell ncsim_setup.sh dan pengaturan lainnya files untuk menyiapkan dan menjalankan simulasi. |
| /xcelium | Berisi skrip shell simulator Paralel xcelium_setup.sh dan pengaturan lainnya files untuk menyiapkan dan menjalankan simulasi. |
| /submodul | Mengandung HDL files untuk submodul inti IP. |
| <submodul IP>/ | Perancang Platform menghasilkan sub-direktori /synth dan /sim untuk setiap direktori submodule IP yang dihasilkan oleh Perancang Platform. |
Deskripsi Fungsional
Dengan inti Fault Injection IP, desainer dapat melakukan karakterisasi SEFI secara internal, menskalakan tingkat FIT sesuai dengan karakterisasi SEFI, dan mengoptimalkan desain untuk mengurangi efek SEU.
Mitigasi Kesal Peristiwa Tunggal
Sirkuit terpadu dan perangkat logika yang dapat diprogram seperti FPGA rentan terhadap SEU. SEU adalah peristiwa acak dan tidak merusak, yang disebabkan oleh dua sumber utama: partikel alfa dan neutron dari sinar kosmik. Radiasi dapat menyebabkan register logika, bit memori tersemat, atau bit RAM konfigurasi (CRAM) membalik statusnya, sehingga menyebabkan pengoperasian perangkat yang tidak terduga. Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V dan perangkat yang lebih baru memiliki kemampuan CRAM berikut:
- Pemeriksaan Redundansi Siklus Deteksi Kesalahan (EDCRC)
- Koreksi otomatis CRAM yang bermasalah (scrubbing)
- Kemampuan untuk membuat kondisi CRAM yang kacau (injeksi kesalahan)
Untuk informasi selengkapnya tentang mitigasi SEU di perangkat Intel FPGA, lihat bab Mitigasi SEU di masing-masing buku pegangan perangkat.
Deskripsi Pin IP Injeksi Kesalahan
Inti Fault Injection IP mencakup pin I/O berikut.
Pin I/O Inti Injeksi Kesalahan
| Nama Pin | Arah Pin | Deskripsi Pin |
| crcerror_pin | masukan | Masukan dari Pesan Kesalahan Register Unloader Intel FPGA IP (EMR Unloader IP). Sinyal ini dinyatakan saat kesalahan CRC terdeteksi oleh EDCRC perangkat. |
| emr_data | masukan | Isi Error Message Register (EMR). Lihat buku pegangan perangkat yang sesuai untuk bidang EMR.
Input ini sesuai dengan sinyal antarmuka data Avalon Streaming. |
| emr_valid | masukan | Menunjukkan input emr_data berisi data yang valid. Ini adalah sinyal antarmuka Avalon Streaming yang valid. |
| Mengatur ulang | masukan | Input reset modul. Reset sepenuhnya dikendalikan oleh Fault Injection Debugger. |
| error_injected | keluaran | Menunjukkan kesalahan disuntikkan ke dalam CRAM seperti yang diperintahkan melalui JTAG antarmuka. Lamanya waktu yang ditegaskan sinyal ini bergantung pada pengaturan JTAG TCK dan kontrol sinyal blok. Biasanya, waktunya sekitar 20 siklus jam dari sinyal TCK. |
| error_scrubbed | keluaran | Menunjukkan penggosokan perangkat selesai seperti yang diperintahkan melalui JTAG antarmuka. Lamanya waktu yang ditegaskan sinyal ini bergantung pada pengaturan JTAG TCK dan kontrol sinyal blok. Biasanya, waktunya sekitar 20 siklus jam dari sinyal TCK. |
| ke dalam | keluaran | Keluaran opsional. IP Fault Injection menggunakan jam ini, misalnyaampfile, untuk mencatat blok EMR_unloader. |
Diagram Pin IP Injeksi Kesalahan
Menggunakan Fault Injection Debugger dan Fault Injection IP Core
Fault Injection Debugger bekerja sama dengan inti Fault Injection IP. Pertama, Anda membuat contoh inti IP dalam desain, kompilasi, dan unduh konfigurasi yang dihasilkan file ke dalam perangkat Anda. Kemudian, Anda menjalankan Fault Injection Debugger dari dalam perangkat lunak Intel Quartus Prime atau dari baris perintah untuk mensimulasikan kesalahan ringan.
- Fault Injection Debugger memungkinkan Anda mengoperasikan eksperimen injeksi kesalahan secara interaktif atau dengan perintah batch, dan memungkinkan Anda menentukan area logis dalam desain Anda untuk injeksi kesalahan.
- Antarmuka baris perintah berguna untuk menjalankan debugger melalui skrip.
Catatan
Fault Injection Debugger berkomunikasi dengan inti Fault Injection IP melalui JTAG antarmuka. Fault Injection IP menerima perintah dari JTAG antarmuka dan melaporkan status kembali melalui JTAG antarmuka. Inti Fault Injection IP diimplementasikan dalam logika lunak di perangkat Anda; oleh karena itu, Anda harus memperhitungkan penggunaan logika ini dalam desain Anda. Salah satu metodologinya adalah mengkarakterisasi respons desain Anda terhadap SEU di lab, lalu menghilangkan inti IP dari desain akhir yang diterapkan.
Anda menggunakan inti IP Fault Injection dengan inti IP berikut:
- Pesan Kesalahan Register Unloader IP core, yang membaca dan menyimpan data dari sirkuit deteksi kesalahan yang diperkeras di perangkat Intel FPGA.
- (Opsional) Deteksi SEU Lanjutan Intel FPGA IP core, yang membandingkan lokasi kesalahan bit tunggal dengan peta sensitivitas selama pengoperasian perangkat untuk menentukan apakah kesalahan ringan memengaruhinya.
Debugger Injeksi Kesalahan Berakhirview Diagram Blok
Catatan:
-
Fault Injection IP membalik bit dari logika yang ditargetkan.
-
Fault Injection Debugger dan Advanced SEU Detection IP menggunakan instance EMR Unloader yang sama.
-
Inti IP Deteksi SEU Lanjutan bersifat opsional.
Informasi Terkait
- Tentang SMH Fileada di halaman 13
- Tentang EMR Unloader IP Core di halaman 10
- Tentang Inti IP Deteksi SEU Lanjutan di halaman 11
Instansiasi Inti IP Injeksi Fault
CATATAN
Inti Fault Injection IP tidak mengharuskan Anda mengatur parameter apa pun. Untuk menggunakan inti IP, buat instans IP baru, sertakan dalam sistem Perancang Platform (Standar) Anda, dan sambungkan sinyal sebagaimana mestinya. Anda harus menggunakan inti Fault Injection IP dengan inti IP EMR Unloader. Inti Fault Injection dan EMR Unloader IP tersedia di Perancang Platform dan Katalog IP. Opsional, Anda dapat instantiate langsung ke desain RTL Anda, menggunakan Verilog HDL, SystemVerilog, atau VHDL.
Tentang Inti IP Unloader EMR
Inti IP Unloader EMR menyediakan antarmuka ke EMR, yang diperbarui terus-menerus oleh EDCRC perangkat yang memeriksa CRAM bit CRC perangkat untuk kesalahan ringan.
Example Platform Designer System Termasuk Fault Injection IP Core dan EMR Unloader IP Core
Example Fault Injection IP Core dan EMR Unloader IP Core Block Diagram
Informasi Terkait
Pesan Kesalahan Daftar Pembongkar Panduan Pengguna Intel FPGA IP Core
Tentang Inti IP Deteksi SEU Tingkat Lanjut
Gunakan inti IP Advanced SEU Detection (ASD) ketika toleransi SEU menjadi perhatian desain. Anda harus menggunakan inti IP Unloader EMR dengan inti IP ASD. Oleh karena itu, jika Anda menggunakan ASD IP dan Fault Injection IP dalam desain yang sama, keduanya harus berbagi keluaran EMR Unloader melalui komponen pembagi Avalon®-ST. Gambar berikut menunjukkan sistem Perancang Platform di mana pembagi Avalon-ST mendistribusikan konten EMR ke inti ASD dan Fault Injection IP.
Menggunakan ASD dan Fault Injection IP dalam Sistem Perancang Platform yang Sama
Informasi Terkait
Panduan Pengguna Intel FPGA IP Core Deteksi SEU Tingkat Lanjut
Mendefinisikan Area Injeksi Kesalahan
Anda dapat menentukan wilayah spesifik FPGA untuk injeksi kesalahan menggunakan Header Peta Sensitivitas (.smh) file. SMH file menyimpan koordinat bit CRAM perangkat, wilayah yang ditetapkan (Wilayah ASD), dan kekritisan. Selama proses desain Anda menggunakan hierarki tagging untuk membuat daerah. Kemudian, selama kompilasi, Intel Quartus Prime Assembler membuat SMH file. Debugger Injeksi Fault membatasi injeksi kesalahan ke wilayah perangkat tertentu yang Anda tetapkan di SMH file.
Melakukan Hirarki Tagging
Anda menentukan wilayah FPGA untuk pengujian dengan menetapkan Wilayah ASD ke lokasi. Anda dapat menentukan nilai Wilayah ASD untuk setiap bagian dari hierarki desain Anda menggunakan Jendela Partisi Desain.
- Pilih Tugas ➤ Desain Jendela Partisi.
- Klik kanan di mana saja di baris header dan aktifkan Wilayah ASD untuk menampilkan kolom Wilayah ASD (jika belum ditampilkan).
- Masukkan nilai dari 0 hingga 16 untuk setiap partisi untuk menetapkannya ke Wilayah ASD tertentu.
- Wilayah ASD 0 dicadangkan untuk bagian perangkat yang tidak digunakan. Anda dapat menetapkan partisi ke wilayah ini untuk menentukannya sebagai tidak penting..
- Wilayah ASD 1 adalah wilayah default. Semua bagian perangkat yang digunakan ditetapkan ke wilayah ini kecuali Anda secara eksplisit mengubah penetapan Wilayah ASD.
Tentang SMH Files
SMH file berisi informasi berikut ini:
- Jika Anda tidak menggunakan hierarki tagging (yaitu, desain tidak memiliki penetapan Wilayah ASD yang eksplisit dalam hierarki desain), SMH file mencantumkan setiap bit CRAM dan menunjukkan apakah itu sensitif untuk desain.
- Jika Anda telah melakukan hirarki tagging dan mengubah penetapan Wilayah ASD default, SMH file mencantumkan setiap bit CRAM dan diberi wilayah ASD.
Debugger Injeksi Fault dapat membatasi injeksi ke satu atau beberapa wilayah tertentu. Untuk mengarahkan Assembler untuk menghasilkan SMH file:
- Pilih Assignments ➤ Device ➤ Device and Pin Options ➤ Error Detection CRC.
- Aktifkan peta sensitivitas Hasilkan SEU file opsi (.smh).
Menggunakan Debugger Injeksi Kesalahan
CATATAN
Untuk menggunakan Fault Injection Debugger, Anda terhubung ke perangkat Anda melalui JTAG antarmuka. Kemudian, konfigurasikan perangkat dan lakukan injeksi kesalahan. Untuk meluncurkan Fault Injection Debugger, pilih Tools ➤ Fault Injection Debugger di perangkat lunak Intel Quartus Prime. Mengonfigurasi atau memprogram perangkat serupa dengan prosedur yang digunakan untuk Programmer atau Signal Tap Logic Analyzer.
Debugger Injeksi Kesalahan
Untuk mengonfigurasi JTAG rantai:
- Klik Pengaturan Perangkat Keras. Alat ini menampilkan perangkat keras pemrograman yang terhubung ke komputer Anda.
- Pilih perangkat keras pemrograman yang ingin Anda gunakan.
- Klik Tutup.
- Klik Deteksi Otomatis, yang mengisi rantai perangkat dengan perangkat yang dapat diprogram yang ditemukan di JTAG rantai.
Informasi Terkait
Fitur Injeksi Kesalahan Bertarget pada halaman 21
Persyaratan Perangkat Keras dan Perangkat Lunak
Perangkat keras dan perangkat lunak berikut diperlukan untuk menggunakan Fault Injection Debugger:
- Baris FEATURE di lisensi Intel FPGA Anda yang mengaktifkan inti Fault Injection IP. Untuk informasi selengkapnya, hubungi perwakilan penjualan Intel FPGA setempat.
- Unduh kabel (Kabel Unduhan Intel FPGA, Kabel Unduhan Intel FPGA II, , atau II).
- Kit pengembangan Intel FPGA atau papan yang dirancang pengguna dengan JTAG koneksi ke perangkat yang diuji.
- (Opsional) baris FEATURE di lisensi Intel FPGA Anda yang mengaktifkan inti IP Deteksi SEU Tingkat Lanjut.
Mengonfigurasi Perangkat Anda dan Debugger Injeksi Kesalahan
Fault Injection Debugger menggunakan .sof dan (opsional) Header Peta Sensitivitas (.smh) file. Objek Perangkat Lunak File (.sof) mengkonfigurasi FPGA. .smh file mendefinisikan sensitivitas bit CRAM di perangkat. Jika Anda tidak memberikan .smh file, Fault Injection Debugger menyuntikkan kesalahan secara acak di seluruh bit CRAM. Untuk menentukan .sof:
- Pilih FPGA yang ingin Anda konfigurasikan di kotak Device chain.
- Klik Pilih File.
- Arahkan ke .sof dan klik OK. The Fault Injection Debugger membaca .sof.
- (Opsional) Pilih SMH file.
Jika Anda tidak menentukan SMH file, Fault Injection Debugger menyuntikkan kesalahan secara acak di seluruh perangkat. Jika Anda menentukan SMH file, Anda dapat membatasi suntikan ke area yang digunakan di perangkat Anda.- Klik kanan perangkat di kotak Rangkaian perangkat, lalu klik Pilih SMH File.
- Pilih SMH Anda file.
- Klik OK.
- Aktifkan Program/Konfigurasi.
- Klik Mulai.
Fault Injection Debugger mengonfigurasi perangkat menggunakan .sof.
Menu Konteks untuk Memilih SMH File
Daerah Pembatasan untuk Fault Injection
Setelah memuat SMH file, Anda dapat mengarahkan Debugger Injeksi Fault untuk beroperasi hanya di wilayah ASD tertentu. Untuk menentukan wilayah ASD untuk menginjeksi kesalahan:
- Klik kanan FPGA di kotak rantai Perangkat, dan klik Tampilkan Peta Sensitivitas Perangkat.
- Pilih wilayah ASD untuk injeksi kesalahan.
Peta Sensitivitas Perangkat Viewer
Menentukan Jenis Kesalahan
Anda dapat menentukan berbagai jenis kesalahan untuk injeksi.
- Kesalahan tunggal (SE)
- Kesalahan berdekatan ganda (DAE)
- Kesalahan multi-bit yang tidak dapat diperbaiki (EMBE)
Perangkat Intel FPGA dapat memperbaiki sendiri kesalahan yang berdekatan dan tunggal jika fitur scrubbing diaktifkan. Perangkat Intel FPGA tidak dapat memperbaiki kesalahan multi-bit. Lihat bab tentang mitigasi SEU untuk informasi selengkapnya tentang men-debug kesalahan ini. Anda dapat menentukan campuran kesalahan yang akan diinjeksi dan interval waktu injeksi. Untuk menentukan interval waktu injeksi:
- Di Fault Injection Debugger, pilih Tools ➤ Options.
- Seret pengontrol merah ke campuran kesalahan. Alternatifnya, Anda dapat menentukan campuran secara numerik.
- Tentukan waktu interval Injeksi.
- Klik OK.
Gambar 12. Menentukan Campuran Jenis Sesar SEU
Informasi Terkait Mengurangi Kekesalan Peristiwa Tunggal
Kesalahan Injeksi
Anda dapat menyuntikkan kesalahan dalam beberapa mode:
- Suntikkan satu kesalahan pada perintah
- Suntikkan banyak kesalahan pada perintah
- Menyuntikkan kesalahan sampai diperintahkan untuk berhenti
Untuk menyuntikkan kesalahan ini:
- Aktifkan opsi Inject Fault.
- Pilih apakah Anda ingin menjalankan injeksi kesalahan untuk sejumlah iterasi atau sampai berhenti:
- Jika Anda memilih untuk menjalankan hingga berhenti, Fault Injection Debugger menyuntikkan kesalahan pada interval yang ditentukan di kotak dialog Alat ➤ Opsi.
- Jika Anda ingin menjalankan injeksi kesalahan untuk jumlah iterasi tertentu, masukkan nomornya.
- Klik Mulai.
Catatan: Debugger Injeksi Fault berjalan untuk jumlah iterasi yang ditentukan atau hingga berhenti. Jendela Intel Quartus Prime Messages menampilkan pesan tentang kesalahan yang disuntikkan. Untuk informasi tambahan tentang kesalahan yang disuntikkan, klik Baca EMR. Fault Injection Debugger membaca EMR perangkat dan menampilkan konten di jendela Pesan.
Injeksi Kesalahan Intel Quartus Prime dan Pesan Konten EMR
Kesalahan Perekaman
Anda dapat merekam lokasi kesalahan yang dimasukkan dengan mencatat parameter yang dilaporkan di jendela Intel Quartus Prime Messages. Jika, misalnyaample, kesalahan yang disuntikkan menghasilkan perilaku yang ingin Anda putar ulang, Anda dapat menargetkan lokasi itu untuk injeksi. Anda melakukan injeksi bertarget menggunakan antarmuka baris perintah Fault Injection Debugger.
Menghapus Kesalahan yang Disuntikkan
Untuk mengembalikan fungsi normal FPGA, klik Scrub. Saat Anda menggosok kesalahan, fungsi EDCRC perangkat digunakan untuk memperbaiki kesalahan. Mekanisme scrub mirip dengan yang digunakan selama pengoperasian perangkat.
Antarmuka Baris Perintah
Anda dapat menjalankan Fault Injection Debugger pada baris perintah dengan executable quartus_fid, yang berguna jika Anda ingin melakukan injeksi kesalahan dari skrip.
Tabel 5. Argumen baris perintah untuk Fault Injection
| Argumen Singkat | Argumen Panjang | Keterangan |
| c | kabel | Tentukan perangkat keras atau kabel pemrograman. (Diperlukan) |
| i | indeks | Tentukan perangkat aktif untuk menyuntikkan kesalahan. (Diperlukan) |
| n | nomor | Tentukan jumlah kesalahan untuk disuntikkan. Nilai standarnya adalah
1. (Opsional) |
| t | waktu | Interval waktu antara injeksi. (Opsional) |
Catatan: Gunakan quartus_fid –help untuk view semua pilihan yang tersedia. Kode berikut menyediakan exampfile menggunakan antarmuka baris perintah Fault Injection Debugger.
###############################################
- # Temukan kabel USB mana yang tersedia untuk instans ini
- # Hasilnya menunjukkan bahwa satu kabel tersedia, bernama "USB-Blaster" #
- $ quartus_fid –daftar. . .
- Info: Perintah: quartus_fid –daftar
- USB-Blaster pada sj-sng-z4 [USB-0] Info: Intel Quartus Prime 64-Bit Fault Injection Debugger berhasil. 0 kesalahan, 0 peringatan
- ############################################## #
- # Temukan perangkat mana yang tersedia di kabel USB-Blaster
- # Hasilnya menunjukkan dua perangkat: Stratix V A7, dan MAX V CPLD. #
- $ quartus_fid –kabel USB-Blaster -a
- Info: Perintah: quartus_fid –cable=USB-Blaster -a
- Info (208809): Menggunakan kabel pemrograman “USB-Blaster on sj-sng-z4 [USB-0]”
- USB-Blaster di sj-sng-z4 [USB-0]
- 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
- 020A40DD 5M2210Z/EPM2210
- Info: Intel Quartus Prime 64-Bit Fault Injection Debugger berhasil.
- 0 kesalahan, 0 peringatan
- ############################################## #
- # Program perangkat Stratix V
- # Opsi –index menentukan operasi yang dilakukan pada perangkat yang terhubung.
- # “=svgx.sof” mengaitkan .sof file dengan perangkat
- # “#p” berarti memprogram perangkat #
- $ quartus_fid –kabel USB-Blaster –indeks “@1=svgx.sof#p” . . .
- Info (209016): Mengonfigurasi indeks perangkat 1
- Info (209017): Perangkat 1 berisi JTAG Kode ID 0x029030DD
- Info (209007): Konfigurasi berhasil — 1 perangkat terkonfigurasi
- Info (209011): Operasi yang berhasil dilakukan
- Info (208551): Tanda tangan program ke perangkat 1.
- Info: Intel Quartus Prime 64-Bit Fault Injection Debugger berhasil.
- 0 kesalahan, 0 peringatan
- ############################################## #
- # Menyuntikkan kesalahan ke dalam perangkat.
- # Operator #i menunjukkan untuk menyuntikkan kesalahan
- # -n 3 menunjukkan untuk menyuntikkan 3 kesalahan #
- $ quartus_fid –kabel USB-Blaster –indeks “@1=svgx.sof#i” -n 3
- Info: Perintah: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
- Info (208809): Menggunakan kabel pemrograman “USB-Blaster on sj-sng-z4 [USB-0]”
- Info (208521): Memasukkan 3 kesalahan ke dalam perangkat
- Info: Intel Quartus Prime 64-Bit Fault Injection Debugger berhasil.
- 0 kesalahan, 0 peringatan
- ############################################## #
- # Mode Interaktif.
- # Menggunakan operasi #i dengan -n 0 menempatkan debugger ke mode interaktif.
- # Perhatikan bahwa 3 kesalahan disuntikkan pada sesi sebelumnya;
- # "E" membaca kesalahan yang saat ini ada di inti IP EMR Unloader. #
- $ quartus_fid –kabel USB-Blaster –indeks “@1=svgx.sof#i” -n 0
- Info: Perintah: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
- Info (208809): Menggunakan kabel pemrograman “USB-Blaster on sj-sng-z4 [USB-0]”
- Memasuki :
- 'F' untuk menyuntikkan kesalahan
- 'E' untuk membaca EMR
- 'S' untuk menghapus kesalahan
- 'Q' untuk berhenti E
- Info (208540): Membaca array EMR
- Info (208544): 3 kesalahan bingkai terdeteksi di perangkat 1.
- Info (208545): Kesalahan #1: Kesalahan tunggal dalam bingkai 0x1028 pada bit 0x21EA.
- Info (10914): Kesalahan #2: Kesalahan multi-bit yang tidak dapat diperbaiki dalam bingkai 0x1116.
- Info (208545): Kesalahan #3: Kesalahan tunggal dalam bingkai 0x1848 pada bit 0x128C.
- 'F' untuk menyuntikkan kesalahan
- 'E' untuk membaca EMR
- 'S' untuk menghapus kesalahan
- 'Q' untuk keluar dari Q
- Informasi: Intel Quartus Prime 64-Bit Fault Injection Debugger berhasil. 0 kesalahan, 0 peringatan
- Informasi: Memori virtual puncak: 1522 megabita
- Informasi: Pemrosesan berakhir: Sen 3 Nov 18:50:00 2014
- Informasi: Waktu berlalu: 00:00:29
- Informasi: Total waktu CPU (pada semua prosesor): 00:00:13
Fitur Injeksi Kesalahan Bertarget
Catatan
Fault Injection Debugger menyuntikkan kesalahan ke FPGA secara acak. Namun, fitur Targeted Fault Injection memungkinkan Anda menyuntikkan kesalahan ke lokasi yang ditargetkan di CRAM. Operasi ini mungkin berguna, misalnyaample, jika Anda mencatat peristiwa SEU dan ingin menguji FPGA atau respons sistem terhadap peristiwa yang sama setelah memodifikasi strategi pemulihan. Fitur Targeted Fault Injection hanya tersedia dari antarmuka baris perintah. Anda dapat menentukan bahwa kesalahan disuntikkan dari baris perintah atau dalam mode prompt. Informasi Terkait
SEBUAH 539: Metodologi Uji atau Deteksi Kesalahan dan Pemulihan menggunakan CRC di Perangkat Intel FPGA
Menentukan Daftar Kesalahan Dari Baris Perintah
Fitur Targeted Fault Injection memungkinkan Anda menentukan daftar kesalahan dari baris perintah, seperti yang ditunjukkan pada contoh berikutample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ Di mana: c 1 menunjukkan bahwa FPGA dikontrol oleh kabel pertama di komputer Anda. i “@1= six.sof#i ” menunjukkan bahwa perangkat pertama dalam rantai dimuat dengan objek file svgx.sof dan akan disuntik dengan kesalahan. n 2 menunjukkan bahwa dua kesalahan akan disuntikkan. user=”@1= 0x2274 0x05EF 0x2264 0x0500” adalah daftar kesalahan yang ditentukan pengguna untuk diinjeksi. Di mantan iniample, perangkat 1 memiliki dua kesalahan: pada bingkai 0x2274, bit 0x05EF dan pada bingkai 0x2264, bit 0x0500.
Menentukan Daftar Kesalahan Dari Mode Prompt
Anda dapat mengoperasikan fitur Targeted Fault Injection secara interaktif dengan menetapkan jumlah kesalahan menjadi 0 (-n 0). Fault Injection Debugger menampilkan perintah mode cepat dan deskripsinya.
| Perintah Mode Prompt | Keterangan |
| F | Menyuntikkan kesalahan |
| E | Baca ESDM |
| S | Gosok kesalahan |
| Q | Berhenti |
Dalam mode cepat, Anda dapat mengeluarkan perintah F sendiri untuk menyuntikkan satu kesalahan di lokasi acak di perangkat. Pada eks berikutampfile menggunakan perintah F dalam mode cepat, tiga kesalahan disuntikkan. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +
- Kesalahan 1 – Kesalahan bit tunggal pada bingkai 0x12, bit 0x34
- Kesalahan 2 – Kesalahan yang tidak dapat diperbaiki pada bingkai 0x56, bit 0x78 (* menunjukkan kesalahan multi-bit)
- Error 3 – Double-adjacent error pada frame 0x9A, bit 0xBC (a + mengindikasikan double bit error)
F 0x12 0x34 0x56 0x78 * Satu kesalahan (default) disuntikkan: Kesalahan 1 – Kesalahan bit tunggal pada bingkai 0x12, bit 0x34. Lokasi setelah lokasi bingkai/bit pertama diabaikan. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00
Tiga kesalahan disuntikkan:
- Kesalahan 1 – Kesalahan bit tunggal pada bingkai 0x12, bit 0x34
- Kesalahan 2 – Kesalahan yang tidak dapat diperbaiki pada bingkai 0x56, bit 0x78
- Kesalahan 3 – Kesalahan berdekatan ganda pada bingkai 0x9A, bit 0xBC
- Lokasi setelah 3 pasangan frame/bit pertama diabaikan
Menentukan Lokasi CRAM Bit
Catatan:
Ketika Fault Injection Debugger mendeteksi kesalahan CRAM EDCRC, Daftar Pesan Kesalahan (EMR) berisi sindrom, nomor bingkai, lokasi bit, dan jenis kesalahan (tunggal, ganda, atau multi-bit) dari kesalahan CRAM yang terdeteksi. Selama pengujian sistem, simpan konten EMR yang dilaporkan oleh Fault Injection Debugger saat Anda mendeteksi kesalahan EDCRC. Dengan konten EMR yang terekam, Anda dapat menyediakan nomor bingkai dan bit ke Fault Injection Debugger untuk memutar ulang kesalahan yang dicatat selama pengujian sistem, untuk merancang lebih lanjut, dan mencirikan respons pemulihan sistem terhadap kesalahan tersebut.
Informasi Terkait
AN 539: Metodologi Uji atau Deteksi Kesalahan dan Pemulihan menggunakan CRC di Perangkat Intel FPGA
Opsi Baris Perintah Lanjutan: Wilayah ASD dan Pembobotan Jenis Kesalahan
Anda dapat menggunakan antarmuka baris perintah Fault Injection Debugger untuk menyuntikkan kesalahan ke wilayah ASD dan menimbang jenis kesalahan. Pertama, Anda menentukan campuran jenis kesalahan (bit tunggal, bersebelahan ganda, dan multi-bit tidak dapat diperbaiki) menggunakan –weight . . pilihan. Untuk mantanample, untuk campuran 50% kesalahan tunggal, 30% kesalahan berdekatan ganda, dan 20% kesalahan multi-bit yang tidak dapat diperbaiki, gunakan opsi –weight=50.30.20. Kemudian, untuk menargetkan wilayah ASD, gunakan opsi -smh untuk menyertakan SMH file dan tunjukkan wilayah ASD yang akan ditargetkan. Untuk mantanample: $ quartus_fid –cable=USB-BlasterII –indeks “@1=svgx.sof#pi” –berat=100.0.0 –smh=”@1=svgx.smh#2″ –number=30
Mantan iniampperintah le:
- Memprogram perangkat dan menyuntikkan kesalahan (string pi)
- Menyuntikkan 100% kesalahan bit tunggal (100.0.0)
- Menyuntikkan hanya ke ASD_REGION 2 (ditunjukkan dengan #2)
- Menyuntikkan 30 kesalahan
Injeksi Kesalahan Arsip Panduan Pengguna Inti IP
| Versi Inti IP | Panduan Pengguna |
| 18.0 | Injeksi Kesalahan Panduan Pengguna Intel FPGA IP Core |
| 17.1 | Panduan Pengguna Intel FPGA Fault Injection IP Core |
| 16.1 | Panduan Pengguna Inti IP Injeksi Kesalahan Altera |
| 15.1 | Panduan Pengguna Inti IP Injeksi Kesalahan Altera |
Jika versi inti IP tidak terdaftar, panduan pengguna untuk versi inti IP sebelumnya berlaku.
Riwayat Revisi Dokumen untuk Panduan Pengguna Fault Injection IP Core
| Versi Dokumen | Versi Intel Quartus Prime | Perubahan |
| 2019.07.09 | 18.1 | Memperbarui Deskripsi Pin IP Injeksi Kesalahan topik untuk mengklarifikasi sinyal Reset, error_injected, dan error_scrubbed. |
| 2018.05.16 | 18.0 | • Menambahkan topik berikut dari Buku Pegangan Intel Quartus Prime Pro Edition:
— Mendefinisikan Area Injeksi Kesalahan dan subtopik. — Menggunakan Debugger Injeksi Kesalahan dan subtopik. — Antarmuka Baris Perintah dan subtopik. • Mengganti nama inti Intel FPGA Fault Injection IP menjadi Fault Injection Intel FPGA IP. |
| Tanggal | Versi | Perubahan |
| 2017.11.06 | 17.1 | • Berganti merek menjadi Intel.
• Menambahkan dukungan perangkat Intel Cyclone 10 GX. |
| 2016.10.31 | 16.1 | Dukungan perangkat yang diperbarui. |
| 2015.12.15 | 15.1 | • Mengubah perangkat lunak Quartus II menjadi Quartus Prime.
• Memperbaiki tautan terkait referensi mandiri. |
| 2015.05.04 | 15.0 | Rilis awal. |
Dokumen / Sumber Daya
 |
intel UG-01173 Injeksi Kesalahan FPGA IP Core [Bahasa Indonesia:] Panduan Pengguna UG-01173 Injeksi Kesalahan FPGA IP Core, UG-01173, Injeksi Kesalahan FPGA IP Core, Injeksi c, Injeksi FPGA IP Core |
