intel UG-01173 Вбризгување на дефекти FPGA IP Core
Упатство за корисникот за инјектирање на дефекти Intel® FPGA IP Core
Вбризгување на дефекти Intel® FPGA IP јадрото внесува грешки во конфигурациската RAM (CRAM) на FPGA уред. Оваа постапка симулира меки грешки што може да се појават при нормално функционирање поради нарушувања на еден настан (SEU). SEU се ретки настани и затоа е тешко да се тестираат. Откако ќе го инстанцирате јадрото Fault Injection IP во вашиот дизајн и ќе го конфигурирате вашиот уред, можете да ја користите алатката Intel Quartus® Prime Fault Injection Debugger за да предизвикате намерни грешки во FPGA за да го тестирате одговорот на системот на овие грешки.
Поврзани информации
- Вознемирувања на еден настан
- AN 737: Откривање и обновување на SEU во уредите Intel Arria 10
Карактеристики
- Ви овозможува да го оцените одговорот на системот за ублажување на функционални прекини за еден настан (SEFI).
- Ви овозможува да извршите SEFI карактеризација во куќата, елиминирајќи ја потребата од тестирање на целиот системски сноп. Наместо тоа, можете да го ограничите тестирањето на зракот на неуспеси во времето (FIT)/Mb на ниво на уред.
- Сменете ги стапките на FIT според карактеризацијата SEFI што е релевантна за вашата дизајнерска архитектура. Можете по случаен избор да дистрибуирате инјекции за дефекти низ целиот уред или да ги ограничите на одредени функционални области за да го забрзате тестирањето.
- Оптимизирајте го вашиот дизајн за да го намалите нарушувањето предизвикано од нарушувања на еден настан (SEU).
Поддршка на уредот
IP-јадрото Fault Injection поддржува уреди од семејството Intel Arria® 10, Intel Cyclone® 10 GX и Stratix® V. Семејството Cyclone V поддржува Fault Injection на уреди со суфикс -SC во кодот за нарачка. Контактирајте со вашиот локален продажен претставник за информации за нарачка на уредите Cyclone V со суфикс -SC.
Искористување на ресурсите и перформанси
Софтверот Intel Quartus Prime ја генерира следната проценка на ресурсите за Stratix V A7 FPGA. Резултатите за другите уреди се слични.
Интел корпорација. Сите права се задржани. Intel, логото на Intel и другите ознаки на Intel се заштитни знаци на Intel Corporation или нејзините подружници. Интел гарантира изведба на своите FPGA и полупроводнички производи според тековните спецификации во согласност со стандардната гаранција на Интел, но го задржува правото да прави промени на сите производи и услуги во секое време без претходна најава. Интел не превзема никаква одговорност или одговорност што произлегува од апликацијата или употребата на какви било информации, производ или услуга опишани овде, освен како што е изрично договорено во писмена форма од страна на Intel. На клиентите на Intel им се препорачува да ја добијат најновата верзија на спецификациите на уредот пред да се потпрат на какви било објавени информации и пред да направат нарачки за производи или услуги. *Други имиња и брендови може да се бараат како сопственост на други.
Изведба и искористување на ресурсите на IP Core FPGA за инјектирање на дефекти
| Уред | ALMs | Логички регистри | М20К | |
| Примарен | Секундарна | |||
| Стратикс V А7 | 3,821 | 5,179 | 0 | 0 |
Инсталацијата на софтверот Intel Quartus Prime ја вклучува IP библиотеката Intel FPGA. Оваа библиотека обезбедува многу корисни IP јадра за вашата производна употреба без потреба од дополнителна лиценца. Некои Intel FPGA IP јадра бараат купување на посебна лиценца за производна употреба. Режимот за евалуација на IP на Intel FPGA ви овозможува да ги оцените овие лиценцирани Intel FPGA IP јадра во симулација и хардвер, пред да одлучите да купите лиценца за целосно производство на IP јадро. Потребно е само да купите целосна лиценца за производство за лиценцирани Intel IP-јадра откако ќе го завршите хардверското тестирање и сте подготвени да ја користите IP-а во производството. Софтверот Intel Quartus Prime стандардно инсталира IP-јадра на следните локации:
Патека за инсталација на јадрото на IP
Локации за инсталација на јадрото на IP
| Локација | Софтвер | Платформа |
| :\intelFPGA_pro\quartus\ip\altera | Intel Quartus Prime Pro Edition | Виндоус * |
| :\intelFPGA\quartus\ip\altera | Intel Quartus Prime Standard Edition | Windows |
| :/intelFPGA_pro/quartus/ip/altera | Intel Quartus Prime Pro Edition | Линукс* |
| :/intelFPGA/quartus/ip/altera | Intel Quartus Prime Standard Edition | Linux |
Забелешка: Софтверот Intel Quartus Prime не поддржува празни места во патеката за инсталација.
Приспособување и генерирање на IP јадра
Можете да ги приспособите IP-јадрата за поддршка на широк спектар на апликации. Интел Quartus Prime IP каталог и уредувачот на параметри ви овозможуваат брзо избирање и конфигурирање на основни порти, карактеристики и излез на IP files.
ИП каталог и уредувач на параметри
Каталогот на IP ги прикажува јадрата на IP достапни за вашиот проект, вклучувајќи ги и Intel FPGA IP и друга IP адреса што ја додавате на патеката за пребарување на IP каталог. Користете ги следниве карактеристики на каталогот IP за да лоцирате и приспособите IP-јадро:
- Филтрирајте IP каталог за да се прикаже IP за активно семејство на уреди или Прикажи IP за сите семејства на уреди. Ако немате отворен проект, изберете го семејството на уреди во каталогот на IP.
- Внесете во полето за пребарување за да го лоцирате целото или делумното име на јадрото на IP во каталогот на IP.
- Кликнете со десното копче на името на јадрото на IP во каталогот IP за да се прикажат детали за поддржаните уреди, за да се отвори папката за инсталација на јадрото на IP и за врски до документацијата за IP.
- Кликнете Пребарај за Partner IP to access partner IP information on the web.
Уредувачот на параметри ве поттикнува да наведете име на варијација на IP, опционални порти и излез file опции за генерирање. Уредувачот на параметри генерира IP IP на Intel Quartus Prime од највисоко ниво file (.ip) за варијација на IP во проектите на Intel Quartus Prime Pro Edition. Уредувачот на параметри генерира Quartus IP на највисоко ниво file (.qip) за варијација на IP во проектите на Intel Quartus Prime Standard Edition. Овие files ја претставуваат варијацијата на IP во проектот и складираат информации за параметризацијата.
Уредувач на IP параметри (Intel Quartus Prime Standard Edition)
Излез за генерирање на јадро на IP (Интел Quartus Prime Pro Edition)
Софтверот Intel Quartus Prime го генерира следниот излез file структура за поединечни IP-јадра кои не се дел од системот за дизајнер на платформа.
Индивидуален излез за генерирање на јадра IP (Intel Quartus Prime Pro Edition)
- Доколку е поддржана и овозможена за вашата варијација на јадрото на IP.
Излез Files на Intel FPGA IP генерација
| File Име | Опис |
| <your_ip>.ip | Варијација на IP на највисоко ниво file што ја содржи параметаризацијата на IP-јадрото во вашиот проект. Ако варијацијата на IP е дел од системот Platform Designer, уредникот на параметри исто така генерира .qsys file. |
| <your_ip>.cmp | Декларација за VHDL компоненти (.cmp) file е текст file што содржи локални генерички и дефиниции за порти што ги користите во дизајнот на VHDL files. |
| <your_ip>_generation.rpt | Дневник за генерирање на IP или Платформски дизајнер file. Прикажува резиме на пораките за време на генерирањето IP. |
| продолжи… | |
| File Име | Опис |
| <your_ip>.qgsimc (само системи за дизајнер на платформи) | Симулациско кеширање file што ги споредува .qsys и .ip files со тековната параметризација на системот Platform Designer и IP-јадрото. Оваа споредба одредува дали дизајнерот на платформа може да ја прескокне регенерацијата на HDL. |
| <your_ip>.qgsynth (само системи за дизајнер на платформи) | Синтеза кеширање file што ги споредува .qsys и .ip files со тековната параметризација на системот Platform Designer и IP-јадрото. Оваа споредба одредува дали дизајнерот на платформа може да ја прескокне регенерацијата на HDL. |
| <your_ip>.qip | Ги содржи сите информации за интегрирање и компајлирање на IP компонентата. |
| <your_ip>.csv | Содржи информации за статусот на надградба на IP компонентата. |
| .bsf | Претставување на симболи на варијацијата на IP за употреба во блок дијаграм Files (.bdf). |
| <your_ip>.spd | Влез file дека ip-make-simscript бара да генерира симулациски скрипти. На .spd file содржи листа на fileгенерирате за симулација, заедно со информации за мемориите што ги иницијализирате. |
| <your_ip>.ppf | Планер за иглички File (.ppf) ги складира доделите на портите и јазлите за IP компонентите што ги креирате за употреба со планерот за пинови. |
| <your_ip>_bb.v | Користете го црното поле Verilog (_bb.v) file како празна декларација на модул за употреба како црна кутија. |
| <your_ip>_inst.v или _inst.vhd | ХДЛ прample instantiation шаблон. Копирајте ја и залепете ја содржината на ова file во вашиот HDL file да се инстанцира варијацијата на IP. |
| <your_ip>.регмапа | Ако IP содржи информации за регистарот, софтверот Intel Quartus Prime ја генерира .regmap file. .regmap file ги опишува информациите за мапата на регистарот на главниот и slave интерфејсот. Ова file надополнува
на .sopcinfo file преку обезбедување подетални информации за регистарот за системот. Ова file овозможува прикажување на регистарот views и статистика приспособлива од корисникот во Системската конзола. |
| <your_ip>.svd | Дозволува алатките за отстранување грешки на системот HPS да view мапите на регистарот на периферни уреди кои се поврзуваат со HPS во рамките на системот за дизајнер на платформа.
За време на синтезата, софтверот Intel Quartus Prime го складира .svd files за slave интерфејс видлив за господарите на System Console во .sof file во сесијата за отстранување грешки. Системската конзола го чита овој дел, кој Дизајнер на платформата го бара за информации за мапата за регистрација. За системските робови, Дизајнер на платформа пристапува до регистрите по име. |
| <your_ip>.v
<your_ip>.vhd |
HDL fileкои го инстанцираат секој подмодул или дете IP-јадро за синтеза или симулација. |
| ментор/ | Содржи скрипта msim_setup.tcl за поставување и извршување на симулација. |
| aldec/ | Содржи скрипта rivierapro_setup.tcl за поставување и извршување на симулација. |
| /synopsys/vcs
/synopsys/vcsmx |
Содржи скрипта на школка vcs_setup.sh за поставување и извршување на симулација.
Содржи скрипта на школка vcsmx_setup.sh и synopsys_sim.setup file да поставите и извршите симулација. |
| /каденција | Содржи скрипта за школка ncsim_setup.sh и друго поставување fileда поставите и извршите симулација. |
| /xcelium | Содржи скрипта за школка за паралелен симулатор xcelium_setup.sh и други поставки fileда поставите и извршите симулација. |
| /подмодули | Содржи HDL files за IP-јадрениот подмодул. |
| <IP подмодул>/ | Платформа Дизајнер генерира поддиректориуми /synth и /sim за секој директориум на подмодули на IP што го генерира Платформа Дизајнер. |
Функционален опис
Со јадрото Fault Injection IP, дизајнерите можат да вршат карактеризација на SEFI во куќата, да ги размеруваат стапките на FIT според карактеризацијата на SEFI и да ги оптимизираат дизајните за да го намалат ефектот на SEU.
Ублажување на вознемирени од еден настан
Интегрираните кола и програмибилните логички уреди како што се FPGA се подложни на SEU. SEU се случајни, недеструктивни настани, предизвикани од два главни извори: алфа честички и неутрони од космичките зраци. Зрачењето може да предизвика или логичкиот регистар, битот за вградена меморија или битот за конфигурациска RAM (CRAM) да ја преврти својата состојба, што ќе доведе до неочекувана работа на уредот. Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V и поновите уреди ги имаат следните CRAM способности:
- Откривање грешка Циклична проверка на вишок (EDCRC)
- Автоматска корекција на вознемирен CRAM (чистење)
- Способност да се создаде вознемирена состојба CRAM (инјектирање со дефект)
За повеќе информации за ублажувањето на SEU кај Intel FPGA уредите, погледнете го поглавјето Ублажување на SEU во соодветниот прирачник за уреди.
Опис на IP пин за инјектирање на дефект
IP-јадрото Fault Injection ги вклучува следните I/O пинови.
ИП-и/излезни иглички за вбризгување со дефект
| Име на пин | Пин насока | Пин Опис |
| crcerror_pin | внесување | Влез од порака за грешка Регистрирајте го Unloader Intel FPGA IP (EMR Unloader IP). Овој сигнал се потврдува кога е откриена грешка во CRC од страна на EDCRC на уредот. |
| emr_data | внесување | Содржина на Регистар за пораки за грешка (EMR). Видете во соодветниот прирачник за уред за полињата EMR.
Овој влез е во согласност со сигналот за интерфејс за податоци Avalon Streaming. |
| emr_valid | внесување | Укажува дека влезовите emr_data содржат валидни податоци. Ова е валиден сигнал за интерфејс на Avalon Streaming. |
| Ресетирање | внесување | Влез за ресетирање на модулот. Ресетирањето е целосно контролирано од Дебагерот за вбризгување на дефекти. |
| error_injected | излез | Укажува дека е внесена грешка во CRAM како што е наредено преку JTAG интерфејс. Должината на времето што го потврдува овој сигнал зависи од вашите поставки на JTAG TCK и контролни блок сигнали. Вообичаено, времето е околу 20 такт циклуси на TCK сигналот. |
| error_scrubbed | излез | Покажува дека чистењето на уредот е завршено како што е наредено преку JTAG интерфејс. Должината на времето што го потврдува овој сигнал зависи од вашите поставки на JTAG TCK и контролни блок сигнали. Вообичаено, времето е околу 20 такт циклуси на TCK сигналот. |
| инск | излез | Изборен излез. IP-а за вбризгување на дефект го користи овој часовник, на прample, за да се заклучи блокот EMR_unloader. |
ИП-пински дијаграм за инјектирање на дефект
Користење на дебагерот за вбризгување дефекти и IP-јадрото за вбризгување дефекти
Дебагерот за вбризгување на грешки работи заедно со јадрото IP за вбризгување на дефекти. Прво, го инстанцирате јадрото на IP во вашиот дизајн, компајлирате и преземате ја добиената конфигурација file во вашиот уред. Потоа, го стартувате Дебагерот за вбризгување дефекти од софтверот Intel Quartus Prime или од командната линија за да симулирате меки грешки.
- Дебагерот за вбризгување на дефекти ви овозможува интерактивно или со сериски команди да управувате со експериментите за вбризгување дефекти и ви овозможува да ги наведете логичките области во вашиот дизајн за вбризгување на дефекти.
- Интерфејсот на командната линија е корисен за водење на дебагерот преку скрипта.
Забелешка
Дебагерот за вбризгување на дефекти комуницира со јадрото IP за вбризгување на дефект преку JTAG интерфејс. IP-а за вбризгување на дефект прифаќа команди од JTAG интерфејс и известува за статусот преку ЈTAG интерфејс. IP-јадрото Fault Injection е имплементирано во мека логика во вашиот уред; затоа, мора да ја земете предвид оваа логичка употреба во вашиот дизајн. Една методологија е да го карактеризирате одговорот на вашиот дизајн на SEU во лабораторијата и потоа да го изоставите јадрото на IP од вашиот конечен распореден дизајн.
Го користите Fault Injection IP-јадрото со следните IP-јадра:
- Јадрото на IP-регистарот за растоварувач на пораки за грешка, кое чита и складира податоци од стврднатите кола за откривање грешки во уредите Intel FPGA.
- (Незадолжително) Јадрото Intel FPGA IP за напредно откривање SEU, кое ги споредува локациите на грешка од еден бит со мапа на чувствителност за време на работата на уредот за да утврди дали мека грешка влијае на тоа.
Дебагерот за вбризгување на дефекти завршиview Блок дијаграм
Забелешки:
-
ИП-то за вбризгување на грешка ги превртува деловите од целната логика.
-
Дебагерот за вбризгување на дефекти и ИП за откривање напредна SEU ја користат истата инстанца на EMR Unloader.
-
Јадрото Advanced SEU Detection IP е опционално.
Поврзани информации
- За SMH Files на страница 13
- За EMR Unloader IP Core на страница 10
- За напредното јадро на IP за откривање SEU на страница 11
Инстантирање на IP-јадрото за вбризгување на дефект
ЗАБЕЛЕШКА
IP-јадрото за инјектирање на дефекти не бара од вас да поставите никакви параметри. За да го користите јадрото на IP, креирајте нов примерок на IP, вклучете го во вашиот Платформски дизајнер (стандарден) систем и поврзете ги сигналите како што е соодветно. Мора да го користите јадрото IP за вбризгување на дефект со јадрото IP на Unloader EMR. ИП-јадрата за вбризгување на грешки и EMR Unloader се достапни во Платформа Дизајнер и каталогот на IP. Изборно, можете да ги инстанцирате директно во вашиот RTL дизајн, користејќи Verilog HDL, SystemVerilog или VHDL.
За EMR Unloader IP Core
Јадрото EMR Unloader IP обезбедува интерфејс за EMR, кој континуирано се ажурира од EDCRC на уредот што ги проверува CRAM-битовите CRC на уредот за меки грешки.
ExampСистем за дизајнер на платформа Вклучувајќи го IP-јадрото за вбризгување дефекти и IP-јадрото за истоварувач на EMR
Example Fault Injection IP Core и EMR Unloader IP Core Block дијаграм
Поврзани информации
Корисничко упатство за порака за грешка Регистрирајте го Unloader Intel FPGA IP Core
За напредното јадро на IP за откривање SEU
Користете го јадрото IP Advanced SEU Detection (ASD) кога толеранцијата на SEU е грижа за дизајнот. Мора да го користите јадрото EMR Unloader IP со јадрото ASD IP. Затоа, ако ги користите ASD IP и Fault Injection IP во ист дизајн, тие мора да го делат излезот на EMR Unloader преку Avalon®-ST сплитер компонента. Следната слика покажува Платформски Дизајнер систем во кој разделувачот Avalon-ST ја дистрибуира содржината на EMR до јадрата на ASD и IP-то за вбризгување дефекти.
Користење на ASD и IP-а за вбризгување на дефекти во системот за дизајнер на истата платформа
Поврзани информации
Напредно SEU Detection Упатство за корисникот на Intel FPGA IP Core
Дефинирање на области за вбризгување на дефекти
Можете да дефинирате специфични региони на FPGA за вбризгување на дефект со помош на заглавие на карта за чувствителност (.smh) file. SMH file ги складира координатите на битовите CRAM на уредот, нивниот доделен регион (ASD регион) и критичноста. За време на процесот на дизајнирање користите хиерархија tagging за создавање на регионот. Потоа, за време на компилацијата, Intel Quartus Prime Assembler го генерира SMH file. Дебагерот за вбризгување грешки ги ограничува инјекциите на грешки на одредени региони на уредот што ги дефинирате во SMH file.
Вршење хиерархија Tagging
Вие ги дефинирате FPGA регионите за тестирање со доделување на ASD регион на локацијата. Можете да наведете вредност на регионот ASD за кој било дел од вашата хиерархија на дизајнот користејќи го прозорецот за дизајн партиции.
- Изберете Задачи ➤ Прозорец за дизајн на партиции.
- Кликнете со десното копче каде било во редот за заглавие и вклучете ASD Region за да се прикаже колоната ASD Region (ако веќе не е прикажана).
- Внесете вредност од 0 до 16 за која било партиција за да ја доделите на одреден ASD регион.
- ASD регионот 0 е резервиран за неискористени делови од уредот. Можете да доделите партиција на овој регион за да ја наведете како некритична..
- ASD регионот 1 е стандардниот регион. Сите користени делови од уредот се доделени на овој регион, освен ако експлицитно не ја промените доделувањето на ASD Region.
За SMH Files
SMH file ги содржи следните информации:
- Ако не користите хиерархија tagging (т.е. дизајнот нема експлицитни задачи за ASD регионот во хиерархијата на дизајнот), SMH file го наведува секој бит CRAM и покажува дали е чувствителен за дизајнот.
- Ако сте извршиле хиерархија tagging и ги сменија стандардните задачи за регионот ASD, SMH file го наведува секој бит CRAM и му е доделен ASD регион.
Дебагерот за вбризгување дефекти може да ги ограничи инјекциите на еден или повеќе наведени региони. Да се насочи асемблерот да генерира SMH file:
- Изберете Assignments ➤ Device ➤ Device and Pin Options ➤ Error Detection CRC.
- Вклучете ја мапата за чувствителност Генерирање на SEU file (.smh) опција.
Користење на дебагерот за вбризгување на дефекти
ЗАБЕЛЕШКА
За да го користите Дебагерот за вбризгување дефекти, се поврзувате со вашиот уред преку JTAG интерфејс. Потоа, конфигурирајте го уредот и направете инјектирање со дефект. За да го стартувате Дебагерот за вбризгување дефекти, изберете Алатки ➤ Дебагер за вбризгување дефекти во софтверот Intel Quartus Prime. Конфигурирањето или програмирањето на уредот е слично на постапката што се користи за Програмерот или логичкиот анализатор на допрете на сигналот.
Дебагер за вбризгување на дефекти
За да го конфигурирате вашиот ЈTAG синџир:
- Кликнете Hardware Setup. Алатката го прикажува програмскиот хардвер поврзан на вашиот компјутер.
- Изберете го програмскиот хардвер што сакате да го користите.
- Кликнете Затвори.
- Кликнете Автоматско откривање, што го пополнува синџирот на уреди со програмабилните уреди што се наоѓаат во JTAG синџир.
Поврзани информации
Функција за вбризгување на насочен дефект на страница 21
Барања за хардвер и софтвер
Следниот хардвер и софтвер се потребни за да се користи Дебагерот за инјектирање дефекти:
- ФЕТУРСКА линија во вашата лиценца Intel FPGA што го овозможува јадрото IP за инјектирање дефекти. За повеќе информации, контактирајте со вашиот локален претставник за продажба на Intel FPGA.
- Преземи кабел (Кабел за преземање Intel FPGA, Кабел за преземање Intel FPGA II, или II).
- Комплет за развој на Intel FPGA или плочка дизајнирана од корисникот со JTAG поврзување со уредот што се тестира.
- (Незадолжителна) линија ФЕЈУРСКА во вашата лиценца Intel FPGA која го овозможува јадрото IP за откривање напредни SEU.
Конфигурирање на вашиот уред и дебагерот за инјектирање дефекти
Дебагерот за вбризгување на грешки користи .sof и (опционално) заглавие на карта за чувствителност (.smh) file. Софтверскиот објект File (.sof) ја конфигурира FPGA. На .smh file ја дефинира чувствителноста на битовите CRAM во уредот. Ако не обезбедите .smh file, Дебагерот за вбризгување на дефекти инјектира дефекти по случаен избор низ CRAM-битовите. За да наведете .sof:
- Изберете ја FPGA што сакате да ја конфигурирате во полето Device Chain.
- Кликнете Избери File.
- Одете до .sof и кликнете OK. Дебагерот за вбризгување на грешки го чита .sof.
- (Изборно) Изберете SMH file.
Ако не наведете SMH file, Дебагерот за вбризгување дефекти ги инјектира грешките по случаен избор низ целиот уред. Ако наведете SMH file, можете да ги ограничите инјекциите на користените области на вашиот уред.- Десен-клик на уредот во полето Device Chain и потоа кликнете Select SMH File.
- Изберете го вашиот SMH file.
- Кликнете на ОК.
- Вклучете Програма/Конфигурирај.
- Кликнете на Start.
Дебагерот за вбризгување дефекти го конфигурира уредот со помош на .sof.
Контекстно мени за избор на SMH File
Ограничувачки региони за вбризгување на дефекти
По вчитување на SMH file, можете да го насочите Дебагерот за вбризгување дефекти да работи само на одредени ASD региони. За да го одредите регионот(ите) на ASD во кои ќе се инјектираат дефекти:
- Кликнете со десното копче на FPGA во полето Device chain и кликнете Show Device Sensitivity Map.
- Изберете ASD регион(и) за инјектирање на дефект.
Карта на чувствителност на уредот Viewer
Одредување на типови грешки
Можете да наведете различни типови на грешки за инјектирање.
- Единечни грешки (SE)
- Двојно соседни грешки (DAE)
- Непоправливи повеќебитни грешки (EMBE)
Интел FPGA уредите можат самостојно да ги коригираат единечните и двојно соседните грешки ако е овозможена функцијата за чистење. Интел FPGA уредите не можат да ги коригираат повеќебитните грешки. Погледнете во поглавјето за ублажување на SEU за повеќе информации за дебагирање на овие грешки. Можете да ја одредите мешавината на грешки за инјектирање и временскиот интервал на инјектирање. За да го одредите временскиот интервал за инјектирање:
- Во Дебагерот за инјектирање дефекти, изберете Алатки ➤ Опции.
- Повлечете го црвениот контролер до мешавината на грешки. Алтернативно, можете нумерички да ја одредите мешавината.
- Наведете го времето на интервал на инјектирање.
- Кликнете на ОК.
Слика 12. Одредување на мешавината на типови на дефекти на SEU
Поврзани информации Ублажување на вознемирување од еден настан
Грешки при инјектирање
Можете да внесете грешки во неколку режими:
- Внесете една грешка на команда
- Инјектирајте повеќе грешки на команда
- Инјектирајте грешки додека не се заповеда да престане
За да ги внесете овие дефекти:
- Вклучете ја опцијата Inject Fault.
- Изберете дали сакате да извршите вбризгување на грешка за голем број повторувања или додека не престане:
- Ако изберете да работи додека не се прекине, Debugger-от за инјектирање на грешки инјектира грешки во интервалот наведен во полето за дијалог Алатки ➤ Опции.
- Ако сакате да извршите инјектирање на грешка за одреден број повторувања, внесете го бројот.
- Кликнете на Start.
Забелешка: Дебагерот за вбризгување на грешки работи за одреден број повторувања или додека не престане. Прозорецот Intel Quartus Prime Messages прикажува пораки за грешките што се инјектираат. За дополнителни информации за инјектираните дефекти, кликнете Read EMR. Дебагерот за инјектирање дефекти го чита EMR на уредот и ја прикажува содржината во прозорецот Пораки.
Интел Quartus Prime Error Injection и EMR Content Messages
Грешки при снимање
Можете да ја снимите локацијата на која било инјектирана грешка со забележување на параметрите пријавени во прозорецот Intel Quartus Prime Messages. Ако, на прampако, инјектираната грешка резултира со однесување кое би сакале да го повторите, можете да ја насочите таа локација за инјектирање. Вие вршите насочено вбризгување користејќи го интерфејсот на командната линија Дебагер за инјектирање грешки.
Чистење на инјектираните грешки
За да ја вратите нормалната функција на FPGA, кликнете Scrub. Кога бришете грешка, функциите EDCRC на уредот се користат за да се поправат грешките. Механизмот за чистење е сличен на оној што се користи за време на работата на уредот.
Интерфејс на командната линија
Може да го извршите Дебагерот за вбризгување дефекти на командната линија со извршната датотека quartus_fid, што е корисно ако сакате да извршите инјектирање дефекти од скрипта.
Табела 5. Аргументи на командната линија за вбризгување на дефекти
| Краток аргумент | Долг аргумент | Опис |
| c | кабел | Наведете хардвер или кабел за програмирање. (Задолжително) |
| i | индекс | Наведете го активниот уред за инјектирање дефект. (Задолжително) |
| n | број | Наведете го бројот на грешки за инјектирање. Стандардната вредност е
1. (Изборно) |
| t | време | Време на интервал помеѓу инјекциите. (Факултативно) |
Забелешка: Користете quartus_fid – help to view сите достапни опции. Следниот код дава прamples користење на интерфејсот на командната линија за дебагер за инјектирање грешки.
###########################################
- # Дознајте кои USB кабли се достапни за овој пример
- # Резултатот покажува дека е достапен еден кабел, наречен „USB-Blaster“ #
- $ quartus_fid –листа . . .
- Инфо: Команда: quartus_fid –list
- USB-Blaster на sj-sng-z4 [USB-0] Информации: Дебагерот за вбризгување на дефекти на Intel Quartus Prime 64-бит беше успешен. 0 грешки, 0 предупредување
- ############################################
- # Најдете кои уреди се достапни на USB-Blaster кабелот
- # Резултатот покажува два уреди: Stratix V A7 и MAX V CPLD. #
- $ quartus_fid –кабел USB-Blaster -a
- Инфо: Команда: quartus_fid –cable=USB-Blaster -a
- Инфо (208809): Користење програмски кабел „USB-Blaster на sj-sng-z4 [USB-0]“
- USB-Blaster на sj-sng-z4 [USB-0]
- 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
- 020A40DD 5M2210Z/EPM2210
- Информации: Дебагерот за вбризгување на дефекти од 64 бити на Intel Quartus Prime беше успешен.
- 0 грешки, 0 предупредувања
- ############################################
- # Програмирајте го уредот Stratix V
- # Опцијата –index ги одредува операциите извршени на поврзан уред.
- # „=svgx.sof“ асоцира на .sof file со уредот
- # „#p“ значи програмирајте го уредот #
- $ quartus_fid –кабел USB-Blaster –индекс „@1=svgx.sof#p“ . . .
- Инфо (209016): Конфигурирање на индексот на уредот 1
- Инфо (209017): Уредот 1 содржи ЈTAG ID код 0x029030DD
- Инфо (209007): Конфигурацијата е успешна — 1 уред(и) конфигуриран
- Инфо (209011): Успешно извршена операција(и)
- Инфо (208551): Програмски потпис на уредот 1.
- Информации: Дебагерот за вбризгување на дефекти од 64 бити на Intel Quartus Prime беше успешен.
- 0 грешки, 0 предупредувања
- ############################################
- # Внесете дефект во уредот.
- # Операторот #i покажува за инјектирање грешки
- # -n 3 укажува на инјектирање 3 грешки #
- $ quartus_fid –кабел USB-Blaster –индекс „@1=svgx.sof#i“ -n 3
- Инфо: Команда: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
- Инфо (208809): Користење програмски кабел „USB-Blaster на sj-sng-z4 [USB-0]“
- Инфо (208521): вбризгува 3 грешки во уредите
- Информации: Дебагерот за вбризгување на дефекти од 64 бити на Intel Quartus Prime беше успешен.
- 0 грешки, 0 предупредувања
- ############################################
- # Интерактивен режим.
- # Користењето на операцијата #i со -n 0 го става дебагерот во интерактивен режим.
- # Забележете дека во претходната сесија беа инјектирани 3 грешки;
- # „E“ ги чита грешките во моментот во јадрото на IP Unloader EMR. #
- $ quartus_fid –кабел USB-Blaster –индекс „@1=svgx.sof#i“ -n 0
- Инфо: Команда: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
- Инфо (208809): Користење програмски кабел „USB-Blaster на sj-sng-z4 [USB-0]“
- Внесете:
- „F“ за инјектирање грешка
- „Е“ за читање на ЕМР
- „S“ за чистење на грешка(и)
- „Q“ за да се откажете од Е
- Инфо (208540): Читање EMR низа
- Инфо (208544): Откриени 3 грешки во рамката во уредот 1.
- Инфо (208545): Грешка #1 : Единечна грешка во рамката 0x1028 на бит 0x21EA.
- Инфо (10914): Грешка #2: Непоправлива повеќебитна грешка во рамката 0x1116.
- Инфо (208545): Грешка #3 : Единечна грешка во рамката 0x1848 на бит 0x128C.
- „F“ за инјектирање грешка
- „Е“ за читање на ЕМР
- „S“ за чистење на грешка(и)
- „Q“ за да се откажете од Q
- Информации: Дебагерот за инјектирање на дефекти на Intel Quartus Prime 64-битен беше успешен. 0 грешки, 0 предупредувања
- Информации: Врвна виртуелна меморија: 1522 мегабајти
- Информации: Обработката заврши: Пон 3 ноември 18:50:00 2014 година
- Информации: Поминато време: 00:00:29 часот
- Информации: Вкупно време на процесорот (на сите процесори): 00:00:13
Функција за вбризгување на насочени дефекти
Забелешка
Дебагерот за вбризгување грешки по случаен избор инјектира грешки во FPGA. Сепак, функцијата Targeted Fault Injection ви овозможува да внесете грешки во насочени локации во CRAM. Оваа операција може да биде корисна, на прample, ако забележавте настан на SEU и сакате да го тестирате одговорот на FPGA или системот на истиот настан откако ќе ја измените стратегијата за обновување. Функцијата Targeted Fault Injection е достапна само од интерфејсот на командната линија. Можете да наведете дека грешките се инјектираат од командната линија или во промпт режим. Поврзани информации
AN 539: Методологија на тестирање или откривање и враќање на грешки со користење на CRC во уредите Intel FPGA
Одредување листа на грешки од командната линија
Функцијата Targeted Fault Injection ви овозможува да наведете листа на грешки од командната линија, како што е прикажано на следниот пр.ample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ Каде: c 1 означува дека вашиот FPGA е контролиран од sixof i1. ” покажува дека првиот уред во ланецот е натоварен со предметот file svgx.sof и ќе бидат инјектирани со дефекти. n 2 покажува дека ќе се вбризгаат две грешки. user=”@1= 0x2274 0x05EF 0x2264 0x0500” е листа на грешки одредена од корисникот што треба да се инјектира. Во овој ексampЛе, уредот 1 има две грешки: на рамка 0x2274, бит 0x05EF и на рамка 0x2264, бит 0x0500.
Одредување листа на грешки од режимот на барање
Можете интерактивно да ракувате со функцијата Targeted Fault Injection со одредување на бројот на дефекти да биде 0 (-n 0). Дебагерот за инјектирање дефекти ги прикажува командите за брз режим и нивните описи.
| Команда за брз режим | Опис |
| F | Инјектирајте дефект |
| E | Прочитајте го EMR |
| S | Грешки во чистењето |
| Q | Откажи |
Во промпт режим, можете сами да ја издадете командата F за да внесете единечна грешка на случајна локација во уредот. Во следните прampАко се користи командата F во промпт режим, се инјектираат три грешки. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +
- Грешка 1 – Еднобитна грешка на рамка 0x12, бит 0x34
- Грешка 2 – Непоправлива грешка на рамката 0x56, бит 0x78 (* означува повеќебитна грешка)
- Грешка 3 – Двојна соседна грешка на рамката 0x9A, бит 0xBC (a + означува двојна битна грешка)
F 0x12 0x34 0x56 0x78 * Се вбризгува една (стандардна) грешка: Грешка 1 – Грешка од еден бит на рамка 0x12, бит 0x34. Локациите по првата локација на рамка/бит се игнорираат. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00
Се инјектираат три грешки:
- Грешка 1 – Еднобитна грешка на рамка 0x12, бит 0x34
- Грешка 2 – Непоправлива грешка на рамка 0x56, бит 0x78
- Грешка 3 – Двојна соседна грешка на рамка 0x9A, бит 0xBC
- Локациите по првите 3 парови рамка/бит се игнорираат
Одредување на локации на бит CRAM
Забелешка:
Кога Дебагерот за вбризгување на дефект ќе открие грешка CRAM EDCRC, Регистарот за пораки за грешка (EMR) ги содржи синдромот, бројот на рамката, локацијата на битот и типот на грешка (единечна, двојна или повеќебитна) на откриената грешка CRAM. За време на тестирањето на системот, зачувајте ја содржината на EMR пријавена од Дебагерот за вбризгување дефекти кога ќе откриете дефект на EDCRC. Со снимените EMR содржини, можете да ги доставувате броевите на рамката и битовите до Debugger-от за вбризгување на грешки за да ги повтори грешките забележани за време на тестирањето на системот, за дополнително дизајнирање и карактеризирање на одговорот за обновување на системот на таа грешка.
Поврзани информации
AN 539: Методологија на тестирање или откривање и враќање на грешки со користење на CRC во уредите Intel FPGA
Напредни опции на командната линија: ASD региони и тежина на типот на грешка
Можете да го користите интерфејсот на командната линија за дебагер за инјектирање дефекти за да внесете грешки во ASD регионите и да ги мерите типовите на грешки. Прво, ја одредувате мешавината на типови грешки (единечен бит, двојна соседна и повеќебитна неисправлива) користејќи го -weight . . опција. За прample, за мешавина од 50% единечни грешки, 30% двојни соседни грешки и 20% повеќебитни неисправливи грешки, користете ја опцијата –weight=50.30.20. Потоа, за да наведете ASD регион, користете ја опцијата -smh за да го вклучите SMH file и означете го ASD регионот за цел. За прample: $ quartus_fid –cable=USB-BlasterII –index “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –број=30
Овој ексampЛе команда:
- Го програмира уредот и инјектира дефекти (низа пи)
- Инјектира 100% единечни грешки (100.0.0)
- Се инјектира само во ASD_REGION 2 (означено со број 2)
- Вбризгува 30 грешки
Корисничко упатство за инјектирање на дефекти Архиви
Ако не е наведена верзија на основната IP IP, се применува упатството за корисникот за претходната верзија на основната IP.
Корисничко упатство за Историја на ревизии на документи за IP Core инјекција со дефекти
| Верзија на документ | Интел Quartus Prime верзија | Промени |
| 2019.07.09 | 18.1 | Ажурирано на Опис на IP пин за инјектирање на дефект тема за разјаснување на сигналите Ресетирај, error_injected и error_scrubbed. |
| 2018.05.16 | 18.0 | • Додадени се следните теми од прирачникот Intel Quartus Prime Pro Edition:
— Дефинирање на области за вбризгување на дефекти и поттеми. — Користење на дебагерот за вбризгување на дефекти и поттеми. — Интерфејс на командната линија и поттеми. • Преименувано Intel FPGA Fault Injection IP јадро во Fault Injection Intel FPGA IP. |
| Датум | Верзија | Промени |
| 2017.11.06 | 17.1 | • Ребрендиран како Интел.
• Додадена е поддршка за уреди Intel Cyclone 10 GX. |
| 2016.10.31 | 16.1 | Ажурирана поддршка за уредот. |
| 2015.12.15 | 15.1 | • Променет Quartus II во Quartus Prime софтвер.
• Фиксна врска поврзана со само-референцирање. |
| 2015.05.04 | 15.0 | Почетно ослободување. |
Документи / ресурси
 |
intel UG-01173 Вбризгување на дефекти FPGA IP Core [pdf] Упатство за корисникот UG-01173 Неисправно вбризгување FPGA IP Core, UG-01173, Fault Injection FPGA IP Core, Injection c, Injection FPGA IP Core |
