intel UG-01173 Fault Injection FPGA IP Core

Vika-injektio Intel® FPGA IP Core -käyttöopas

Fault Injection Intel® FPGA IP -ydin syöttää virheet FPGA-laitteen konfigurointi-RAM-muistiin (CRAM). Tämä menettely simuloi pehmeitä virheitä, joita voi esiintyä normaalin toiminnan aikana yksittäisten tapahtumien häiriöiden (SEU) vuoksi. SEU:t ovat harvinaisia, ja siksi niitä on vaikea testata. Kun olet luonut Fault Injection IP -ytimen suunnitteluasi ja määrittänyt laitteesi, voit käyttää Intel Quartus® Prime Fault Injection Debugger -työkalua tahallisten virheiden aikaansaamiseen FPGA:ssa testataksesi järjestelmän vastausta näihin virheisiin.

Aiheeseen liittyvät tiedot

• Yksittäinen tapahtuma järkyttää
• AN 737: SEU:n tunnistus ja palautus Intel Arria 10 -laitteissa

Ominaisuudet

• Voit arvioida järjestelmän vastetta yksittäisten tapahtumien toiminnallisten keskeytysten (SEFI) vähentämiseksi.
• Mahdollistaa SEFI-karakterisoinnin tekemisen talon sisällä, jolloin koko järjestelmäkeilan testausta ei tarvita. Sen sijaan voit rajoittaa keilan testauksen aikavirheisiin (FIT)/Mb-mittauksiin laitetasolla.
• Skaalaa FIT-suhteet suunnitteluarkkitehtuurisi kannalta merkityksellisen SEFI-luokituksen mukaan. Voit jakaa vikailmoitukset satunnaisesti koko laitteelle tai rajoittaa ne tietyille toiminnallisille alueille testauksen nopeuttamiseksi.
• Optimoi suunnittelusi vähentääksesi yhden tapahtuman aiheuttamia häiriöitä (SEU).

Laitteen tuki

Fault Injection -IP-ydin tukee Intel Arria® 10-, Intel Cyclone® 10 GX- ja Stratix® V -perheen laitteita. Cyclone V -tuoteperhe tukee Fault Injection -toimintoa laitteissa, joiden tilauskoodissa on -SC-liite. Ota yhteyttä paikalliseen myyntiedustajaasi saadaksesi tietoja -SC-liitteenä olevista Cyclone V -laitteista.

Resurssien käyttö ja suorituskyky
Intel Quartus Prime -ohjelmisto luo seuraavan resurssiarvion Stratix V A7 FPGA:lle. Muiden laitteiden tulokset ovat samanlaisia.

Intel Corporation. Kaikki oikeudet pidätetään. Intel, Intel-logo ja muut Intel-merkit ovat Intel Corporationin tai sen tytäryhtiöiden tavaramerkkejä. Intel takaa FPGA- ja puolijohdetuotteidensa suorituskyvyn nykyisten vaatimusten mukaisesti Intelin vakiotakuun mukaisesti, mutta pidättää oikeuden tehdä muutoksia tuotteisiin ja palveluihin milloin tahansa ilman erillistä ilmoitusta. Intel ei ota minkään tässä kuvatun tiedon, tuotteen tai palvelun soveltamisesta tai käytöstä johtuvaa vastuuta tai vastuuta, paitsi jos Intel on nimenomaisesti kirjallisesti hyväksynyt. Intelin asiakkaita kehotetaan hankkimaan uusin versio laitteen teknisistä tiedoista ennen kuin he luottavat julkaistuihin tietoihin ja ennen kuin he tilaavat tuotteita tai palveluita. *Muut nimet ja tuotemerkit voidaan väittää muiden omaisuudeksi.

Vika-injektion IP Core FPGA -suorituskyky ja resurssien käyttö

Laite	ALMs	Logiikkarekisterit		M20K
		Ensisijainen	Toissijainen
Stratix V A7	3,821	5,179	0	0

Intel Quartus Prime -ohjelmistoasennus sisältää Intel FPGA IP -kirjaston. Tämä kirjasto tarjoaa monia hyödyllisiä IP-ytimiä tuotantokäyttöön ilman lisälisenssiä. Jotkut Intel FPGA IP -ytimet vaativat erillisen lisenssin ostamisen tuotantokäyttöä varten. Intel FPGA IP Evaluation Mode -tilan avulla voit arvioida näitä lisensoituja Intel FPGA IP -ytimiä simulaatiossa ja laitteistossa ennen kuin päätät ostaa täyden tuotanto-IP-ydinlisenssin. Sinun tarvitsee vain ostaa täysi tuotantolisenssi lisensoiduille Intel IP -ytimille, kun olet suorittanut laitteistotestauksen ja olet valmis käyttämään IP:tä tuotannossa. Intel Quartus Prime -ohjelmisto asentaa oletusarvoisesti IP-ytimet seuraaviin paikkoihin:

IP Core -asennuspolku

IP Core -asennuspaikat

Sijainti	Ohjelmisto	Alusta
:\intelFPGA_pro\quartus\ip\altera	Intel Quartus Prime Pro Edition	Windows *
:\intelFPGA\quartus\ip\altera	Intel Quartus Prime Standard Edition	Windows
:/intelFPGA_pro/quartus/ip/altera	Intel Quartus Prime Pro Edition	Linux *
:/intelFPGA/quartus/ip/altera	Intel Quartus Prime Standard Edition	Linux

Huomautus: Intel Quartus Prime -ohjelmisto ei tue välilyöntejä asennuspolulla.

IP-ytimien mukauttaminen ja luominen
Voit mukauttaa IP-ytimiä tukemaan monenlaisia ​​sovelluksia. Intel Quartus Prime IP Catalog ja parametrieditori mahdollistavat IP-ydinporttien, ominaisuuksien ja lähdön nopean valinnan ja konfiguroinnin. files.

IP-katalogi- ja parametrieditori
IP-katalogi näyttää projektiisi käytettävissä olevat IP-ytimet, mukaan lukien Intel FPGA IP ja muut IP-osoitteet, jotka lisäät IP-katalogihakupolkuun. Käytä seuraavia IP-katalogin ominaisuuksia IP-ytimen paikallistamiseen ja mukauttamiseen:

• Suodata IP-katalogi näyttääksesi IP aktiiviselle laiteperheelle tai Näytä IP kaikille laiteperheille. Jos sinulla ei ole avointa projektia, valitse IP-luettelosta laiteperhe.
• Kirjoita Haku-kenttään etsiäksesi minkä tahansa IP-ytimen täydellisen tai osittaisen nimen IP-luettelosta.
• Napsauta hiiren kakkospainikkeella IP-ytimen nimeä IP-katalogissa nähdäksesi tiedot tuetuista laitteista, avataksesi IP-ytimen asennuskansion ja saadaksesi linkkejä IP-dokumentaatioon.
• Napsauta Etsi Partner IP to access partner IP information on the web.

Parametrieditori kehottaa sinua määrittämään IP-muunnelman nimen, valinnaiset portit ja lähdön file sukupolven vaihtoehdot. Parametrieditori luo huipputason Intel Quartus Prime IP:n file (.ip) IP-muunnelmaa varten Intel Quartus Prime Pro Edition -projekteissa. Parametrieditori luo huipputason Quartus IP:n file (.qip) IP-muunnelmaa varten Intel Quartus Prime Standard Edition -projekteissa. Nämä files edustavat IP-muunnelmaa projektissa ja tallentavat parametrointitiedot.

IP-parametrieditori (Intel Quartus Prime Standard Edition)

IP Core Generation -lähtö (Intel Quartus Prime Pro Edition)

Intel Quartus Prime -ohjelmisto luo seuraavan lähdön file rakenne yksittäisille IP-ytimille, jotka eivät ole osa Platform Designer -järjestelmää.

Yksittäisen IP-ytimen sukupolven lähtö (Intel Quartus Prime Pro Edition)

• Jos se on tuettu ja käytössä IP-ydinmuunnelmassasi.

Lähtö FileIntel FPGA IP Generationin

File Nimi	Kuvaus
<your_ip>.ip	Huipputason IP-muunnelma file joka sisältää IP-ytimen parametroinnin projektissasi. Jos IP-muunnelma on osa Platform Designer -järjestelmää, parametrieditori luo myös .qsys-tiedoston. file.
<your_ip>.cmp	VHDL-komponenttien ilmoitus (.cmp) file on tekstiä file joka sisältää paikallisia yleisiä ja porttimäärityksiä, joita käytät VHDL-suunnittelussa files.
<your_ip>_generation.rpt	IP- tai Platform Designer -sukupolviloki file. Näyttää yhteenvedon viesteistä IP-luonnon aikana.
jatkui…

File Nimi	Kuvaus
<your_ip>.qgsimc (vain Platform Designer -järjestelmät)	Simuloinnin välimuisti file joka vertaa .qsys- ja .ip-tiedostoja files Platform Designer -järjestelmän ja IP-ytimen nykyisen parametroinnin kanssa. Tämä vertailu määrittää, voiko Platform Designer ohittaa HDL:n regeneroinnin.
<your_ip>.qgsynth (vain Platform Designer -järjestelmät)	Synteesi välimuisti file joka vertaa .qsys- ja .ip-tiedostoja files Platform Designer -järjestelmän ja IP-ytimen nykyisen parametroinnin kanssa. Tämä vertailu määrittää, voiko Platform Designer ohittaa HDL:n regeneroinnin.
<your_ip>.qip	Sisältää kaikki tiedot IP-komponentin integroimiseksi ja kääntämiseksi.
<your_ip>.csv	Sisältää tietoja IP-komponentin päivitystilasta.
.bsf	IP-muunnelman symboliesitys käytettäväksi lohkokaaviossa Files (.bdf).
<your_ip>.spd	Syöte file että ip-make-simscript vaatii simulointikomentosarjojen luomista. .spd file sisältää luettelon files, jonka luot simulaatiota varten, sekä tiedot alustamistasi muistoista.
<your_ip>.ppf	Pin Planner File (.ppf) tallentaa portti- ja solmumääritykset IP-komponenteille, jotka olet luonut käytettäväksi Pin Plannerin kanssa.
<your_ip>_bb.v	Käytä Verilog blackboxia (_bb.v) file tyhjänä moduuliilmoituksena käytettäväksi blackboxina.
<your_ip>_inst.v tai _inst.vhd	HDL esimampinstantiation malli. Kopioi ja liitä tämän sisältö file HDL:ään file IP-muunnelman ilmentämiseksi.
<your_ip>.regmap	Jos IP-osoite sisältää rekisteritietoja, Intel Quartus Prime -ohjelmisto luo .regmap-tiedoston file. .regmap file kuvaa isäntä- ja orjaliitäntöjen rekisterikarttatiedot. Tämä file täydentää .sopcinfo file antamalla tarkempia rekisteritietoja järjestelmästä. Tämä file mahdollistaa rekisterin näytön views ja käyttäjän mukautettavat tilastot System Consolessa.
<your_ip>.svd	Mahdollistaa HPS-järjestelmän virheenkorjaustyökalujen view niiden oheislaitteiden rekisterikartat, jotka muodostavat yhteyden HPS:ään Platform Designer -järjestelmän sisällä. Synteesin aikana Intel Quartus Prime -ohjelmisto tallentaa .svd-tiedoston files orjaliitännälle, joka näkyy järjestelmäkonsolin isäntäkoneissa .sof-tiedostossa file virheenkorjausistunnossa. System Console lukee tämän osion, josta Platform Designer kysyy rekisterikarttatietoja. Järjestelmän orjien osalta Platform Designer käyttää rekistereitä nimellä.
<your_ip>.v <your_ip>.vhd	HDL files, jotka instantoivat jokaisen alimoduulin tai lapsi-IP-ytimen synteesiä tai simulointia varten.
mentori/	Sisältää msim_setup.tcl-skriptin simulaation määrittämiseksi ja suorittamiseksi.
aldec/	Sisältää komentosarjan rivierapro_setup.tcl simulaation asentamista ja suorittamista varten.
/synopsys/vcs /synopsys/vcsmx	Sisältää komentosarjan vcs_setup.sh simulaation määrittämistä ja suorittamista varten. Sisältää komentosarjan vcsmx_setup.sh ja synopsys_sim.setup file simulaation perustamiseen ja suorittamiseen.
/kadenssi	Sisältää komentosarjan ncsim_setup.sh ja muita asetuksia files perustaa ja suorittaa simulaation.
/xcelium	Sisältää rinnakkaissimulaattorin komentosarjan xcelium_setup.sh ja muita asetuksia files perustaa ja suorittaa simulaation.
/alimoduulit	Sisältää HDL:ää files IP-ydinalimoduulille.
<IP-alimoduuli>/	Platform Designer luo /synth- ja /sim-alihakemistot jokaiselle Platform Designerin luomalle IP-alimoduulihakemistolle.

Toiminnallinen kuvaus
Fault Injection IP -ytimen avulla suunnittelijat voivat suorittaa SEFI-karakterisoinnin talon sisällä, skaalata FIT-suhteita SEFI-karakterisoinnin mukaan ja optimoida suunnitelmia SEU:iden vaikutuksen vähentämiseksi.

Yksittäisen tapahtuman häiriöiden lieventäminen

Integroidut piirit ja ohjelmoitavat logiikkalaitteet, kuten FPGA:t, ovat alttiita SEU:ille. SEU:t ovat satunnaisia, tuhoamattomia tapahtumia, jotka johtuvat kahdesta päälähteestä: alfahiukkasista ja kosmisten säteiden neutroneista. Säteily voi saada joko logiikkarekisterin, sulautetun muistibitin tai konfigurointi-RAM-bitin (CRAM) kääntämään tilaansa, mikä johtaa laitteen odottamattomaan toimintaan. Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V ja uudemmat laitteet sisältävät seuraavat CRAM-ominaisuudet:

• Error Detection Cyclical Redundance Checking (EDCRC)
• Häiriintyneen CRAM:n automaattinen korjaus (puhdistus)
• Mahdollisuus luoda häiriintynyt CRAM-tila (vikasyöttö)

Lisätietoja SEU:n lieventämisestä Intel FPGA -laitteissa on kyseisen laitteen käsikirjan SEU Mitigation -luvussa.

Vika Injection IP Pin Kuvaus

Fault Injection IP-ydin sisältää seuraavat I/O-nastat.

Vika Injection IP Core I/O Pins

Pin-nimi	Nastan suunta	Pin Kuvaus
crcerror_pin	syöttö	Tulo virheilmoitusrekisterin purkamisesta Intel FPGA IP (EMR Unloader IP). Tämä signaali vahvistetaan, kun laitteen EDCRC on havainnut CRC-virheen.
emr_data	syöttö	Virheilmoitusrekisterin (EMR) sisältö. Katso EMR-kentät sopivan laitteen käsikirjasta. Tämä tulo on Avalon Streaming -dataliitäntäsignaalin mukainen.
emr_valid	syöttö	Osoittaa, että emr_data-syötteet sisältävät kelvollisia tietoja. Tämä on Avalon Streamingin kelvollinen liitäntäsignaali.
Nollaa	syöttö	Moduulin nollaustulo. Nollausta ohjaa täysin Vika Injection Debugger.
error_injected	ulostulo	Osoittaa, että CRAM-muistiin on syötetty virhe J-näppäimen käskyn mukaisestiTAG käyttöliittymä. Aika, jonka tämä signaali vahvistaa, riippuu J:n asetuksistaTAG TCK ja ohjauslohkon signaalit. Tyypillisesti aika on noin 20 TCK-signaalin kellojaksoa.
error_scrubbed	ulostulo	Osoittaa, että laitteen kuuraus on valmis J-näppäimen käskyn mukaisestiTAG käyttöliittymä. Aika, jonka tämä signaali vahvistaa, riippuu J:n asetuksistaTAG TCK ja ohjauslohkon signaalit. Tyypillisesti aika on noin 20 TCK-signaalin kellojaksoa.
insc	ulostulo	Valinnainen lähtö. Fault Injection IP käyttää tätä kelloa, esimample, EMR_unloader-lohkon kellottamiseksi.

Vika-injektion IP-nastakaavio

Fault Injection Debuggerin ja Fault Injection IP Coren käyttäminen

Fault Injection Debugger toimii yhdessä Fault Injection IP -ytimen kanssa. Ensin instantoi IP-ydin suunnittelussasi, käännät ja lataat tuloksena olevan kokoonpanon file laitteeseesi. Suorita sitten Fault Injection Debugger -ohjelma Intel Quartus Prime -ohjelmistosta tai komentoriviltä pehmeiden virheiden simuloimiseksi.

• Fault Injection Debuggerin avulla voit suorittaa vian injektiokokeita interaktiivisesti tai eräkomennoilla, ja voit määrittää suunnittelussasi loogiset alueet vikainjektioille.
• Komentorivikäyttöliittymä on hyödyllinen, kun debuggeri suoritetaan komentosarjan avulla.

Huom

Fault Injection Debugger kommunikoi Fault Injection IP-ytimen kanssa JTAG käyttöliittymä. Fault Injection IP hyväksyy komennot JTAG käyttöliittymä ja raportoi tilan takaisin JTAG käyttöliittymä. Fault Injection IP -ydin on toteutettu laitteessasi pehmeässä logiikassa; siksi sinun on otettava huomioon tämä logiikka suunnittelussasi. Yksi menetelmä on luonnehtia suunnitelmasi vastaus SEU:hun laboratoriossa ja jättää sitten IP-ydin pois lopullisesta käyttöönotetusta suunnittelusta.

Käytät Fault Injection -IP-ydintä seuraavien IP-ytimien kanssa:

• Error Message Register Unloaderin IP-ydin, joka lukee ja tallentaa tietoja Intel FPGA -laitteiden vahvistetuista virheentunnistuspiireistä.
• (Valinnainen) Advanced SEU Detection Intel FPGA IP -ydin, joka vertaa yhden bitin virheen sijaintia herkkyyskarttaan laitteen toiminnan aikana määrittääkseen, vaikuttaako pehmeä virhe siihen.

Vika Injection Debugger ohiview Lohkokaavio

Huomautuksia:

1. Fault Injection IP kääntää kohdistetun logiikan bitit.
2. Fault Injection Debugger ja Advanced SEU Detection IP käyttävät samaa EMR Unloader -instanssia.
3. Advanced SEU Detection IP-ydin on valinnainen.

Aiheeseen liittyvät tiedot

• Tietoja SMH:sta Files sivulla 13
• Tietoja EMR Unloaderin IP-ytimestä sivulla 10
• Tietoja Advanced SEU Detection IP Coresta sivulla 11

Vika-injektion IP-ytimen luominen

HUOM

Fault Injection IP -ydin ei vaadi parametrien asettamista. Jos haluat käyttää IP-ydintä, luo uusi IP-esiintymä, sisällytä se Platform Designer (Standard) -järjestelmääsi ja yhdistä signaalit tarpeen mukaan. Sinun on käytettävä Fault Injection IP -ydintä EMR Unloaderin IP-ytimen kanssa. Fault Injection ja EMR Unloaderin IP-ytimet ovat saatavilla Platform Designerissa ja IP Catalogissa. Vaihtoehtoisesti voit luoda ne suoraan RTL-suunnitteluun käyttämällä Verilog HDL-, SystemVerilog- tai VHDL-tiedostoja.

Tietoja EMR Unloaderin IP-ytimestä
EMR Unloaderin IP-ydin tarjoaa rajapinnan EMR:lle, jota jatkuvasti päivittää laitteen EDCRC, joka tarkistaa laitteen CRAM-bittien CRC pehmeiden virheiden varalta.

Example Platform Designer -järjestelmä, joka sisältää Fault Injection IP Coren ja EMR Unloaderin IP Coren

Example Vika Injection IP Core and EMR Unloader IP Core Block Diagram

Aiheeseen liittyvät tiedot
Virheilmoitus Rekisteröidy Unloader Intel FPGA IP Core -käyttöopas

Tietoja Advanced SEU Detection IP Coresta

Käytä Advanced SEU Detection (ASD) IP-ydintä, kun SEU:n toleranssi on suunnittelun huolenaihe. Sinun on käytettävä EMR Unloaderin IP-ydintä ASD-IP-ytimen kanssa. Siksi, jos käytät ASD IP:tä ja Fault Injection IP:tä samassa mallissa, niiden on jaettava EMR Unloaderin lähtö Avalon®-ST-jakajakomponentin kautta. Seuraavassa kuvassa on Platform Designer -järjestelmä, jossa Avalon-ST-jakaja jakaa EMR-sisällön ASD- ja Fault Injection IP -ytimille.

ASD:n ja Fault Injection IP:n käyttäminen samassa Platform Designer -järjestelmässä

Aiheeseen liittyvät tiedot
Advanced SEU Detection Intel FPGA IP Core -käyttöopas

Vian ruiskutusalueiden määrittäminen
Voit määrittää FPGA:lle tietyt alueet vian lisäämistä varten käyttämällä herkkyyskartan otsikkoa (.smh). file. SMH file tallentaa laitteen CRAM-bittien koordinaatit, niille osoitetun alueen (ASD-alueen) ja kriittisyyden. Suunnitteluprosessin aikana käytät hierarkiaa tagalueen luomiseen. Sitten kääntämisen aikana Intel Quartus Prime Assembler luo SMH:n file. Fault Injection Debugger rajoittaa virheen lisäyksen tietyille laitealueille, jotka määrität SMH:ssa file.

Suorittava hierarkia Tagging
Voit määrittää testattavat FPGA-alueet määrittämällä sijainnille ASD-alueen. Voit määrittää ASD-alueen arvon mille tahansa suunnitteluhierarkian osalle Design Partitions -ikkunan avulla.

1. Valitse Tehtävät ➤ Suunnittele osioiden ikkuna.
2. Napsauta hiiren kakkospainikkeella mitä tahansa otsikkorivin kohtaa ja ota ASD-alue käyttöön näyttääksesi ASD-aluesarakkeen (jos se ei ole jo näkyvissä).
3. Anna arvo 0-16 mille tahansa osiolle määrittääksesi sen tietylle ASD-alueelle.
   • ASD-alue 0 on varattu laitteen käyttämättömille osille. Voit määrittää tälle alueelle osion ja määrittää sen ei-kriittiseksi.
   • ASD-alue 1 on oletusalue. Kaikki laitteen käytetyt osat on määritetty tälle alueelle, ellet muuta ASD-alueen määritystä.

Tietoja SMH:sta Files

SMH file sisältää seuraavat tiedot:

• Jos et käytä hierarkiaa tagSMH:n file luetteloi jokaisen CRAM-bitin ja ilmaisee, onko se herkkä suunnittelulle.
• Jos olet suorittanut hierarkian tagja muutettu oletusarvoisia ASD-aluemäärityksiä, SMH file luettelee kaikki CRAM-bitit ja sille on määritetty ASD-alue.

Fault Injection Debugger voi rajoittaa lisäyksen yhdelle tai useammalle määritetylle alueelle. Ohjaa Assembler luomaan SMH file:

• Valitse Tehtävät ➤ Laite ➤ Laite- ja Pin-valinnat ➤ Virheentunnistus CRC.
• Ota käyttöön Luo SEU-herkkyyskartta file (.smh) -vaihtoehto.

Vika-injektion debuggerin käyttäminen

HUOM
Voit käyttää Fault Injection Debuggeria muodostamalla yhteyden laitteeseesi JTAG käyttöliittymä. Määritä sitten laite ja suorita vikailmoitus. Voit käynnistää Fault Injection Debuggerin valitsemalla Intel Quartus Prime -ohjelmistossa Työkalut ➤ Vikadebuggeri. Laitteen konfigurointi tai ohjelmointi on samankaltainen kuin ohjelmoijan tai Signal Tap Logic Analyzerin kanssa.

Vika Injection Debugger

Voit määrittää JTAG ketju:

1. Napsauta Laitteiston asetukset. Työkalu näyttää tietokoneeseen liitetyn ohjelmointilaitteiston.
2. Valitse ohjelmointilaitteisto, jota haluat käyttää.
3. Napsauta Sulje.
4. Napsauta Auto Detect, joka täyttää laiteketjun ohjelmoitavilla laitteilla, jotka löytyvät JTAG ketju.

Aiheeseen liittyvät tiedot
Kohdennettu vikaruiskutusominaisuus sivulla 21

Laitteisto- ja ohjelmistovaatimukset

Fault Injection Debuggerin käyttämiseen tarvitaan seuraavat laitteistot ja ohjelmistot:

• FEATURE-rivi Intel FPGA -lisenssissäsi, joka mahdollistaa Fault Injection IP -ytimen. Saat lisätietoja ottamalla yhteyttä paikalliseen Intel FPGA -myyntiedustajaan.
• Latauskaapeli (Intel FPGA Download Cable, Intel FPGA Download Cable II, , tai II).
• Intel FPGA -kehityssarja tai käyttäjän suunnittelema kortti, jossa on JTAG yhteys testattavaan laitteeseen.
• (Valinnainen) FEATURE-rivi Intel FPGA -lisenssissäsi, joka mahdollistaa Advanced SEU Detection IP -ytimen.

Laitteen ja Vika Injection Debuggerin määrittäminen

Vika-injektion debuggeri käyttää .sof-tiedostoa ja (valinnaisesti) herkkyyskartan otsikkoa (.smh). file. Ohjelmistoobjekti File (.sof) määrittää FPGA:n. .smh file määrittää laitteen CRAM-bittien herkkyyden. Jos et anna .smh file, Fault Injection Debugger syöttää viat satunnaisesti läpi CRAM-bittien. .sof-tiedoston määrittäminen:

1. Valitse FPGA, jonka haluat määrittää Laiteketju-ruudusta.
2. Napsauta Valitse File.
3. Siirry .sof-tiedostoon ja napsauta OK. Fault Injection Debugger lukee .sof.
4. (Valinnainen) Valitse SMH file.
   Jos et määritä SMH:ta file, Fault Injection Debugger syöttää viat satunnaisesti koko laitteeseen. Jos määrität SMH:n file, voit rajoittaa injektiot laitteen käytettyihin alueisiin.
   • Napsauta laitetta hiiren kakkospainikkeella Laiteketju-ruudussa ja napsauta sitten Valitse SMH File.
   • Valitse SMH file.
   • Napsauta OK.
5. Ota käyttöön Ohjelma/Määritä.
6. Napsauta Käynnistä.

Fault Injection Debugger määrittää laitteen .sof.

Kontekstivalikko SMH:n valitsemista varten File

Alueiden rajoittaminen vikaruiskutusta varten

SMH:n lataamisen jälkeen file, voit ohjata Fault Injection Debuggerin toimimaan vain tietyillä ASD-alueilla. Voit määrittää ASD-alueet, joille vikoja syötetään:

1. Napsauta hiiren kakkospainikkeella FPGA-kuvaketta Laiteketju-ruudussa ja napsauta Näytä laitteen herkkyyskartta.
2. Valitse ASD-alue(t) vian lisäämistä varten.

Laitteen herkkyyskartta Viewer

Virhetyyppien määrittäminen

Voit määrittää erityyppisiä virheitä injektiota varten.

• Yksittäiset virheet (SE)
• Kaksinkertaiset virheet (DAE)
• Korjaamattomat monibittiset virheet (EMBE)

Intel FPGA -laitteet voivat korjata yhden ja kahden vierekkäisen virheet itse, jos pesutoiminto on käytössä. Intel FPGA -laitteet eivät voi korjata monibittisiä virheitä. Katso SEU:iden vähentämistä koskevasta luvusta lisätietoja näiden virheiden virheenkorjauksesta. Voit määrittää ruiskutettavien vikojen yhdistelmän ja ruiskutusaikavälin. Injektioaikavälin määrittäminen:

1. Valitse Vika Injection Debuggerissa Työkalut ➤ Asetukset.
2. Vedä punainen ohjain virheiden joukkoon. Vaihtoehtoisesti voit määrittää sekoituksen numeerisesti.
3. Määritä ruiskutusvälin aika.
4. Napsauta OK.

Kuva 12. SEU-vikatyyppien sekoituksen määrittäminen

Aiheeseen liittyvät tiedot Yksittäisen tapahtuman häirinnän lieventäminen

Injektiovirheet

Voit lisätä virheitä useissa tiloissa:

• Lisää yksi virhe komentoon
• Lisää useita virheitä komennolla
• Lisää virheitä, kunnes käsketään pysähtymään

Näiden vikojen lisääminen:

1. Ota käyttöön Inject Fault -vaihtoehto.
2. Valitse, haluatko suorittaa virheen lisäyksen useiden iteraatioiden ajan vai kunnes se lopetetaan:
   • Jos päätät ajaa pysäyttämiseen asti, Vika Injektio -debuggeri lisää virheet Työkalut ➤ Asetukset -valintaikkunassa määritetyin aikavälein.
   • Jos haluat suorittaa virheen lisäyksen tietylle iteraatiomäärälle, anna numero.
3. Napsauta Käynnistä.

Huomautus: Fault Injection Debugger toimii määritetyn määrän iteraatioita tai kunnes se pysäytetään. Intel Quartus Prime Messages -ikkuna näyttää viestejä syötetyistä virheistä. Saat lisätietoja syötetyistä vioista napsauttamalla Lue EMR. Fault Injection Debugger lukee laitteen EMR:n ja näyttää sisällön Viestit-ikkunassa.

Intel Quartus Prime Error Injection ja EMR-sisältöviestit

Tallennusvirheet
Voit tallentaa minkä tahansa lisätyn vian sijainnin huomioimalla Intel Quartus Prime Messages -ikkunassa ilmoitetut parametrit. Jos esimampJos injektoitu vika johtaa käyttäytymiseen, jonka haluat toistaa uudelleen, voit kohdistaa pistoksen kyseiseen paikkaan. Suoritat kohdistetun lisäyksen käyttämällä Fault Injection Debugger -komentorivikäyttöliittymää.

Injektoitujen virheiden poistaminen
Palauta FPGA:n normaali toiminta napsauttamalla Scrub. Kun pyyhit virhettä, laitteen EDCRC-toimintoja käytetään virheiden korjaamiseen. Kuurausmekanismi on samanlainen kuin laitteen käytön aikana käytetty.

Komentorivikäyttöliittymä
Voit suorittaa Fault Injection Debuggerin komentorivillä quartus_fid-suoritettavalla tiedostolla, mikä on hyödyllistä, jos haluat suorittaa vian lisäyksen komentosarjasta.

Taulukko 5. Komentorivin argumentit vian injektiolle

Lyhyt argumentti	Pitkä argumentti	Kuvaus
c	kaapeli	Määritä ohjelmointilaitteisto tai kaapeli. (Edellytetään)
i	indeksi	Määritä aktiivinen laite vian ilmoittamiseen. (Edellytetään)
n	määrä	Määritä lisättävien virheiden määrä. Oletusarvo on 1. (Valinnainen)
t	aika	Injektioiden välinen aika. (Valinnainen)

Huomautus: Käytä komentoa quartus_fid –help view kaikki saatavilla olevat vaihtoehdot. Seuraava koodi tarjoaa esimamples käyttämällä Fault Injection Debugger -komentorivikäyttöliittymää.
#######################################################

• # Selvitä, mitä USB-kaapeleita on saatavilla tähän tapaukseen
• # Tulos osoittaa, että yksi kaapeli on saatavana, nimeltään "USB-Blaster" #
• $ quartus_fid –lista . . .
• Info: Komento: quartus_fid –list
  1. USB-Blaster sj-sng-z4 [USB-0] Info: Intel Quartus Prime 64-Bit Fault Injection Debugger onnistui. 0 virhettä, 0 varoitusta
• ############################################
• # Selvitä, mitkä laitteet ovat käytettävissä USB-Blaster-kaapelilla
• # Tulos näyttää kaksi laitetta: Stratix V A7 ja MAX V CPLD. #
• $ quartus_fid -kaapeli USB-Blaster -a
• Info: Komento: quartus_fid –cable=USB-Blaster -a
• Info (208809): Ohjelmointikaapelin "USB-Blaster on sj-sng-z4 [USB-0]" käyttö
  1. USB-Blaster sj-sng-z4:ssä [USB-0]
• 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
• 020A40DD 5M2210Z/EPM2210
• Info: Intel Quartus Prime 64-Bit Fault Injection Debugger onnistui.
• 0 virhettä, 0 varoitusta
• ############################################
• # Ohjelmoi Stratix V -laite
• # Valinta –index määrittää kytketylle laitteelle suoritetut toiminnot.
• # “=svgx.sof” yhdistää .sof:n file laitteen kanssa
• # "#p" tarkoittaa laitteen ohjelmointia #
• $ quartus_fid –kaapeli USB-Blaster –indeksi “@1=svgx.sof#p” . . .
• Info (209016): Laitehakemiston konfigurointi 1
• Info (209017): Laite 1 sisältää JTAG Tunnuskoodi 0x029030DD
• Info (209007): Konfigurointi onnistui — 1 laite(a) määritetty
• Info (209011): Onnistuneesti suoritetut toiminnot
• Info (208551): Ohjelman allekirjoitus laitteeseen 1.
• Info: Intel Quartus Prime 64-Bit Fault Injection Debugger onnistui.
• 0 virhettä, 0 varoitusta
• ############################################
• # Ilmoita vika laitteeseen.
• # #i-operaattori ilmoittaa vikojen syöttämisestä
• # -n 3 tarkoittaa, että syötetään 3 vikaa #
• $ quartus_fid –kaapeli USB-Blaster –indeksi “@1=svgx.sof#i” -n 3
• Tiedot: Komento: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
• Info (208809): Ohjelmointikaapelin "USB-Blaster on sj-sng-z4 [USB-0]" käyttö
• Info (208521): Lisää 3 virhettä laitteisiin
• Info: Intel Quartus Prime 64-Bit Fault Injection Debugger onnistui.
• 0 virhettä, 0 varoitusta
• ############################################
• # Interaktiivinen tila.
• # #i-operaation käyttäminen komennolla -n 0 asettaa debuggerin interaktiiviseen tilaan.
• # Huomaa, että 3 vikaa syötettiin edellisessä istunnossa;
• # “E” lukee viat tällä hetkellä EMR Unloaderin IP-ytimessä. #
• $ quartus_fid –kaapeli USB-Blaster –indeksi “@1=svgx.sof#i” -n 0
• Tiedot: Komento: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
• Info (208809): Ohjelmointikaapelin "USB-Blaster on sj-sng-z4 [USB-0]" käyttö
• Tulla sisään :
• 'F' ilmoittaa virheestä
• "E" tarkoittaa EMR:ää
• "S" puhdistaa virheitä
• 'Q' lopettaaksesi E
• Info (208540): EMR-taulukon lukeminen
• Info (208544): 3 kehysvirhettä havaittu laitteessa 1.
• Info (208545): Virhe #1: Yksittäinen virhe kehyksessä 0x1028 bitissä 0x21EA.
• Info (10914): Virhe #2 : Korjaamaton monibittinen virhe kehyksessä 0x1116.
• Info (208545): Virhe #3: Yksittäinen virhe kehyksessä 0x1848 bitillä 0x128C.
• 'F' ilmoittaa virheestä
• "E" tarkoittaa EMR:ää
• "S" puhdistaa virheitä
• 'Q' lopettaaksesi Q
• Tiedot: Intel Quartus Prime 64-Bit Fault Injection Debugger onnistui. 0 virhettä, 0 varoitusta
• Tiedot: Huippu virtuaalimuisti: 1522 megatavua
• Tiedot: Käsittely päättyi: ma 3. marraskuuta 18:50:00 2014
• Tiedot: Kulunut aika: 00:00:29
• Tiedot: Suorittimen kokonaisaika (kaikilla prosessoreilla): 00:00:13

Kohdennettu vikaruiskutusominaisuus

Huom

Fault Injection Debugger syöttää viat FPGA:han satunnaisesti. Targeted Fault Injection -ominaisuuden avulla voit kuitenkin lisätä viat kohdennettuihin paikkoihin CRAM:ssa. Tämä operaatio voi olla hyödyllinen esimample, jos huomasit SEU-tapahtuman ja haluat testata FPGA- tai järjestelmän vastetta samaan tapahtumaan palautusstrategian muuttamisen jälkeen. Targeted Fault Injection -ominaisuus on käytettävissä vain komentoriviliittymästä. Voit määrittää, että virheet lisätään komentoriviltä tai kehotetilassa. Liittyviä tietoja

AN 539: Testausmetodologia tai virheiden havaitseminen ja palautus käyttämällä Intel FPGA -laitteiden CRC:tä

Virheluettelon määrittäminen komentoriviltä

Targeted Fault Injection -ominaisuuden avulla voit määrittää virheluettelon komentoriviltä, ​​kuten seuraavassa esim.ample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ Missä: c 1 osoittaa, että FPGA:ta ohjataan tietokoneesi ensimmäisellä kaapelilla. i "@1= six.sof#i" osoittaa, että ketjun ensimmäinen laite on ladattu objektilla file svgx.sof ja siihen lisätään vikoja. n 2 tarkoittaa, että kaksi vikaa syötetään. user=”@1= 0x2274 0x05EF 0x2264 0x0500” on käyttäjän määrittelemä luettelo lisättävistä vioista. Tässä example, laitteessa 1 on kaksi vikaa: kehyksessä 0x2274, bitti 0x05EF ja kehyksessä 0x2264, bitti 0x0500.

Virheluettelon määrittäminen kehotetilassa

Voit käyttää Targeted Fault Injection -toimintoa interaktiivisesti määrittämällä vikojen lukumääräksi 0 (-n 0). Fault Injection Debugger näyttää kehotetilan komennot ja niiden kuvaukset.

Kehotustilan komento	Kuvaus
F	Lisää vika
E	Lue EMR
S	Pesuvirheet
Q	Lopettaa

Kehotetilassa voit antaa pelkän F-komennon lisätäksesi yksittäisen vian laitteen satunnaiseen paikkaan. Seuraavassa exampJos F-komentoa käytetään kehotetilassa, syötetään kolme virhettä. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

• Virhe 1 – Yhden bitin virhe kehyksessä 0x12, bitissä 0x34
• Virhe 2 – Korjaamaton virhe kehyksessä 0x56, bitti 0x78 (* tarkoittaa monibitistä virhettä)
• Virhe 3 – Kaksinkertainen vierekkäinen virhe kehyksessä 0x9A, bitti 0xBC (+ tarkoittaa kaksoisbittivirhettä)

F 0x12 0x34 0x56 0x78 * Yksi (oletus) virhe lisätään: Virhe 1 – Yhden bitin virhe kehyksessä 0x12, bitti 0x34. Ensimmäisen kehyksen/bittipaikan jälkeiset paikat ohitetaan. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

Kolme virhettä syötetään:

• Virhe 1 – Yhden bitin virhe kehyksessä 0x12, bitissä 0x34
• Virhe 2 – Korjaamaton virhe kehyksessä 0x56, bitissä 0x78
• Virhe 3 – Kaksinkertainen vierekkäinen virhe kehyksessä 0x9A, bitti 0xBC
• Kolmen ensimmäisen kehys/bitti-parin jälkeiset sijainnit ohitetaan

CRAM-bittipaikkojen määrittäminen

Huomautus: 

Kun Fault Injection Debugger havaitsee CRAM EDCRC -virheen, Error Message Register (EMR) sisältää havaitun CRAM-virheen oireyhtymän, kehysnumeron, bittipaikan ja virhetyypin (yksi-, kaksi- tai monibittinen). Kun havaitset EDCRC-vian, tallenna järjestelmän testauksen aikana Fault Injection Debuggerin ilmoittama EMR-sisältö. Tallennetun EMR-sisällön avulla voit toimittaa kehys- ja bittinumerot Fault Injection Debuggerille, jotta voit toistaa järjestelmän testauksen aikana havaitut virheet, suunnitella edelleen ja karakterisoida järjestelmän palautusvasteen kyseiseen virheeseen.

Aiheeseen liittyvät tiedot
AN 539: Testausmetodologia tai virheiden havaitseminen ja palauttaminen CRC:llä Intel FPGA -laitteissa

Komentorivin lisäasetukset: ASD-alueet ja virhetyypin painotus

Voit käyttää Fault Injection Debugger -komentorivikäyttöliittymää virheiden lisäämiseen ASD-alueille ja virhetyyppien painottamiseen. Ensin määrität virhetyyppien yhdistelmän (yksi bitti, kaksi vierekkäistä ja monibittinen korjaamaton) käyttämällä -weight . . vaihtoehto. esimample, jos haluat yhdistelmän 50 % yksittäisiä virheitä, 30 % kaksinkertaisia ​​vierekkäisiä virheitä ja 20 % monibittisiä korjaamattomia virheitä, käytä vaihtoehtoa –weight=50.30.20. Tämän jälkeen voit kohdistaa ASD-alueelle käyttämällä -smh-vaihtoehtoa sisällyttääksesi SMH:n file ja osoita kohdennettava ASD-alue. esimample: $ quartus_fid –kaapeli=USB-BlasterII –indeksi “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –number=30

Tämä example komento:

• Ohjelmoi laitteen ja syöttää vikoja (pi-merkkijono)
• Lisää 100 % yksibittisiä vikoja (100.0.0)
• Ruiskuttaa vain alueelle ASD_REGION 2 (merkitty numerolla 2)
• Ruiskuttaa 30 vikaa

Fault Injection IP Core User Guide -arkistot

IP Core -versio	Käyttöopas
18.0	Vika-injektio Intel FPGA IP Core -käyttöopas
17.1	Intel FPGA Fault Injection IP Core -käyttöopas
16.1	Altera Fault Injection IP Core -käyttöopas
15.1	Altera Fault Injection IP Core -käyttöopas

Jos IP-ydinversiota ei ole luettelossa, sovelletaan edellisen IP-ydinversion käyttöopasta.

Asiakirjan Revision History for Fault Injection IP Core -käyttöopas

Asiakirjan versio	Intel Quartus Prime -versio	Muutokset
2019.07.09	18.1	Päivitetty Vika Injection IP Pin Kuvaus aihe selventää Reset-, error_injected- ja error_scrubbed-signaaleja.
2018.05.16	18.0	• Lisätty seuraavat aiheet Intel Quartus Prime Pro Edition -käsikirjasta: —   Vian ruiskutusalueiden määrittäminen ja ala-aiheita. —   Vika-injektion debuggerin käyttäminen ja ala-aiheita. —   Komentorivikäyttöliittymä ja ala-aiheita. • Intel FPGA Fault Injection IP -ydin nimettiin uudelleen Fault Injection Intel FPGA IP:ksi.

Päivämäärä	Versio	Muutokset
2017.11.06	17.1	• Uusi nimi Intel. • Lisätty Intel Cyclone 10 GX -laitetuki.
2016.10.31	16.1	Päivitetty laitetuki.
2015.12.15	15.1	• Quartus II vaihdettiin Quartus Prime -ohjelmistoon. • Korjattu itseviittaukseen liittyvä linkki.
2015.05.04	15.0	Alkuperäinen julkaisu.

 

Asiakirjat / Resurssit

intel UG-01173 Fault Injection FPGA IP Core [pdfKäyttöopas UG-01173 Vika Injection FPGA IP Core, UG-01173, Fault Injection FPGA IP Core, Injection c, Injection FPGA IP Core

Viitteet

• Käyttöopas