intel UG-01173 فالٽ انجيڪشن FPGA IP ڪور
فالٽ انجيڪشن Intel® FPGA IP ڪور يوزر گائيڊ
فالٽ انجيڪشن Intel® FPGA IP ڪور هڪ FPGA ڊوائيس جي ترتيب واري رام (CRAM) ۾ غلطيون داخل ڪري ٿو. اهو طريقو نرم غلطين کي نقل ڪري ٿو جيڪو عام آپريشن دوران ٿي سگهي ٿو سنگل ايونٽ اپٽس (SEUs) جي ڪري. SEUs ناياب واقعا آهن ۽ تنهن ڪري امتحان ڏيڻ ڏکيو آهي. توھان کان پوءِ فالٽ انجيڪشن IP ڪور کي پنھنجي ڊيزائن ۾ ۽ پنھنجي ڊيوائس کي ترتيب ڏيڻ کان پوءِ، توھان استعمال ڪري سگھو ٿا Intel Quartus® Prime Fault Injection Debugger اوزار FPGA ۾ ارادي غلطيون پيدا ڪرڻ لاءِ انھن غلطين جي سسٽم جي جواب کي جانچڻ لاءِ.
لاڳاپيل معلومات
- سنگل ايونٽ اپٽس
- AN 737: Intel Arria 10 ڊوائيسز ۾ SEU جي چڪاس ۽ بحالي
خاصيتون
- توهان کي اجازت ڏئي ٿي سسٽم جي جواب جو جائزو وٺڻ لاءِ سنگل ايونٽ فنڪشنل مداخلت (SEFI) کي گهٽائڻ لاءِ.
- توھان کي اجازت ڏئي ٿو گھر ۾ SEFI خاصيت انجام ڏيڻ، پوري سسٽم جي بيم جي جاچ جي ضرورت کي ختم ڪندي. ان جي بدران، توهان بيم ٽيسٽ کي وقت ۾ ناڪامي تائين محدود ڪري سگهو ٿا (FIT)/Mb ماپ ڊوائيس سطح تي.
- SEFI جي خصوصيت جي مطابق FIT جي شرح جو اندازو لڳايو جيڪو توهان جي ڊيزائن آرڪيٽيڪچر سان لاڳاپيل آهي. توھان بي ترتيب طور سڄي ڊوائيس ۾ غلطي انجيڪشن کي ورهائي سگھو ٿا، يا انھن کي مخصوص فنڪشنل علائقن تائين محدود ڪري سگھو ٿا ٽيسٽ کي تيز ڪرڻ لاءِ.
- ھڪڙي ايونٽ اپ سيٽس (SEU) جي ڪري رڪاوٽ کي گھٽائڻ لاءِ پنھنجي ڊيزائن کي بهتر بڻايو.
ڊوائيس سپورٽ
فالٽ انجيڪشن IP ڪور Intel Arria® 10، Intel Cyclone® 10 GX ۽ Stratix® V خانداني ڊوائيسز کي سپورٽ ڪري ٿو. سائڪلون V خاندان ڊوائيسز تي فالٽ انجيڪشن کي سپورٽ ڪري ٿو آرڊرنگ ڪوڊ ۾ -SC لافڪس سان. -SC suffix Cyclone V ڊوائيسز تي معلومات جي آرڊر لاءِ پنهنجي مقامي سيلز نمائندي سان رابطو ڪريو.
وسيلن جي استعمال ۽ ڪارڪردگي
Intel Quartus Prime سافٽ ويئر Stratix V A7 FPGA لاءِ هيٺين وسيلن جو تخمينو ٺاهي ٿو. ٻين ڊوائيسز جا نتيجا ساڳيا آهن.
Intel Corporation. سڀ حق محفوظ آهن. Intel، Intel لوگو، ۽ ٻيا Intel نشان آھن Intel Corporation يا ان جي ماتحت ادارن جا ٽريڊ مارڪ. Intel وارنٽي ڏئي ٿو پنهنجي FPGA ۽ سيمڪنڊڪٽر پروڊڪٽس جي ڪارڪردگي کي موجوده وضاحتن مطابق Intel جي معياري وارنٽي مطابق، پر ڪنهن به وقت بغير اطلاع جي ڪنهن به پروڊڪٽس ۽ خدمتن ۾ تبديليون ڪرڻ جو حق محفوظ رکي ٿو. Intel هتي بيان ڪيل ڪنهن به معلومات، پراڊڪٽ، يا خدمت جي ايپليڪيشن يا استعمال مان پيدا ٿيندڙ ڪابه ذميواري يا ذميواري قبول نه ڪندو آهي سواءِ انٽيل طرفان لکڻ ۾ واضح طور تي اتفاق ڪيو ويو. Intel گراهڪن کي صلاح ڏني وئي آهي ته ڪنهن به شايع ٿيل معلومات تي ڀروسو ڪرڻ کان پهريان ۽ پروڊڪٽس يا خدمتن لاءِ آرڊر ڏيڻ کان پهريان ڊوائيس جي وضاحتن جو جديد نسخو حاصل ڪن. * ٻيا نالا ۽ برانڊ ٻين جي ملڪيت طور دعوي ڪري سگھن ٿا.
غلطي انجکشن IP ڪور FPGA ڪارڪردگي ۽ وسيلن جي استعمال
| ڊوائيس | ALMs | منطق رجسٽر | M20K | |
| پرائمري | ثانوي | |||
| Stratix V A7 | 3,821 | 5,179 | 0 | 0 |
Intel Quartus Prime سافٽ ويئر جي تنصيب ۾ Intel FPGA IP لائبريري شامل آهي. هي لائبريري توهان جي پيداوار جي استعمال لاءِ اضافي لائسنس جي ضرورت کان سواءِ ڪيترائي مفيد IP ڪور فراهم ڪري ٿي. ڪجھ Intel FPGA IP cores جي پيداوار جي استعمال لاءِ الڳ لائسنس خريد ڪرڻ جي ضرورت آھي. Intel FPGA IP تشخيصي موڊ توهان کي اجازت ڏئي ٿو انهن لائسنس يافته Intel FPGA IP cores جو سموليشن ۽ هارڊويئر ۾، مڪمل پروڊڪشن IP ڪور لائسنس خريد ڪرڻ جو فيصلو ڪرڻ کان اڳ. توهان کي صرف هڪ مڪمل پيداوار لائسنس خريد ڪرڻ جي ضرورت آهي لائسنس يافته Intel IP cores لاءِ جڏهن توهان هارڊويئر ٽيسٽ مڪمل ڪريو ۽ پيداوار ۾ IP استعمال ڪرڻ لاءِ تيار آهيو. Intel Quartus Prime سافٽ ويئر هيٺ ڏنل جڳهن ۾ IP ڪور انسٽال ڪري ٿو ڊفالٽ طور:
IP ڪور تنصيب جو رستو
IP ڪور تنصيب جون جڳھون
| مقام | سافٽ ويئر | پليٽ فارم |
| :\intelFPGA_pro\quartus\ip\altera | Intel Quartus Prime Pro Edition | ونڊوز * |
| :\intelFPGA\quartus\ip\altera | Intel Quartus Prime Standard Edition | ونڊوز |
| :/intelFPGA_pro/quartus/ip/altera | Intel Quartus Prime Pro Edition | لينڪس * |
| :/intelFPGA/quartus/ip/altera | Intel Quartus Prime Standard Edition | لينڪس |
نوٽ: Intel Quartus Prime سافٽ ويئر انسٽاليشن جي رستي ۾ جڳهن کي سپورٽ نٿو ڪري.
IP ڪور کي ترتيب ڏيڻ ۽ پيدا ڪرڻ
توهان مختلف قسم جي ايپليڪيشنن کي سپورٽ ڪرڻ لاءِ IP ڪور کي ترتيب ڏئي سگهو ٿا. Intel Quartus Prime IP Catalog ۽ پيٽرول ايڊيٽر توهان کي IP ڪور بندرگاهن، فيچرز، ۽ آئوٽ پٽ کي جلدي چونڊڻ ۽ ترتيب ڏيڻ جي اجازت ڏئي ٿو. files.
IP Catalog ۽ Parameter Editor
IP Catalog ڏيکاري ٿو IP cores توهان جي پروجيڪٽ لاءِ دستياب آهي، بشمول Intel FPGA IP ۽ ٻيا IP جيڪي توهان IP Catalog جي ڳولا واري رستي ۾ شامل ڪندا آهيو.. IP Catalog جون هيٺيون خاصيتون استعمال ڪريو IP ڪور ڳولڻ ۽ ترتيب ڏيڻ لاءِ:
- فعال ڊيوائس فيملي لاءِ IP ڏيکارڻ لاءِ IP Catalog کي فلٽر ڪريو يا سڀني ڊوائيس خاندانن لاءِ IP ڏيکاريو. جيڪڏهن توهان وٽ ڪو به پروجيڪٽ کليل نه آهي، IP Catalog ۾ ڊوائيس فيملي کي چونڊيو.
- IP Catalog ۾ ڪنهن به مڪمل يا جزوي IP بنيادي نالو ڳولڻ لاءِ ڳولا جي ميدان ۾ ٽائپ ڪريو.
- IP Catalog ۾ IP ڪور جي نالي تي ساڄي ڪلڪ ڪريو معاون ڊوائيسز بابت تفصيل ڏيکارڻ، IP ڪور جي انسٽاليشن فولڊر کي کولڻ، ۽ IP دستاويزن جي لنڪ لاءِ.
- ڪلڪ ڪريو ڳولھيو Partner IP to access partner IP information on the web.
پيٽرولر ايڊيٽر توهان کي IP مختلف قسم جو نالو، اختياري بندرگاهن، ۽ آئوٽ بيان ڪرڻ لاء اشارو ڪري ٿو file نسل جا اختيار. پيٽرولر ايڊيٽر هڪ اعلي سطحي Intel Quartus Prime IP ٺاهي ٿو file (.ip) انٽيل ڪوارٽس پرائم پرو ايڊيشن پروجيڪٽس ۾ هڪ IP تبديلي لاءِ. پيٽرولر ايڊيٽر هڪ اعلي سطحي Quartus IP ٺاهي ٿو file (.qip) Intel Quartus Prime Standard Edition منصوبن ۾ هڪ IP تبديلي لاءِ. هنن files پروجيڪٽ ۾ IP مختلف قسم جي نمائندگي ڪري ٿو، ۽ پيٽرولرائيزيشن جي معلومات کي ذخيرو ڪريو.
IP پيٽرولر ايڊيٽر (Intel Quartus Prime Standard Edition)
IP ڪور جنريشن آئوٽ (Intel Quartus Prime Pro Edition)
Intel Quartus Prime سافٽ ويئر ھيٺ ڏنل ٻاھر پيدا ڪري ٿو file انفرادي IP ڪور جي جوڙجڪ جيڪي پليٽ فارم ڊيزائنر سسٽم جو حصو نه آهن.
انفرادي IP ڪور جنريشن آئوٽ (Intel Quartus Prime Pro Edition)
- جيڪڏھن توھان جي IP بنيادي تبديلي لاءِ سپورٽ ۽ فعال آھي.
ٻاھر FileIntel FPGA IP جنريشن جو
| File نالو | وصف |
| <your_ip>.ip | مٿين سطح جي IP تبديلي file جنهن ۾ توهان جي پروجيڪٽ ۾ هڪ IP ڪور جي پيرا ميٽرائيزيشن شامل آهي. جيڪڏهن IP تبديلي پليٽ فارم ڊيزائنر سسٽم جو حصو آهي، پيراميٽر ايڊيٽر پڻ ٺاهي ٿو .qsys file. |
| <your_ip> سي ايم پي | VHDL اجزاء جو اعلان (.cmp) file هڪ متن آهي file جنهن ۾ مقامي عام ۽ بندرگاهن جون معنائون شامل آهن جيڪي توهان VHDL ڊيزائن ۾ استعمال ڪندا آهيو files. |
| <your_ip> _generation.rpt | IP يا پليٽ فارم ڊيزائنر نسل لاگ file. IP نسل دوران پيغامن جو خلاصو ڏيکاري ٿو. |
| جاري رهيو… | |
| File نالو | وصف |
| <your_ip>.qgsimc (صرف پليٽ فارم ڊيزائنر سسٽم) | سموليشن ڪيشنگ file جيڪو .qsys ۽ .ip files پليٽ فارم ڊيزائنر سسٽم ۽ IP ڪور جي موجوده پيٽرولائيزيشن سان. اهو مقابلو طئي ڪري ٿو ته پليٽ فارم ڊيزائنر HDL جي بحالي کي ڇڏي سگهي ٿو. |
| <your_ip>.qgsynth (صرف پليٽ فارم ڊيزائنر سسٽم) | Synthesis caching file جيڪو .qsys ۽ .ip files پليٽ فارم ڊيزائنر سسٽم ۽ IP ڪور جي موجوده پيٽرولائيزيشن سان. اهو مقابلو طئي ڪري ٿو ته پليٽ فارم ڊيزائنر HDL جي بحالي کي ڇڏي سگهي ٿو. |
| <your_ip> qip | IP جزو کي ضم ڪرڻ ۽ گڏ ڪرڻ لاءِ سڀني معلومات تي مشتمل آهي. |
| <your_ip>.csv | IP جزو جي اپڊيٽ اسٽيٽس بابت معلومات تي مشتمل آهي. |
| .bsf | بلاڪ ڊاگرام ۾ استعمال لاءِ IP تبديلي جي علامت جي نمائندگي Files (.bdf). |
| <your_ip> ايس پي ڊي | ان پٽ file ته ip-make-simscript جي ضرورت آهي تخليق اسڪرپٽ ٺاهڻ لاءِ. ايس پي ڊي file جي هڪ فهرست تي مشتمل آهي files توهان تخليق لاءِ ٺاهي رهيا آهيو، انهي سان گڏ ياداشتن بابت معلومات جيڪي توهان شروع ڪندا آهيو. |
| <your_ip> پي پي ايف | پن پلانر File (.ppf) پورٽ ۽ نوڊ اسائنمنٽس کي اسٽور ڪري ٿو IP اجزاء لاءِ جيڪي توھان ٺاھيو ٿا پن پلانر سان استعمال ڪرڻ لاءِ. |
| <your_ip>_bb.v | Verilog بليڪ باڪس استعمال ڪريو (_bb.v) file بليڪ باڪس جي طور تي استعمال لاءِ خالي ماڊل اعلان جي طور تي. |
| <your_ip> _inst.v يا _inst.vhd | HDL example instantiation template. هن مواد کي ڪاپي ۽ پيسٽ ڪريو file توهان جي HDL ۾ file IP جي تبديلي کي تيز ڪرڻ لاء. |
| <your_ip> regmap | جيڪڏهن IP ۾ رجسٽر جي معلومات شامل آهي، Intel Quartus Prime سافٽ ويئر ٺاهي ٿو .regmap file. .regmap file ماسٽر ۽ غلام انٽرفيس جي رجسٽر نقشي جي معلومات کي بيان ڪري ٿو. هي file مڪمل ڪرڻ
.sopcinfo file سسٽم بابت وڌيڪ تفصيلي رجسٽري معلومات مهيا ڪندي. هي file رجسٽر ڊسپلي کي فعال ڪري ٿو views ۽ سسٽم ڪنسول ۾ صارف حسب ضرورت انگ اکر. |
| <your_ip>.svd | HPS سسٽم ڊيبگ اوزار کي اجازت ڏئي ٿي view پرديئرز جا رجسٽر نقشا جيڪي پليٽ فارم ڊيزائنر سسٽم اندر HPS سان ڳنڍيندا آهن.
ٺاھڻ دوران، Intel Quartus Prime سافٽ ويئر .svd files غلام انٽرفيس لاءِ .sof ۾ سسٽم ڪنسول ماسٽرز کي نظر اچي ٿو file ڊيبگ سيشن ۾. سسٽم ڪنسول هن سيڪشن کي پڙهي ٿو، جيڪو پليٽ فارم ڊيزائنر رجسٽر نقشي جي معلومات لاء سوال ڪري ٿو. سسٽم غلامن لاءِ، پليٽ فارم ڊيزائنر رجسٽر تائين رسائي حاصل ڪري ٿو نالي سان. |
| <your_ip> وي
<your_ip>.vhd |
ايڇ ڊي ايل files جيڪي هر ذيلي ماڊل يا چائلڊ IP ڪور کي ترتيب ڏيڻ يا تخليق لاءِ انسٽيٽيٽ ڪن ٿا. |
| مرشد/ | هڪ msim_setup.tcl اسڪرپٽ تي مشتمل آهي ترتيب ڏيڻ ۽ هلائڻ لاءِ. |
| aldec/ | ھڪڙي اسڪرپٽ تي مشتمل آھي rivierapro_setup.tcl ھڪڙي ترتيب ڏيڻ ۽ هلائڻ لاءِ. |
| /synopsys/vcs
/synopsys/vcsmx |
هڪ شيل اسڪرپٽ تي مشتمل آهي vcs_setup.sh هڪ تخليق کي ترتيب ڏيڻ ۽ هلائڻ لاءِ.
هڪ شيل اسڪرپٽ تي مشتمل آهي vcsmx_setup.sh ۽ synopsys_sim.setup file هڪ تخليق قائم ڪرڻ ۽ هلائڻ لاء. |
| /تعداد | هڪ شيل اسڪرپٽ تي مشتمل آهي ncsim_setup.sh ۽ ٻيو سيٽ اپ files هڪ تخليق کي ترتيب ڏيڻ ۽ هلائڻ لاء. |
| /xcelium | هڪ متوازي سموليٽر شيل اسڪرپٽ xcelium_setup.sh ۽ ٻيو سيٽ اپ تي مشتمل آهي files هڪ تخليق قائم ڪرڻ ۽ هلائڻ لاء. |
| /submodules | HDL تي مشتمل آهي files IP ڪور سب ماڊل لاءِ. |
| <IP ذيلي ماڊل>/ | پليٽ فارم ڊيزائنر هر IP ذيلي ماڊل ڊاريڪٽري لاءِ /synth ۽ /sim ذيلي ڊائريڪٽري ٺاهي ٿو جيڪا پليٽ فارم ڊيزائنر ٺاهي ٿي. |
فنڪشنل وضاحت
فالٽ انجيڪشن IP ڪور سان، ڊزائنر گھر ۾ SEFI جي خصوصيت کي انجام ڏئي سگھن ٿا، SEFI جي خصوصيت جي مطابق FIT جي شرح کي ماپ ڪري سگھن ٿا، ۽ SEUs جي اثر کي گھٽائڻ لاءِ ڊيزائن کي بھتر ڪري سگھن ٿا.
سنگل واقعو خراب ٿيڻ جي گھٽتائي
Integrated circuits ۽ programmable logic devices جهڙوڪ FPGAs SEUs لاءِ حساس هوندا آهن. SEUs بي ترتيب، غير تباهي واري واقعا آهن، ٻن وڏن ذريعن جي ڪري: الفا ذرڙا ۽ نيوٽران ڪائناتي شعاعن مان. تابڪاري سبب ٿي سگھي ٿي يا ته لاجڪ رجسٽر، ايمبيڊڊ ميموري بٽ، يا ڪا ترتيب واري RAM (CRAM) بٽ ان جي حالت کي فلپ ڪرڻ لاءِ، اهڙيءَ طرح اڻڄاتل ڊوائيس آپريشن جي ڪري ٿي سگھي ٿي. Intel Arria 10، Intel Cyclone 10 GX، Arria V، Cyclone V، Stratix V ۽ جديد ڊوائيسز ھيٺ ڏنل CRAM صلاحيتون آھن:
- غلطي جي چڪاس سائيڪل ريڊنڊنس چيڪنگ (EDCRC)
- هڪ خراب CRAM جي خودڪار اصلاح (اسڪريبنگ)
- هڪ ناراض CRAM حالت پيدا ڪرڻ جي صلاحيت (غلطي انجڻ)
Intel FPGA ڊوائيسز ۾ SEU تخفيف بابت وڌيڪ معلومات لاءِ، ڏسو SEU Mitigation باب لاڳاپيل ڊيوائس هينڊ بڪ ۾.
غلطي انجيڪشن IP پن تفصيل
فالٽ انجيڪشن IP ڪور ۾ هيٺيان I/O پن شامل آهن.
غلطي انجيڪشن IP ڪور I/O پن
| پن جو نالو | پن جي هدايت | پن وضاحت |
| crcerror_pin | ان پٽ | ايرر ميسيج رجسٽر انلوڊر انٽيل FPGA IP (EMR Unloader IP) مان ان پٽ. اهو سگنل زور ڏنو ويو آهي جڏهن هڪ CRC غلطي ڊوائيس جي EDCRC پاران معلوم ڪئي وئي آهي. |
| emr_data | ان پٽ | ايرر ميسيج رجسٽر (EMR) مواد. EMR شعبن لاءِ مناسب ڊيوائس هينڊ بڪ ڏانهن رجوع ڪريو.
هي ان پٽ Avalon Streaming ڊيٽا انٽرفيس سگنل سان مطابقت رکي ٿو. |
| emr_valid | ان پٽ | اشارو ڪري ٿو emr_data ان پٽ ۾ صحيح ڊيٽا شامل آهي. هي هڪ Avalon اسٽريمنگ صحيح انٽرفيس سگنل آهي. |
| ري سيٽ ڪريو | ان پٽ | ماڊل ري سيٽ ان پٽ. ريٽ مڪمل طور تي ڪنٽرول ٿيل آهي فالٽ انجيڪشن ڊيبگر. |
| error_injected | پيداوار | ظاهر ڪري ٿو هڪ غلطي CRAM ۾ انجيل ڪئي وئي جيئن J ذريعي حڪم ڪيو ويوTAG انٽرفيس. وقت جي ڊيگهه هن سگنل تي زور ڏئي ٿو توهان جي سيٽنگن تي JTAG TCK ۽ ڪنٽرول بلاڪ سگنل. عام طور تي، وقت TCK سگنل جي تقريبا 20 ڪلاڪ چڪر آهي. |
| error_scrubbed | پيداوار | اشارو ڪري ٿو ڊوائيس اسڪربنگ مڪمل ٿي چڪو آهي جيئن حڪم ڏنو ويو J ذريعيTAG انٽرفيس. وقت جي ڊيگهه هن سگنل تي زور ڏئي ٿو توهان جي سيٽنگن تي JTAG TCK ۽ ڪنٽرول بلاڪ سگنل. عام طور تي، وقت TCK سگنل جي تقريبا 20 ڪلاڪ چڪر آهي. |
| insc | پيداوار | اختياري پيداوار. فالٽ انجيڪشن IP هن ڪلاڪ کي استعمال ڪري ٿو، مثال طورample، EMR_unloader بلاڪ کي گھڙڻ لاءِ. |
غلطي انجيڪشن IP پن ڊاگرام
فالٽ انجيڪشن ڊيبگر ۽ فالٽ انجيڪشن IP ڪور استعمال ڪندي
فالٽ انجيڪشن ڊيبگر گڏجي ڪم ڪري ٿو فالٽ انجيڪشن IP ڪور سان. پهريون، توهان پنهنجي ڊيزائن ۾ IP ڪور کي ترتيب ڏيو، مرتب ڪريو، ۽ نتيجن واري ترتيب کي ڊائون لوڊ ڪريو file توهان جي ڊوائيس ۾. ان کان پوء، توهان Intel Quartus Prime سافٽ ويئر جي اندر يا ڪمان لائن کان نرم غلطي کي نقل ڪرڻ لاء فالٽ انجکشن ڊيبگر هلائيندا آهيو.
- فالٽ انجيڪشن ڊيبگر توهان کي اجازت ڏئي ٿو فالٽ انجيڪشن جا تجربا باضابطه طور تي يا بيچ ڪمانڊز ذريعي، ۽ توهان کي اجازت ڏئي ٿو ته توهان جي ڊيزائن ۾ منطقي علائقن کي فالٽ انجيڪشن لاءِ.
- ڪمانڊ لائن انٽرفيس ڊيبگر کي اسڪرپٽ ذريعي هلائڻ لاءِ ڪارائتو آهي.
نوٽ
فالٽ انجيڪشن ڊيبگر فالٽ انجيڪشن IP ڪور سان J ذريعي رابطو ڪري ٿوTAG انٽرفيس. فالٽ انجيڪشن IP J کان حڪم قبول ڪري ٿوTAG انٽرفيس ۽ رپورٽ اسٽيٽس واپس جي ذريعيTAG انٽرفيس. فالٽ انجيڪشن IP ڪور توهان جي ڊوائيس ۾ نرم منطق ۾ لاڳو ڪيو ويو آهي؛ تنهن ڪري، توهان کي پنهنجي ڊزائن ۾ هن منطق جي استعمال جو حساب ڏيڻو پوندو. هڪ طريقو اهو آهي ته ليب ۾ SEU ڏانهن توهان جي ڊيزائن جي ردعمل کي ظاهر ڪرڻ ۽ پوءِ توهان جي آخري مقرر ڪيل ڊيزائن مان IP ڪور کي ختم ڪريو.
توھان استعمال ڪريو فالٽ انجيڪشن IP ڪور ھيٺ ڏنل IP cores سان:
- ايرر ميسيج رجسٽر انلوڊر IP ڪور، جيڪو Intel FPGA ڊوائيسز ۾ سخت ٿيل نقص ڳولڻ واري سرڪٽ مان ڊيٽا پڙهي ۽ محفوظ ڪري ٿو.
- (اختياري) ايڊوانسڊ SEU Detection Intel FPGA IP ڪور، جيڪو ڊوائيس آپريشن دوران سنگل-بٽ نقص جي جڳهن کي حساسيت واري نقشي سان موازنہ ڪري ٿو اهو طئي ڪرڻ لاءِ ته ڇا نرم غلطي ان کي متاثر ڪري ٿي.
غلطي انجيڪشن ڊيبگر اوورview بلاڪ ڊاگرام
نوٽس:
-
فالٽ انجيڪشن IP ھدف ٿيل منطق جي بٽ کي ڦٽو ڪري ٿو.
-
فالٽ انجيڪشن ڊيبگر ۽ ڳوڙهي SEU ڳولڻ IP ساڳيا EMR Unloader مثال استعمال ڪن ٿا.
-
ترقي يافته SEU ڳولڻ IP ڪور اختياري آهي.
لاڳاپيل معلومات
- بابت SMH Files صفحي 13 تي
- صفحي 10 تي EMR Unloader IP ڪور بابت
- صفحي 11 تي ترقي يافته SEU جي سڃاڻپ IP ڪور بابت
فالٽ انجيڪشن IP ڪور کي فوري ڪرڻ
نوٽ
فالٽ انجيڪشن IP ڪور توهان کي ڪنهن به پيٽرول سيٽ ڪرڻ جي ضرورت ناهي. IP ڪور استعمال ڪرڻ لاءِ، ھڪڙو نئون IP مثال ٺاھيو، ان کي پنھنجي پليٽ فارم ڊيزائنر (معياري) سسٽم ۾ شامل ڪريو، ۽ سگنلن کي مناسب طور تي ڳنڍيو. توھان کي استعمال ڪرڻ گھرجي فالٽ انجيڪشن IP ڪور سان EMR Unloader IP core. فالٽ انجيڪشن ۽ EMR Unloader IP cores موجود آهن پليٽ فارم ڊيزائنر ۽ IP Catalog ۾. اختياري طور تي، توھان انھن کي سڌو ڪري سگھو ٿا پنھنجي RTL ڊيزائن ۾، Verilog HDL، SystemVerilog، يا VHDL استعمال ڪندي.
بابت EMR Unloader IP ڪور
EMR Unloader IP core EMR کي هڪ انٽرفيس مهيا ڪري ٿو، جيڪو ڊوائيس جي EDCRC پاران مسلسل اپڊيٽ ڪيو ويندو آهي جيڪو ڊوائيس جي CRAM بٽس CRC کي چيڪ ڪري ٿو نرم غلطين لاءِ.
Example پليٽ فارم ڊيزائنر سسٽم جنهن ۾ فالٽ انجيڪشن IP ڪور ۽ EMR Unloader IP ڪور شامل آهن
Example فالٽ انجيڪشن IP ڪور ۽ EMR Unloader IP ڪور بلاڪ ڊراگرام
لاڳاپيل معلومات
ايرر ميسيج رجسٽر انلوڊر Intel FPGA IP ڪور يوزر گائيڊ
بابت ڳوڙهي SEU ڳولڻ IP ڪور
استعمال ڪريو ترقي يافته SEU چڪاس (ASD) IP ڪور جڏهن SEU رواداري هڪ ڊيزائن جي تشويش آهي. توهان کي استعمال ڪرڻ گهرجي EMR Unloader IP ڪور سان ASD IP ڪور. تنهن ڪري، جيڪڏهن توهان استعمال ڪريو ٿا ASD IP ۽ فالٽ انجيڪشن IP ساڳئي ڊيزائن ۾، انهن کي لازمي طور تي حصيداري ڪرڻ گهرجي EMR Unloader output هڪ Avalon®-ST splitter جزو ذريعي. هيٺ ڏنل انگ اکر ڏيکاري ٿو پليٽ فارم ڊيزائنر سسٽم جنهن ۾ Avalon-ST splitter EMR مواد کي ASD ۽ فالٽ انجيڪشن IP ڪور ۾ ورهائي ٿو.
ساڳي پليٽ فارم ڊيزائنر سسٽم ۾ ASD ۽ فالٽ انجيڪشن IP استعمال ڪندي
لاڳاپيل معلومات
ڳوڙهي SEU جي چڪاس Intel FPGA IP ڪور يوزر گائيڊ
غلطي انجکشن جي علائقن جي وضاحت
توهان FPGA جي مخصوص علائقن جي وضاحت ڪري سگھو ٿا غلطي انجيڪشن لاءِ حساسيت ميپ هيڊر استعمال ڪندي (.smh) file. ايس ايم ايڇ file ڊوائيس جي همراهڪن کي ذخيرو ڪري ٿو CRAM بٽس، انهن جي مقرر ڪيل علائقي (ASD Region)، ۽ تنقيد. ڊزائن جي عمل دوران توھان ھيراڪي استعمال ڪندا آھيو tagعلائقي ٺاهڻ لاء ging. ان کان پوء، تاليف جي دوران، Intel Quartus Prime Assembler SMH ٺاهي ٿو file. فالٽ انجيڪشن ڊيبگر غلطي انجيڪشن کي مخصوص ڊوائيس علائقن تائين محدود ڪري ٿو جيڪو توهان SMH ۾ بيان ڪيو آهي file.
ڪارڪردگيءَ جو درجو Tagگنگ
توهان FPGA علائقن جي وضاحت ڪريو جانچ لاءِ ASD علائقي کي جڳھ تي تفويض ڪندي. توھان وضاحت ڪري سگھو ٿا ھڪڙي ASD علائقي جي قيمت توھان جي ڊيزائن جي درجه بندي جي ڪنھن به حصي لاءِ ڊيزائن پارٽيشن ونڊو استعمال ڪندي.
- منتخب ڪريو اسائنمينٽس ➤ ڊيزائن پارٽيشن ونڊو.
- هيڊر قطار ۾ ڪٿي به ساڄي ڪلڪ ڪريو ۽ ASD ريجن کي کوليو ASD علائقي جي ڪالمن کي ڏيکارڻ لاءِ (جيڪڏهن اهو اڳ ۾ ئي نه ڏيکاريل آهي).
- ڪنهن به ورهاڱي لاءِ 0 کان 16 تائين قدر داخل ڪريو ان کي مخصوص ASD علائقي ۾ تفويض ڪرڻ لاءِ.
- ASD علائقي 0 ڊوائيس جي غير استعمال ٿيل حصن لاء محفوظ آهي. توھان ھن علائقي ۾ ورھاڱي کي تفويض ڪري سگھو ٿا ان کي غير نازڪ طور بيان ڪرڻ لاءِ.
- ASD علائقو 1 ڊفالٽ علائقو آهي. ڊوائيس جا سڀئي استعمال ٿيل حصا هن علائقي کي تفويض ڪيا ويا آهن جيستائين توهان واضح طور تي ASD علائقي جي تفويض کي تبديل نه ڪيو.
بابت SMH Files
ايس ايم ايڇ file هيٺين معلومات تي مشتمل آهي:
- جيڪڏھن توھان استعمال نه ڪري رھيا آھيو hierarchy tagging (يعني، ڊيزائن جي جوڙجڪ ۾ ڪا به واضح ASD علائقي جي تفويض نه آهي)، SMH file هر CRAM بٽ کي لسٽ ڪري ٿو ۽ اشارو ڪري ٿو ته ڇا اهو ڊزائن لاءِ حساس آهي.
- جيڪڏھن توھان ھدايت ڪئي آھي tagging ۽ تبديل ٿيل ڊفالٽ ASD ريجن اسائنمنٽس، SMH file هر CRAM بٽ کي لسٽ ڪري ٿو ۽ ان کي ASD علائقو لڳايو ويو آهي.
فالٽ انجيڪشن ڊيبگر انجيڪشن کي هڪ يا وڌيڪ مخصوص علائقن تائين محدود ڪري سگهي ٿو. ايس ايم ايڇ پيدا ڪرڻ لاءِ اسمبلر کي هدايت ڪرڻ لاءِ file:
- منتخب ڪريو اسائنمينٽس ➤ ڊيوائس ➤ ڊيوائس ۽ پن جا اختيار ➤ غلطي جي چڪاس CRC.
- ٺاھيو SEU حساسيت جو نقشو ٺاھيو file (.smh) اختيار.
فالٽ انجيڪشن ڊيبگر استعمال ڪندي
نوٽ
فالٽ انجيڪشن ڊيبگر استعمال ڪرڻ لاءِ، توھان پنھنجي ڊوائيس سان جڙيوTAG انٽرفيس. پوء، ڊوائيس کي ترتيب ڏيو ۽ غلطي انجڻ انجام ڏيو. فالٽ انجيڪشن ڊيبگر کي لانچ ڪرڻ لاءِ، چونڊيو ٽولز ➤ فالٽ انجيڪشن ڊيبگر Intel Quartus Prime سافٽ ويئر ۾. ڊوائيس کي ترتيب ڏيڻ يا پروگرام ڪرڻ پروگرامر يا سگنل ٽيپ لاجڪ اينالائيزر لاءِ استعمال ڪيل طريقي سان ملندڙ جلندڙ آهي.
غلطي انجڻ ڊيبگر
ترتيب ڏيڻ لاءِ توهان جي JTAG زنجير:
- ڪلڪ ڪريو هارڊويئر سيٽ اپ. اوزار توهان جي ڪمپيوٽر سان ڳنڍيل پروگرامنگ هارڊويئر ڏيکاري ٿو.
- پروگرامنگ هارڊويئر چونڊيو جيڪو توهان استعمال ڪرڻ چاهيو ٿا.
- ڪلڪ ڪريو بند ڪريو.
- Auto Detect تي ڪلڪ ڪريو، جيڪو J. ۾ مليل پروگراميبل ڊوائيسز سان ڊيوائس زنجير کي آباد ڪري ٿوTAG زنجير
لاڳاپيل معلومات
صفحي 21 تي ٽارگيٽ ٿيل فالٽ انجيڪشن فيچر
هارڊويئر ۽ سافٽ ويئر گهرجون
فالٽ انجيڪشن ڊيبگر استعمال ڪرڻ لاءِ هيٺين هارڊويئر ۽ سافٽ ويئر جي ضرورت آهي:
- توهان جي Intel FPGA لائسنس ۾ فيچر لائن جيڪا فالٽ انجيڪشن IP ڪور کي فعال ڪري ٿي. وڌيڪ معلومات لاءِ، پنهنجي مقامي Intel FPGA سيلز نمائندن سان رابطو ڪريو.
- ڊائون لوڊ ڪيبل (Intel FPGA ڊائون لوڊ ڪيبل، Intel FPGA ڊائون لوڊ ڪيبل II، يا II).
- Intel FPGA ڊولپمينٽ کٽ يا يوزر ڊزائين ڪيل بورڊ JTAG ٽيسٽ هيٺ ڊوائيس سان ڪنيڪشن.
- (اختياري) فيچر لائن توهان جي Intel FPGA لائسنس ۾ جيڪا ترقي يافته SEU سڃاڻپ IP ڪور کي فعال ڪري ٿي.
توهان جي ڊوائيس کي ترتيب ڏيڻ ۽ غلطي انجڻ ڊيبگر
فالٽ انجيڪشن ڊيبگر استعمال ڪري ٿو .sof ۽ (اختياري طور تي) هڪ حساسيت ميپ هيڊر (.smh) file. سافٽ ويئر آبجیکٹ File (.sof) FPGA کي ترتيب ڏئي ٿو. ايس ايم ايڇ file ڊوائيس ۾ CRAM بٽس جي حساسيت کي بيان ڪري ٿو. جيڪڏهن توهان هڪ .smh مهيا نه ڪندا آھن file، فالٽ انجيڪشن ڊيبگر سڄي CRAM بِٽس ۾ بي ترتيبيءَ سان غلطين کي انجيڪشن ڪري ٿو. وضاحت ڪرڻ لاءِ .sof:
- منتخب ڪريو FPGA جيڪو توھان ترتيب ڏيڻ چاھيو ٿا ڊوائيس زنجير باڪس ۾.
- ڪلڪ ڪريو چونڊيو File.
- .sof ڏانھن وڃو ۽ ٺيڪ تي ڪلڪ ڪريو. فالٽ انجيڪشن ڊيبگر .sof پڙهي ٿو.
- (اختياري) چونڊيو SMH file.
جيڪڏهن توهان هڪ SMH بيان نه ڪيو آهي file، فالٽ انجيڪشن ڊيبگر سڄي ڊوائيس ۾ بي ترتيب طور تي غلطيون داخل ڪري ٿو. جيڪڏهن توهان هڪ SMH جي وضاحت ڪريو file، توهان پنهنجي ڊوائيس جي استعمال ٿيل علائقن تائين انجيڪشن کي محدود ڪري سگهو ٿا.- ڊوائيس زنجير باڪس ۾ ڊوائيس تي صحيح ڪلڪ ڪريو ۽ پوء ڪلڪ ڪريو SMH چونڊيو File.
- پنھنجي SMH چونڊيو file.
- OK تي ڪلڪ ڪريو.
- پروگرام کي چالو ڪريو / ترتيب ڏيو.
- ڪلڪ ڪريو شروع.
فالٽ انجيڪشن ڊيبگر .sof استعمال ڪندي ڊوائيس کي ترتيب ڏئي ٿو.
SMH چونڊڻ لاءِ ڪنٽينسٽ مينيو File
فالٽ انجيڪشن لاءِ محدود علائقا
هڪ SMH لوڊ ڪرڻ کان پوء file، توهان سڌو ڪري سگهو ٿا فالٽ انجيڪشن ڊيبگر صرف مخصوص ASD علائقن تي هلائڻ لاءِ. ASD علائقي جي وضاحت ڪرڻ لاءِ جنهن ۾ غلطيون داخل ڪرڻ لاءِ:
- ڊوائيس زنجير باڪس ۾ FPGA تي صحيح ڪلڪ ڪريو، ۽ ڪلڪ ڪريو ڊوائيس حساسيت نقشو ڏيکاريو.
- فالٽ انجيڪشن لاءِ ASD علائقي کي چونڊيو.
ڊوائيس جي حساسيت جو نقشو Viewer
نقص جا قسم بيان ڪرڻ
توهان انجيڪشن لاء مختلف قسم جي غلطين جي وضاحت ڪري سگهو ٿا.
- اڪيلو غلطيون (SE)
- ڊبل ويجھي غلطيون (DAE)
- ناقابل اصلاح ملٽي-بٽ غلطيون (EMBE)
Intel FPGA ڊيوائسز پاڻمرادو درست ڪري سگھن ٿيون سنگل ۽ ڊبل ويجھي غلطيون جيڪڏھن اسڪربنگ فيچر فعال ٿيل آھي. Intel FPGA ڊوائيسز ملٽي بٽ غلطين کي درست نٿا ڪري سگهن. انهن غلطين کي ڊيبگ ڪرڻ بابت وڌيڪ معلومات لاءِ SEUs کي گهٽائڻ بابت باب جو حوالو ڏيو. توھان وضاحت ڪري سگھوٿا غلطين جو مرکب انجیکشن ۽ انجڻ جي وقت جو وقفو. وجھڻ وقت وقفو بيان ڪرڻ لاء:
- فالٽ انجيڪشن ڊيبگر ۾، چونڊيو اوزار ➤ آپشن.
- ڳاڙھو ڪنٽرولر کي ڇڪيو غلطين جي ميلاپ ڏانھن. متبادل طور تي، توھان انگن اکرن کي بيان ڪري سگھو ٿا.
- انجڻ جي وقفي وقت جي وضاحت ڪريو.
- OK تي ڪلڪ ڪريو.
شڪل 12. SEU فالٽ جي قسمن جي مرکب کي بيان ڪندي
لاڳاپيل معلومات سنگل واقعي جي پريشاني کي گھٽائڻ
انجیکشن نقص
توھان ڪيترن ئي طريقن ۾ غلطيون داخل ڪري سگھو ٿا:
- حڪم تي ھڪڙي غلطي داخل ڪريو
- حڪم تي ڪيترن ئي غلطيون داخل ڪريو
- غلطيون داخل ڪريو جيستائين روڪڻ جو حڪم ڏنو وڃي
انهن خرابين کي ختم ڪرڻ لاء:
- Inject Fault آپشن کي آن ڪريو.
- چونڊيو ته ڇا توھان چاھيو ٿا ھلڻ چاھيو نقص انجيڪشن ڪيترن ئي ورڪرن لاءِ يا بند ٿيڻ تائين:
- جيڪڏهن توهان هلائڻ لاءِ چونڊيو جيستائين روڪيو وڃي، فالٽ انجيڪشن ڊيبگر ٽولز ➤ آپشنز ڊائلاگ باڪس ۾ بيان ڪيل وقفي تي غلطيون داخل ڪري ٿو.
- جيڪڏھن توھان چاھيو ٿا ايرر انجيڪشن ھلائڻ لاءِ ھڪ مخصوص تعداد جي تکرار لاءِ، نمبر داخل ڪريو.
- ڪلڪ ڪريو شروع.
نوٽ: فالٽ انجيڪشن ڊيبگر رن جي مخصوص تعداد لاءِ هلندو آهي يا جيستائين روڪيو ويو. Intel Quartus Prime Messages ونڊو ڏيکاري ٿو پيغامن جي باري ۾ غلطيون جيڪي انجيل ٿيل آهن. injected غلطين تي اضافي معلومات لاء، ڪلڪ ڪريو EMR پڙهو. فالٽ انجيڪشن ڊيبگر ڊوائيس جي EMR کي پڙهي ٿو ۽ مواد کي پيغام ونڊو ۾ ڏيکاري ٿو.
Intel Quartus Prime Error Injection ۽ EMR مواد جا پيغام
رڪارڊنگ جون غلطيون
توهان Intel Quartus Prime Messages ونڊو ۾ رپورٽ ڪيل پيرا ميٽرز کي نوٽ ڪندي ڪنهن به انجيل ٿيل غلطي جي جڳهه کي رڪارڊ ڪري سگهو ٿا. جيڪڏهن، مثال طورampلي، هڪ انجيل ٿيل غلطي جي نتيجي ۾ رويي جي نتيجي ۾ توهان کي ٻيهر هلائڻ چاهيو ٿا، توهان انجڻ لاء ان هنڌ کي نشانو بڻائي سگهو ٿا. توهان فالٽ انجيڪشن ڊيبگر ڪمانڊ لائن انٽرفيس استعمال ڪندي ٽارگيٽ ٿيل انجيڪشن انجام ڏيو ٿا.
انجيل ٿيل غلطيون صاف ڪرڻ
FPGA جي عام فنڪشن کي بحال ڪرڻ لاء، ڪلڪ ڪريو اسڪرب. جڏهن توهان هڪ غلطي کي ڇڪيندا آهيو، ڊوائيس جي EDCRC افعال کي استعمال ڪيو ويندو آهي غلطي کي درست ڪرڻ لاء. ڇڪڻ وارو ميڪانيزم ساڳيو آهي جيڪو ڊوائيس آپريشن دوران استعمال ڪيو ويو آهي.
ڪمانڊ لائن انٽرفيس
توهان quartus_fid executable سان ڪمان لائن تي فالٽ انجيڪشن ڊيبگر هلائي سگهو ٿا، جيڪو ڪارائتو آهي جيڪڏهن توهان اسڪرپٽ مان فالٽ انجيڪشن انجام ڏيڻ چاهيو ٿا.
جدول 5. ڪمانڊ لائن دليلن لاءِ فالٽ انجيڪشن
| مختصر دليل | ڊگھو دليل | وصف |
| c | ڪيبل | پروگرامنگ هارڊويئر يا ڪيبل بيان ڪريو. (گهربل) |
| i | انڊيڪس | غلطي کي انجڻ ڪرڻ لاء فعال ڊوائيس بيان ڪريو. (گهربل) |
| n | نمبر | داخل ڪرڻ لاء غلطين جو تعداد بيان ڪريو. ڊفالٽ قدر آهي
1. (اختياري) |
| t | وقت | injections جي وچ ۾ وقفي وقت. (اختياري) |
نوٽ: استعمال ڪريو quartus_fid -help to view سڀ موجود اختيارن. هيٺ ڏنل ڪوڊ مهيا ڪري ٿو examples Fault Injection Debugger ڪمانڊ لائن انٽرفيس استعمال ڪندي.
################################################
- # ڳولهيو ته USB ڪيبل هن مثال لاء دستياب آهن
- # نتيجو ڏيکاري ٿو ته هڪ ڪيبل موجود آهي، جنهن جو نالو آهي "USB-Blaster" #
- $ quartus_fid -list . . .
- ڄاڻ: حڪم: quartus_fid -list
- USB-Blaster on sj-sng-z4 [USB-0] ڄاڻ: Intel Quartus Prime 64-Bit Fault Injection Debugger ڪامياب ٿي ويو. 0 غلطيون، 0 ڊيڄاريندڙ
- #####################################################
- # ڳولهيو ته ڪهڙا ڊوائيس موجود آهن USB-Blaster ڪيبل تي
- # نتيجو ڏيکاري ٿو ٻه ڊوائيس: هڪ Stratix V A7، ۽ هڪ MAX V CPLD. #
- $ quartus_fid -cable USB-Blaster -a
- ڄاڻ: حڪم: quartus_fid –cable=USB-Blaster-a
- ڄاڻ (208809): پروگرامنگ ڪيبل استعمال ڪندي “USB-Blaster on sj-sng-z4 [USB-0]”
- USB-Blaster sj-sng-z4 تي [USB-0]
- 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
- 020A40DD 5M2210Z/EPM2210
- ڄاڻ: Intel Quartus Prime 64-Bit Fault Injection Debugger ڪامياب ٿي ويو.
- 0 غلطيون، 0 ڊيڄاريندڙ
- #####################################################
- # پروگرام Stratix V ڊوائيس
- # -انڊيڪس آپشن بيان ڪري ٿو آپريشنز ڪيل ڊيوائس تي.
- # "=svgx.sof" سان لاڳاپيل هڪ .sof file ڊوائيس سان
- # "#p" جو مطلب آهي پروگرام ڊوائيس #
- $ quartus_fid -cable USB-Blaster -index "@1=svgx.sof#p" . . .
- ڄاڻ (209016): ڊوائيس انڊيڪس ترتيب ڏيڻ 1
- ڄاڻ (209017): ڊوائيس 1 ۾ JTAG سڃاڻپ ڪوڊ 0x029030DD
- ڄاڻ (209007): ٺاھ جوڙ ڪامياب - 1 ڊيوائس ترتيب ڏني وئي
- ڄاڻ (209011): ڪاميابيءَ سان عمل ڪيو ويو
- ڄاڻ (208551): پروگرام جي دستخط ڊوائيس 1 ۾.
- ڄاڻ: Intel Quartus Prime 64-Bit Fault Injection Debugger ڪامياب ٿي ويو.
- 0 غلطيون، 0 ڊيڄاريندڙ
- #####################################################
- # ڊوائيس ۾ غلطي داخل ڪريو.
- # آئي آپريٽر اشارو ڪري ٿو غلطين کي انجڻ ڪرڻ لاءِ
- # -n 3 اشارو ڪري ٿو 3 غلطيون داخل ڪرڻ لاءِ #
- $ quartus_fid -cable USB-Blaster -index "@1=svgx.sof#i" -n 3
- ڄاڻ: حڪم: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
- ڄاڻ (208809): پروگرامنگ ڪيبل استعمال ڪندي “USB-Blaster on sj-sng-z4 [USB-0]”
- ڄاڻ (208521): ڊوائيس ۾ 3 غلطيون داخل ڪري ٿو
- ڄاڻ: Intel Quartus Prime 64-Bit Fault Injection Debugger ڪامياب ٿي ويو.
- 0 غلطيون، 0 ڊيڄاريندڙ
- #####################################################
- # انٽرويو موڊ.
- # استعمال ڪندي #i آپريشن سان -n 0 ڊيبگر کي انٽرويو موڊ ۾ رکي ٿو.
- # نوٽ ڪريو ته گذريل سيشن ۾ 3 غلطيون انجيل ڪيون ويون آھن؛
- # "E" هن وقت EMR Unloader IP ڪور ۾ غلطيون پڙهي ٿو. #
- $ quartus_fid -cable USB-Blaster -index "@1=svgx.sof#i" -n 0
- ڄاڻ: حڪم: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
- ڄاڻ (208809): پروگرامنگ ڪيبل استعمال ڪندي “USB-Blaster on sj-sng-z4 [USB-0]”
- داخل ڪريو:
- ’ف‘ عيب لڳائڻ لاءِ
- EMR پڙهڻ لاءِ 'اي'
- 'س' کي ڇڪڻ جي غلطي
- ’ق‘ ڇڏڻ لاءِ اي
- ڄاڻ (208540): پڙهڻ EMR صف
- ڄاڻ (208544): ڊيوائس 3 ۾ 1 فريم غلطيون معلوم ٿيون.
- ڄاڻ (208545): غلطي # 1 : فريم 0x1028 ۾ اڪيلو غلطي 0x21EA بٽ تي.
- ڄاڻ (10914): غلطي #2: فريم 0x1116 ۾ اڻ سڌريل ملٽي-بٽ غلطي.
- ڄاڻ (208545): نقص #3: فريم 0x1848 ۾ اڪيلو غلطي بٽ 0x128C تي.
- ’ف‘ عيب لڳائڻ لاءِ
- EMR پڙهڻ لاءِ 'اي'
- 'س' کي ڇڪڻ جي غلطي
- ’ق‘ ڇڏڻ ق
- ڄاڻ: Intel Quartus Prime 64-Bit Fault Injection Debugger ڪامياب ٿي ويو. 0 غلطيون، 0 ڊيڄاريندڙ
- ڄاڻ: چوٽي ورچوئل ميموري: 1522 ميگا بائيٽ
- ڄاڻ: پروسيسنگ ختم ٿي وئي: سومر نومبر 3 18:50:00 2014
- ڄاڻ: گذري ويل وقت: 00:00:29
- ڄاڻ: ڪل CPU وقت (سڀني پروسيسرز تي): 00:00:13
ھدف ٿيل غلطي انجڻ جي خصوصيت
نوٽ
فالٽ انجيڪشن ڊيبگر بي ترتيب سان FPGA ۾ غلطيون داخل ڪري ٿو. جڏهن ته، ٽارگيٽ ٿيل فالٽ انجيڪشن جي خاصيت توهان کي CRAM ۾ ٽارگيٽ ڪيل جڳهن ۾ غلطيون انجڻ جي اجازت ڏئي ٿي. هي آپريشن ڪارائتو ٿي سگهي ٿو، مثال طورampلي، جيڪڏهن توهان هڪ SEU واقعو نوٽ ڪيو ۽ وصولي واري حڪمت عملي کي تبديل ڪرڻ کان پوءِ ساڳئي واقعي جي FPGA يا سسٽم جي جواب کي جانچڻ چاهيو ٿا. ھدف ٿيل فالٽ انجڻ جي خصوصيت صرف ڪمانڊ لائن انٽرفيس مان دستياب آھي. توھان وضاحت ڪري سگھوٿا ته غلطيون ڪمانڊ لائن مان يا پرامپٽ موڊ ۾ داخل ٿيل آھن. لاڳاپيل معلومات
AN 539: Intel FPGA ڊوائيسز ۾ CRC استعمال ڪندي ٽيسٽ طريقو يا غلطي جي چڪاس ۽ بحالي
ڪمانڊ لائن مان نقص جي فهرست بيان ڪرڻ
ھدف ٿيل فالٽ انجڻ جي خصوصيت توھان کي اجازت ڏئي ٿي ھڪڙي نقص لسٽ کي بيان ڪرڻ جي ڪمانڊ لائن مان، جيئن ھيٺ ڏنل اڳ ۾ ڏيکاريل آھيample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ ڪٿي: c 1 اشارو ڪري ٿو ته FPGA ڪنٽرول ٿيل آهي توهان جي ڪمپيوٽر تي پهرين ڪيبل ذريعي. i “@1= six.sof#i” اشارو ڪري ٿو ته زنجير ۾ پهريون ڊوائيس اعتراض سان ڀريل آهي file svgx.sof ۽ غلطي سان انجيڪشن ڪئي ويندي. n 2 اشارو ڪري ٿو ته ٻه غلطيون انجيل ڪيا ويندا. user=”@1= 0x2274 0x05EF 0x2264 0x0500” استعمال ڪندڙ جي مخصوص ڪيل غلطين جي فهرست آهي جنهن کي انجيڪشن ڪيو ويندو. هن ۾ اڳوڻيample، ڊوائيس 1 ۾ ٻه غلطيون آهن: فريم 0x2274 تي، بٽ 0x05EF ۽ فريم 0x2264 تي، ساٽ 0x0500.
تڪڙي موڊ مان نقص جي فهرست بيان ڪرڻ
توھان ھدف ٿيل فالٽ انجيڪشن جي خصوصيت کي ڪم ڪري سگھو ٿا انٽرفيڪٽي طور تي 0 (-n 0) جي غلطين جو تعداد بيان ڪندي. فالٽ انجيڪشن ڊيبگر پيش ڪري ٿو فوري موڊ حڪم ۽ انهن جي وضاحت.
| فوري موڊ حڪم | وصف |
| F | عيب داخل ڪرڻ |
| E | EMR پڙهو |
| S | ڇڪڻ جون غلطيون |
| Q | ڇڏڻ |
تڪڙي موڊ ۾، توهان ڊوائيس ۾ بي ترتيب واري جڳهه ۾ هڪ واحد غلطي کي انجڻ ڪرڻ لاءِ اڪيلو F حڪم جاري ڪري سگهو ٿا. هيٺين مثال ۾amples فوري موڊ ۾ F ڪمانڊ استعمال ڪندي، ٽي غلطيون انجيل آهن. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +
- غلطي 1 - فريم 0x12، ساٽ 0x34 تي سنگل بٽ غلطي
- غلطي 2 - فريم 0x56، بٽ 0x78 تي اڻ سڌريل غلطي (هڪ * هڪ گھڻن بٽ غلطي کي اشارو ڪري ٿو)
- نقص 3 - فريم 0x9A تي ڊبل ويجھي غلطي، بٽ 0xBC (a + اشارو ڪري ٿو ڊبل بٽ غلطي)
F 0x12 0x34 0x56 0x78 * ھڪڙي (ڊفالٽ) نقص داخل ٿيل آھي: نقص 1 - ھڪڙي بٽ غلطي فريم 0x12، بٽ 0x34 تي. پهرين فريم/بٽ جڳه کان پوءِ جڳهن کي نظرانداز ڪيو ويو آهي. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00
ٽي غلطيون داخل ٿيل آهن:
- غلطي 1 - فريم 0x12، ساٽ 0x34 تي سنگل بٽ غلطي
- غلطي 2 - فريم 0x56، بٽ 0x78 تي ناقابل اصلاحي غلطي
- نقص 3 - فريم 0x9A، بٽ 0xBC تي ڊبل ويجھي غلطي
- پهرين 3 فريم/بٽ جوڑوں کان پوءِ جڳهن کي نظرانداز ڪيو ويو آهي
CRAM بٽ جڳهن جو تعين ڪرڻ
نوٽ:
جڏهن فالٽ انجيڪشن ڊيبگر هڪ CRAM EDCRC غلطي کي ڳولي ٿو، ايرر ميسيج رجسٽر (EMR) تي مشتمل آهي سنڊروم، فريم نمبر، بٽ مقام، ۽ غلطي جو قسم (سنگل، ڊبل، يا ملٽي بٽ) معلوم ٿيل CRAM غلطي جو. سسٽم جي جاچ دوران، EMR مواد محفوظ ڪريو فالٽ انجيڪشن ڊيبگر پاران ٻڌايو ويو آهي جڏهن توهان EDCRC جي غلطي کي ڳوليندا آهيو. رڪارڊ ٿيل EMR مواد سان، توهان فريم ۽ بٽ نمبر فالٽ انجيڪشن ڊيبگر کي فراهم ڪري سگهو ٿا ته جيئن سسٽم جي جاچ دوران ياد ڪيل غلطين کي ٻيهر هلايو وڃي، وڌيڪ ڊزائين ڪرڻ لاءِ، ۽ ان غلطي جي سسٽم جي بحالي واري جواب کي نمايان ڪرڻ لاءِ.
لاڳاپيل معلومات
AN 539: Intel FPGA ڊوائيسز ۾ CRC استعمال ڪندي ٽيسٽ طريقو يا غلطي جي چڪاس ۽ بحالي
اعليٰ ڪمانڊ لائين جا اختيار: ASD علائقا ۽ غلطي جي قسم جو وزن
توهان استعمال ڪري سگهو ٿا فالٽ انجيڪشن ڊيبگر ڪمانڊ لائن انٽرفيس اي ايس ڊي علائقن ۾ غلطيون داخل ڪرڻ ۽ غلطي جي قسمن کي وزن ڏيڻ لاءِ. پهرين، توهان -weight استعمال ڪندي غلطي جي قسمن (سنگل بٽ، ڊبل ڀرپاسي، ۽ ملٽي بٽ ناقابل درستي) جي ميلاپ جي وضاحت ڪريو. . . اختيار. مثال لاءِampلي، 50٪ سنگل غلطين جي ميلاپ لاءِ، 30٪ ڊبل ڀرپاسي واريون غلطيون، ۽ 20٪ ملٽي-بٽ ناقابل درستي غلطيون، اختيار استعمال ڪريو -weight=50.30.20. پوء، هڪ ASD علائقي کي نشانو بڻائڻ لاء، SMH شامل ڪرڻ لاء -smh اختيار استعمال ڪريو file ۽ اشارو ڪيو ASD علائقي کي نشانو بڻائڻ لاءِ. مثال طورample: $ quartus_fid –cable=USB-BlasterII -انڊيڪس “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ -number=30
هن اڳوڻيampحڪم:
- ڊوائيس کي پروگرام ڪري ٿو ۽ غلطيون داخل ڪري ٿو (pi string)
- 100٪ سنگل-بٽ فالٽ (100.0.0) داخل ڪري ٿو
- انجيڪشن صرف ASD_REGION 2 ۾ (ظاهر ڪيل #2)
- 30 غلطيون داخل ڪري ٿو
فالٽ انجيڪشن IP ڪور يوزر گائيڊ آرڪائيوز
| IP ڪور نسخو | استعمال ڪندڙ ھدايت |
| 18.0 | فالٽ انجيڪشن Intel FPGA IP ڪور يوزر گائيڊ |
| 17.1 | Intel FPGA فالٽ انجيڪشن IP ڪور يوزر گائيڊ |
| 16.1 | Altera فالٽ انجيڪشن IP ڪور يوزر گائيڊ |
| 15.1 | Altera فالٽ انجيڪشن IP ڪور يوزر گائيڊ |
جيڪڏهن هڪ IP ڪور نسخو درج نه ڪيو ويو آهي، اڳوڻي IP ڪور ورزن لاء صارف گائيڊ لاڳو ٿئي ٿو.
فالٽ انجيڪشن IP ڪور يوزر گائيڊ لاءِ دستاويز جي نظرثاني جي تاريخ
| دستاويزي نسخو | Intel Quartus Prime نسخو | تبديليون |
| 2019.07.09 | 18.1 | اپڊيٽ ڪيو غلطي انجيڪشن IP پن تفصيل ري سيٽ، error_injected، ۽ error_scrubbed سگنلن کي واضح ڪرڻ لاءِ موضوع. |
| 2018.05.16 | 18.0 | • Intel Quartus Prime Pro Edition Handbook مان ھيٺيون موضوع شامل ڪيا ويا:
— غلطي انجکشن جي علائقن جي وضاحت ۽ ذيلي عنوان. — فالٽ انجيڪشن ڊيبگر استعمال ڪندي ۽ ذيلي عنوان. — ڪمانڊ لائن انٽرفيس ۽ ذيلي عنوان. • انٽيل FPGA فالٽ انجيڪشن IP ڪور کي فالٽ انجيڪشن Intel FPGA IP جو نالو ڏنو ويو. |
| تاريخ | نسخو | تبديليون |
| 2017.11.06 | 17.1 | • Rebranded طور Intel.
• شامل ڪيل Intel Cyclone 10 GX ڊوائيس سپورٽ. |
| 2016.10.31 | 16.1 | اپڊيٽ ٿيل ڊوائيس سپورٽ. |
| 2015.12.15 | 15.1 | • Quartus II کي Quartus Prime سافٽ ويئر ۾ تبديل ڪيو ويو.
• مقرر ٿيل خود حوالن سان لاڳاپيل لنڪ. |
| 2015.05.04 | 15.0 | شروعاتي ڇڏڻ. |
دستاويز / وسيلا
 |
intel UG-01173 فالٽ انجيڪشن FPGA IP ڪور [pdf] استعمال ڪندڙ ھدايت UG-01173 فالٽ انجيڪشن FPGA IP ڪور، UG-01173، فالٽ انجيڪشن FPGA IP ڪور، انجيڪشن سي، انجيڪشن FPGA IP ڪور |
