intel UG-01173 Fault Injection FPGA IP Core

Fault Injection Кіраўніцтва карыстальніка Intel® FPGA IP Core

IP-ядро Intel® FPGA ін'екцыі няспраўнасцей уносіць памылкі ў аператыўную памяць канфігурацыі (CRAM) прылады FPGA. Гэтая працэдура імітуе мяккія памылкі, якія могуць узнікаць падчас звычайнай працы з-за адзіночных парушэнняў падзеі (SEU). SEU з'яўляюцца рэдкімі падзеямі, таму іх цяжка праверыць. Пасля таго, як вы ўбудуеце IP-ядро Fault Injection у сваю канструкцыю і наладзіце прыладу, вы можаце выкарыстоўваць інструмент адладчыка Intel Quartus® Prime Fault Injection, каб выклікаць наўмысныя памылкі ў FPGA, каб праверыць рэакцыю сістэмы на гэтыя памылкі.

Звязаная інфармацыя

• Засмучэнні адной падзеі
• AN 737: Выяўленне і аднаўленне SEU у прыладах Intel Arria 10

Асаблівасці

• Дазваляе ацаніць рэакцыю сістэмы для змякчэння функцыянальных перапыненняў у адзіночнай падзеі (SEFI).
• Дазваляе самастойна выконваць характарыстыкі SEFI, пазбаўляючы ад неабходнасці тэсціравання прамяня ўсёй сістэмы. Замест гэтага вы можаце абмежаваць тэставанне прамяня збоямі ў часе (FIT)/Мб вымярэння на ўзроўні прылады.
• Маштабуйце стаўкі FIT у адпаведнасці з характарыстыкай SEFI, якая адпавядае вашай архітэктуры. Вы можаце выпадковым чынам размеркаваць ін'екцыі памылак па ўсёй прыладзе або абмежаваць іх пэўнымі функцыянальнымі абласцямі, каб паскорыць тэставанне.
• Аптымізуйце свой дызайн, каб паменшыць збоі, выкліканыя аднаразовымі парушэннямі (SEU).

Падтрымка прылад

Ядро Fault Injection IP падтрымлівае прылады сямейства Intel Arria® 10, Intel Cyclone® 10 GX і Stratix® V. Сямейства Cyclone V падтрымлівае Fault Injection на прыладах з суфіксам -SC у кодзе замовы. Звярніцеся да мясцовага гандлёвага прадстаўніка для атрымання інфармацыі аб замове прылад Cyclone V з суфіксам -SC.

Выкарыстанне рэсурсаў і прадукцыйнасць
Праграмнае забеспячэнне Intel Quartus Prime стварае наступную ацэнку рэсурсаў для Stratix V A7 FPGA. Вынікі для іншых прылад падобныя.

Карпарацыя Intel. Усе правы ахоўваюцца. Intel, лагатып Intel і іншыя знакі Intel з'яўляюцца гандлёвымі маркамі карпарацыі Intel або яе даччыных кампаній. Intel гарантуе прадукцыйнасць сваёй FPGA і паўправадніковай прадукцыі ў адпаведнасці з бягучымі спецыфікацыямі ў адпаведнасці са стандартнай гарантыяй Intel, але пакідае за сабой права ўносіць змены ў любыя прадукты і паслугі ў любы час без папярэдняга паведамлення. Intel не нясе ніякай адказнасці або абавязацельстваў, якія вынікаюць з прымянення або выкарыстання любой інфармацыі, прадукту або паслугі, апісаных тут, за выключэннем выпадкаў, прама ўзгодненых Intel у пісьмовай форме. Кліентам Intel рэкамендуецца атрымаць апошнюю версію спецыфікацый прылады, перш чым спадзявацца на любую апублікаваную інфармацыю і перад размяшчэннем заказаў на прадукты ці паслугі. *Іншыя назвы і брэнды могуць быць заяўлены як уласнасць іншых.

Прадукцыйнасць і выкарыстанне рэсурсаў IP Core FPGA ін'екцыі памылак

прылада	ALMs	Лагічныя рэгістры		M20K
		Першасны	Другасны
Stratix V A7	3,821	5,179	0	0

Усталяванне праграмнага забеспячэння Intel Quartus Prime уключае IP-бібліятэку Intel FPGA. Гэтая бібліятэка змяшчае шмат карысных IP-ядраў для выкарыстання ў вытворчасці без неабходнасці дадатковай ліцэнзіі. Для выкарыстання ў вытворчасці некаторыя ядра Intel FPGA IP патрабуюць набыцця асобнай ліцэнзіі. Рэжым ацэнкі Intel FPGA IP дазваляе ацаніць гэтыя ліцэнзаваныя ядра Intel FPGA IP у мадэляванні і апаратным забеспячэнні, перш чым прыняць рашэнне аб набыцці поўнай вытворчай ліцэнзіі на ядро ​​IP. Вам трэба толькі набыць поўную вытворчую ліцэнзію для ліцэнзаваных ядраў Intel IP пасля завяршэння тэсціравання апаратнага забеспячэння і гатоўнасці выкарыстоўваць IP у вытворчасці. Праграмнае забеспячэнне Intel Quartus Prime па змаўчанні ўсталёўвае ядра IP у наступных месцах:

Шлях усталявання IP Core

Месца ўстаноўкі ядра IP

Размяшчэнне	праграмнае забеспячэнне	Платформа
:\intelFPGA_pro\quartus\ip\altera	Intel Quartus Prime Pro Edition	Windows *
:\intelFPGA\quartus\ip\altera	Intel Quartus Prime Standard Edition	вокны
:/intelFPGA_pro/quartus/ip/altera	Intel Quartus Prime Pro Edition	Linux *
:/intelFPGA/quartus/ip/altera	Intel Quartus Prime Standard Edition	Linux

Заўвага: Праграмнае забеспячэнне Intel Quartus Prime не падтрымлівае прабелы ў шляху ўстаноўкі.

Настройка і генерацыя IP-ядраў
Вы можаце наладзіць ядра IP для падтрымкі шырокага спектру прыкладанняў. Intel Quartus Prime IP Catalog і рэдактар ​​параметраў дазваляюць хутка выбіраць і канфігураваць асноўныя парты IP, функцыі і выхад files.

Каталог IP і рэдактар ​​параметраў
IP-каталог адлюстроўвае IP-ядры, даступныя для вашага праекта, у тым ліку Intel FPGA IP і іншыя IP, якія вы дадаяце ў шлях пошуку IP-каталога. Выкарыстоўвайце наступныя магчымасці IP-каталога, каб знайсці і наладзіць IP-ядро:

• Адфільтраваць IP-каталог, каб паказваць IP для актыўнага сямейства прылад або паказваць IP для ўсіх сямействаў прылад. Калі ў вас няма адкрытага праекта, выберыце сямейства прылад у IP-каталогу.
• Увядзіце ў поле пошуку, каб знайсці поўнае або частковае імя ядра IP у каталогу IP.
• Пстрыкніце правай кнопкай мышы імя IP-ядра ў IP-каталогу, каб адлюстраваць падрабязную інфармацыю аб падтрымоўваных прыладах, адкрыць папку ўстаноўкі IP-ядра і атрымаць спасылкі на дакументацыю па IP.
• Націсніце Пошук Partner IP to access partner IP information on the web.

Рэдактар ​​параметраў прапануе вам задаць імя варыяцыі IP, дадатковыя парты і выхад file варыянты генерацыі. Рэдактар ​​параметраў стварае IP-адрас Intel Quartus Prime верхняга ўзроўню file (.ip) для змены IP у праектах Intel Quartus Prime Pro Edition. Рэдактар ​​параметраў стварае Quartus IP верхняга ўзроўню file (.qip) для варыяцыі IP у праектах Intel Quartus Prime Standard Edition. Гэтыя files прадстаўляюць варыяцыю IP у праекце і захоўваюць інфармацыю аб параметрах.

Рэдактар ​​IP-параметраў (Intel Quartus Prime Standard Edition)

Вывад IP Core Generation (Intel Quartus Prime Pro Edition)

Праграмнае забеспячэнне Intel Quartus Prime стварае наступны вынік file структура для асобных ядраў IP, якія не ўваходзяць у сістэму Platform Designer.

Індывідуальны вывад IP Core Generation (Intel Quartus Prime Pro Edition)

• Калі падтрымліваецца і ўключана для вашай варыяцыі ядра IP.

Выхад Fileз Intel FPGA IP Generation

File Імя	Апісанне
<ваш_IP>.ip	Варыянт IP верхняга ўзроўню file які змяшчае параметрызацыю ядра IP у вашым праекце. Калі варыянт IP з'яўляецца часткай сістэмы Platform Designer, рэдактар ​​параметраў таксама стварае .qsys file.
<ваш_IP>.cmp	Дэкларацыя кампанентаў VHDL (.cmp) file гэта тэкст file які змяшчае лакальныя агульныя азначэнні і вызначэнні партоў, якія вы выкарыстоўваеце ў дызайне VHDL files.
<ваш_IP>_generation.rpt	Журнал генерацыі IP або Platform Designer file. Адлюстроўвае зводку паведамленняў падчас стварэння IP.
працяг...

File Імя	Апісанне
<ваш_IP>.qgsimc (толькі сістэмы Platform Designer)	Кэшаванне мадэлявання file які параўноўвае .qsys і .ip fileз бягучай параметрізацыяй сістэмы Platform Designer і ядра IP. Гэта параўнанне вызначае, ці можа Platform Designer прапусціць рэгенерацыю HDL.
<ваш_IP>.qgsynth (толькі сістэмы Platform Designer)	Кэшаванне сінтэзу file які параўноўвае .qsys і .ip fileз бягучай параметрізацыяй сістэмы Platform Designer і ядра IP. Гэта параўнанне вызначае, ці можа Platform Designer прапусціць рэгенерацыю HDL.
<ваш_IP>.qip	Змяшчае ўсю інфармацыю для інтэграцыі і кампіляцыі кампанента IP.
<ваш_IP>.csv	Змяшчае інфармацыю аб стане абнаўлення кампанента IP.
.bsf	Сімвалнае прадстаўленне варыяцыі IP для выкарыстання ў блок-схеме Files (.bdf).
<ваш_IP>.spd	Увод file што ip-make-simscript патрабуецца для стварэння сцэнарыяў мадэлявання. .spd file змяшчае спіс fileВы ствараеце для мадэлявання разам з інфармацыяй аб успамінах, якія вы ініцыялізуеце.
<ваш_IP>.ppf	Пін-планіроўшчык File (.ppf) захоўвае прызначэнне порта і вузла для кампанентаў IP, якія вы ствараеце для выкарыстання з Pin Planner.
<ваш_IP>_bb.v	Выкарыстоўвайце чорную скрыню Verilog (_bb.v) file як пустую дэкларацыю модуля для выкарыстання ў якасці чорнай скрыні.
<ваш_IP>_inst.v або _inst.vhd	ЛПВП прampшаблон стварэння асобніка. Скапіруйце і ўстаўце змесціва гэтага file у ваш HDL file для стварэння варыяцыі IP.
<ваш_IP>.regmap	Калі IP утрымлівае інфармацыю аб рэгістры, праграма Intel Quartus Prime стварае .regmap file. .regmap file апісвае інфармацыю карты рэгістраў галоўнага і падпарадкаванага інтэрфейсаў. гэта file дапаўняе .sopcinfo file шляхам прадастаўлення больш падрабязнай рэестравай інфармацыі аб сістэме. гэта file дазваляе адлюстраванне рэестра views і наладжвальная карыстальнікам статыстыка ў сістэмнай кансолі.
<ваш_IP>.svd	Дазваляе інструментам HPS System Debug view карты рэгістраў перыферыйных прылад, якія падключаюцца да HPS у сістэме Platform Designer. Падчас сінтэзу праграмнае забеспячэнне Intel Quartus Prime захоўвае .svd files для падпарадкаванага інтэрфейсу, бачнага для майстроў сістэмнай кансолі ў .sof file у сеансе адладкі. Сістэмная кансоль чытае гэты раздзел, які Platform Designer запытвае інфармацыю аб карце рэгістра. Для падпарадкаваных сістэм Platform Designer атрымлівае доступ да рэестраў па імені.
<ваш_IP>.в <ваш_IP>.vhd	ЛПВП files, якія ствараюць асобнік кожнага падмодуля або даччынага ядра IP для сінтэзу або мадэлявання.
настаўнік/	Змяшчае скрыпт msim_setup.tcl для наладкі і запуску мадэлявання.
aldec/	Змяшчае скрыпт rivierapro_setup.tcl для ўстаноўкі і запуску мадэлявання.
/synopsys/vcs /synopsys/vcsmx	Змяшчае сцэнар абалонкі vcs_setup.sh для наладжвання і запуску мадэлявання. Змяшчае скрыпт абалонкі vcsmx_setup.sh і synopsys_sim.setup file каб наладзіць і запусціць мадэляванне.
/кадэнцыя	Змяшчае скрыпт абалонкі ncsim_setup.sh і іншую наладу files для наладжвання і запуску мадэлявання.
/xcelium	Змяшчае сцэнар абалонкі паралельнага сімулятара xcelium_setup.sh і іншую наладу files для наладжвання і запуску мадэлявання.
/падмодулі	Змяшчае ЛПВП files для субмодуля ядра IP.
<Падмодуль IP>/	Platform Designer стварае падкаталогі /synth і /sim для кожнага каталога падмодуляў IP, які стварае Platform Designer.

Функцыянальнае апісанне
З дапамогай IP-ядра Fault Injection дызайнеры могуць самастойна выконваць характарыстыку SEFI, маштабаваць стаўкі FIT у адпаведнасці з характарыстыкай SEFI і аптымізаваць праекты для зніжэння эфекту SEU.

Змякчэнне наступстваў разладаў пры адной падзеі

Інтэгральныя схемы і праграмуемыя лагічныя прылады, такія як FPGA, успрымальныя да SEU. SEU - гэта выпадковыя неразбуральныя падзеі, выкліканыя дзвюма асноўнымі крыніцамі: альфа-часціцамі і нейтронамі касмічных прамянёў. Выпраменьванне можа прывесці да таго, што лагічны рэгістр, біт убудаванай памяці або біт аператыўнай памяці канфігурацыі (CRAM) зменяць свой стан, што прывядзе да нечаканай працы прылады. Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V і навейшыя прылады маюць наступныя магчымасці CRAM:

• Выяўленне памылак цыклічнай праверкі празмернасці (EDCRC)
• Аўтаматычнае выпраўленне засмучанага CRAM (ачыстка)
• Магчымасць стварыць засмучаны стан CRAM (ін'екцыя няспраўнасці)

Для атрымання дадатковай інфармацыі аб змякчэнні SEU у прыладах Intel FPGA звярніцеся да главы аб змякчэнні наступстваў SEU у даведніку па адпаведных прыладах.

Апісанне штыфта IP ін'екцыі няспраўнасці

IP-ядро Fault Injection ўключае ў сябе наступныя кантакты ўводу/вываду.

Штыфты ўводу/вываду ядра IP-ін'екцыя няспраўнасці

Імя шпількі	Напрамак кантакту	Pin Апісанне
crcerror_pin	увод	Увод з паведамлення аб памылцы Register Unloader Intel FPGA IP (EMR Unloader IP). Гэты сігнал выдаецца, калі EDCRC прылады выяўляе памылку CRC.
emr_дадзеныя	увод	Змест рэестра паведамленняў аб памылках (EMR). Каб даведацца пра палі EMR, звярніцеся да адпаведнага кіраўніцтва па прыладзе. Гэты ўваход адпавядае сігналу інтэрфейсу дадзеных Avalon Streaming.
emr_сапраўдны	увод	Паказвае, што ўваходныя дадзеныя emr_data ўтрымліваюць сапраўдныя даныя. Гэта сапраўдны сігнал інтэрфейсу Avalon Streaming.
Скінуць	увод	Уваход для скіду модуля. Скід цалкам кантралюецца адладчыкам Fault Injection Debugger.
памылка_ўведзеная	выхад	Паказвае, што памылка была ўведзена ў CRAM па камандзе праз JTAG інтэрфейс. Працягласць часу, які паказвае гэты сігнал, залежыць ад налад JTAG TCK і сігналы блока кіравання. Звычайна час складае каля 20 тактаў сігналу TCK.
памылка_вычышчана	выхад	Паказвае, што ачыстка прылады завершана ў адпаведнасці з камандай JTAG інтэрфейс. Працягласць часу, які паказвае гэты сігнал, залежыць ад налад JTAG TCK і сігналы блока кіравання. Звычайна час складае каля 20 тактаў сігналу TCK.
нав	выхад	Неабавязковы выхад. IP ін'екцыі памылак выкарыстоўвае гэты гадзіннік, напрыкладample, каб тактаваць блок EMR_unloader.

Дыяграма штыфта IP ін'екцыі няспраўнасці

Выкарыстанне адладчыка Fault Injection і IP Core Fault Injection

Адладчык Fault Injection працуе разам з IP-ядром Fault Injection. Спачатку вы ствараеце асобнік IP-ядра ў сваім дызайне, кампілюеце і загружаеце атрыманую канфігурацыю file у вашу прыладу. Затым вы запускаеце адладчык Fault Injection Debugger з праграмнага забеспячэння Intel Quartus Prime або з каманднага радка для мадэлявання праграмных памылак.

• Адладчык Fault Injection Debugger дазваляе вам кіраваць эксперыментамі па ін'екцыі памылак у інтэрактыўным рэжыме або з дапамогай пакетных каманд, а таксама дазваляе вам вызначаць лагічныя вобласці ў вашым дызайне для ін'екцый памылак.
• Інтэрфейс каманднага радка карысны для запуску адладчыка праз сцэнар.

Заўвага

Адладчык Fault Injection звязваецца з IP-ядром Fault Injection праз JTAG інтэрфейс. Fault Injection IP прымае каманды ад JTAG інтэрфейс і паведамляе аб стане праз JTAG інтэрфейс. IP-ядро Fault Injection рэалізавана ў праграмнай логіцы вашай прылады; такім чынам, вы павінны ўлічваць выкарыстанне гэтай логікі ў сваім дызайне. Адна метадалогія складаецца ў тым, каб ахарактарызаваць рэакцыю вашага дызайну на SEU у лабараторыі, а затым выключыць ядро ​​IP з канчатковага разгорнутага дызайну.

Вы выкарыстоўваеце IP-ядро Fault Injection з наступнымі IP-ядрамі:

• Ядро IP-разгрузкі рэгістра паведамленняў аб памылках, якое счытвае і захоўвае даныя з умацаванай схемы выяўлення памылак у прыладах Intel FPGA.
• (Дадаткова) Ядро Intel FPGA IP Advanced SEU Detection, якое параўноўвае месцазнаходжанне аднабітных памылак з картай адчувальнасці падчас працы прылады, каб вызначыць, ці ўплывае на яе праграмная памылка.

Адладчык ін'екцыі няспраўнасці скончаныview Блок-схема

Заўвагі:

1. IP ін'екцыі памылак пераварочвае біты мэтавай логікі.
2. Адладчык Fault Injection Debugger і Advanced SEU Detection IP выкарыстоўваюць адзін і той жа асобнік EMR Unloader.
3. IP-ядро Advanced SEU Detection не з'яўляецца абавязковым.

Звязаная інфармацыя

• Пра SMH Files на старонцы 13
• Пра IP-ядро EMR Unloader на старонцы 10
• Пра IP-ядро Advanced SEU Detection на старонцы 11

Стварэнне IP-ядра ўкаранення памылак

УВАГА

Ядро Fault Injection IP не патрабуе ўстанаўлення якіх-небудзь параметраў. Каб выкарыстоўваць ядро ​​IP, стварыце новы асобнік IP, уключыце яго ў сістэму Platform Designer (Standard) і падключыце сігналы адпаведным чынам. Вы павінны выкарыстоўваць IP-ядро Fault Injection з IP-ядром EMR Unloader. IP-ядры Fault Injection і EMR Unloader даступныя ў Platform Designer і IP-каталогу. Пры жаданні вы можаце стварыць іх непасрэдна ў сваім дызайне RTL, выкарыстоўваючы Verilog HDL, SystemVerilog або VHDL.

Аб EMR Unloader IP Core
IP-ядро EMR Unloader забяспечвае інтэрфейс для EMR, які пастаянна абнаўляецца EDCRC прылады, які правярае біты CRAM прылады на наяўнасць праграмных памылак.

Example Platform Designer System, уключаючы IP-ядро Fault Injection і IP-ядро EMR Unloader

Example Fault Injection IP Core і EMR Unloader IP Core Блок-схема

Звязаная інфармацыя
Паведамленне пра памылку Register Unloader Кіраўніцтва карыстальніка Intel FPGA IP Core

Пра IP-ядро Advanced SEU Detection

Выкарыстоўвайце IP-ядро Advanced SEU Detection (ASD), калі допуск SEU з'яўляецца праблемай дызайну. Вы павінны выкарыстоўваць IP-ядро EMR Unloader з IP-ядром ASD. Такім чынам, калі вы выкарыстоўваеце ASD IP і Fault Injection IP у адной канструкцыі, яны павінны падзяляць выхад EMR Unloader праз кампанент раздзяляльніка Avalon®-ST. На наступным малюнку паказана сістэма Platform Designer, у якой раздзяляльнік Avalon-ST размяркоўвае змесціва EMR на ядры ASD і IP-ін'екцыя Fault Injection.

Выкарыстанне ASD і Fault Injection IP у адной сістэме Designer Platform

Звязаная інфармацыя
Кіраўніцтва карыстальніка Intel FPGA IP Core Advanced SEU Detection

Вызначэнне абласцей ін'екцыі няспраўнасці
Вы можаце вызначыць пэўныя вобласці FPGA для ін'екцыі памылак, выкарыстоўваючы загаловак карты адчувальнасці (.smh) file. SMH file захоўвае каардынаты бітаў CRAM прылады, іх прызначаную вобласць (ASD Region) і крытычнасць. У працэсе праектавання вы выкарыстоўваеце іерархію tagідучы на ​​стварэнне рэгіёну. Затым, падчас кампіляцыі, Intel Quartus Prime Assembler генеруе SMH file. Адладчык Fault Injection Debugger абмяжоўвае ін'екцыі памылак пэўнымі рэгіёнамі прылады, якія вы вызначаеце ў SMH file.

Выкананне іерархіі Tagгінг
Вы вызначаеце рэгіёны FPGA для тэставання, прызначаючы рэгіён ASD для гэтага месца. Вы можаце ўказаць значэнне ASD Region для любой часткі вашай іерархіі дызайну з дапамогай акна Design Partitions.

1. Абярыце "Заданні" ➤ "Дызайн акна раздзелаў".
2. Пстрыкніце правай кнопкай мышы ў любым месцы радка загалоўка і ўключыце «Адрэгіён ASD», каб адлюстраваць слупок «Адрэгіён ASD» (калі ён яшчэ не адлюстраваны).
3. Увядзіце значэнне ад 0 да 16 для любога раздзела, каб прызначыць яго пэўнаму рэгіёну ASD.
   • Вобласць ASD 0 зарэзервавана для невыкарыстоўваемых частак прылады. Вы можаце прызначыць раздзел гэтаму рэгіёну, каб вызначыць яго як некрытычны.
   • Рэгіён ASD 1 з'яўляецца рэгіёнам па змаўчанні. Усе выкарыстоўваныя часткі прылады прысвойваюцца гэтаму рэгіёну, калі вы відавочна не зменіце прызначэнне рэгіёну ASD.

Пра SMH Files

SMH file змяшчае наступную інфармацыю:

• Калі вы не выкарыстоўваеце іерархію tagging (г.зн. дызайн не мае відавочных прызначэнняў рэгіёнаў ASD у іерархіі дызайну), SMH file пералічвае кожны біт CRAM і паказвае, ці адчувальны ён для дызайну.
• Калі вы выканалі іерархію tagging і змененыя стандартныя прызначэнні рэгіёну ASD, SMH file пералічвае кожны біт CRAM і яму прызначаецца рэгіён ASD.

Адладчык Fault Injection Debugger можа абмежаваць ін'екцыі адным або некалькімі ўказанымі рэгіёнамі. Накіраваць Асэмблер для стварэння SMH file:

• Выберыце «Прызначэнні» ➤ «Прылада» ➤ «Параметры прылады і штыфта» ➤ CRC выяўлення памылак.
• Уключыце Generate SEU sensitivity map file (.smh) варыянт.

Выкарыстанне адладчыка ін'екцыі памылак

УВАГА
Каб выкарыстоўваць адладчык ін'екцыі памылак, вы падключыцеся да сваёй прылады праз JTAG інтэрфейс. Затым наладзьце прыладу і выканайце ін'екцыю памылак. Каб запусціць адладчык Fault Injection Debugger, абярыце Tools ➤ Fault Injection Debugger у праграмным забеспячэнні Intel Quartus Prime. Канфігурацыя або праграмаванне прылады аналагічная працэдуры, якая выкарыстоўваецца для праграматара або лагічнага аналізатара сігнальных адводаў.

Адладчык ін'екцыі памылак

Каб наладзіць свой JTAG ланцуг:

1. Націсніце Налада абсталявання. Інструмент адлюстроўвае абсталяванне для праграмавання, падлучанае да вашага кампутара.
2. Выберыце абсталяванне для праграмавання, якое вы хочаце выкарыстоўваць.
3. Націсніце Зачыніць.
4. Націсніце "Аўтаматычнае вызначэнне", якое запаўняе ланцужок прылад праграмуемымі прыладамі, знойдзенымі ў JTAG ланцуг.

Звязаная інфармацыя
Функцыя мэтавай ін'екцыі памылак на старонцы 21

Патрабаванні да апаратнага і праграмнага забеспячэння

Для выкарыстання адладчыка ін'екцыі памылак патрабуецца наступнае апаратнае і праграмнае забеспячэнне:

• Радок FEATURE у вашай ліцэнзіі Intel FPGA, які ўключае IP-ядро Fault Injection. Для атрымання дадатковай інфармацыі звярніцеся да мясцовага гандлёвага прадстаўніка Intel FPGA.
• Спампуйце кабель (Intel FPGA Download Cable, Intel FPGA Download Cable II, або II).
• Набор для распрацоўкі Intel FPGA або распрацаваная карыстальнікам плата з JTAG падключэнне да тэстуемай прылады.
• (Дадаткова) Радок FEATURE у вашай ліцэнзіі Intel FPGA, які дазваляе ядро ​​Advanced SEU Detection IP.

Наладжванне вашай прылады і адладчыка ін'екцыі памылак

Адладчык Fault Injection Debugger выкарыстоўвае .sof і (неабавязкова) загаловак карты адчувальнасці (.smh) file. Праграмны аб'ект File (.sof) канфігуруе FPGA. .smh file вызначае адчувальнасць бітаў CRAM у прыладзе. Калі вы не дасце .smh file, адладчык ін'екцыі няспраўнасцяў выпадковым чынам уводзіць памылкі ва ўсе біты CRAM. Каб вызначыць .sof:

1. Выберыце FPGA, які вы жадаеце наладзіць, у ланцужку прылад.
2. Націсніце Выбраць File.
3. Перайдзіце да .sof і націсніце OK. Адладчык Fault Injection счытвае файл .sof.
4. (Неабавязкова) Выберыце SMH file.
   Калі вы не ўказваеце SMH file, Fault Injection Debugger уводзіць памылкі выпадковым чынам ва ўсю прыладу. Калі вы ўказваеце SMH file, вы можаце абмежаваць ін'екцыі выкарыстоўванымі абласцямі вашага прылады.
   • Пстрыкніце прыладу правай кнопкай мышы ў полі "Ланцуг прылад", а затым націсніце "Выбраць SMH". File.
   • Выберыце свой SMH file.
   • Націсніце OK.
5. Уключыце «Праграма/Настройка».
6. Націсніце Пуск.

Адладчык Fault Injection канфігуруе прыладу з дапамогай .sof.

Кантэкстнае меню для выбару SMH File

Абмежавальныя рэгіёны для ін'екцыі няспраўнасці

Пасля загрузкі SMH file, вы можаце накіраваць адладчык ін'екцыі памылак працаваць толькі ў пэўных рэгіёнах ASD. Каб вызначыць рэгіён(ы) ASD, у які трэба ўвесці памылкі:

1. Пстрыкніце правай кнопкай мышы FPGA у полі «Ланцужок прылад» і націсніце «Паказаць карту адчувальнасці прылады».
2. Выберыце рэгіён(-ы) ASD для ін'екцыі памылак.

Карта адчувальнасці прылады Viewer

Вызначэнне тыпаў памылак

Вы можаце ўказаць розныя тыпы памылак для ін'екцыі.

• Адзінкавыя памылкі (SE)
• Памылкі падвойнага суседства (DAE)
• Невыпраўляльныя шматбітныя памылкі (EMBE)

Прылады Intel FPGA могуць самастойна выпраўляць адзінкавыя і двайныя суседнія памылкі, калі ўключана функцыя ачысткі. Прылады Intel FPGA не могуць выправіць шматразрадныя памылкі. Звярніцеся да главы аб змякчэнні SEU для атрымання дадатковай інфармацыі аб адладцы гэтых памылак. Вы можаце ўказаць сумесь памылак для ўпырску і інтэрвал часу ўпырску. Каб задаць інтэрвал часу ўпырску:

1. У адладчыку Fault Injection выберыце «Інструменты» ➤ «Параметры».
2. Перацягніце чырвоны кантролер да сумесі памылак. У якасці альтэрнатывы вы можаце задаць мікс лічбава.
3. Укажыце час інтэрвалу ўпырску.
4. Націсніце OK.

Малюнак 12. Вызначэнне сумесі тыпаў памылак SEU

Звязаная інфармацыя Змякчэнне засмучэння адзінкавай падзеі

Памылкі ўвядзення

Вы можаце ўводзіць памылкі ў некалькіх рэжымах:

• Увядзіце адну памылку па камандзе
• Увесці некалькі памылак па камандзе
• Уводзіць памылкі, пакуль не атрымае каманду спыніць

Каб увесці гэтыя памылкі:

1. Уключыце опцыю Inject Fault.
2. Выберыце, ці хочаце вы запускаць ін'екцыю памылак на працягу шэрагу ітэрацый або да спынення:
   • Калі вы вырашыце працаваць да спынення, адладчык увядзення памылак уводзіць памылкі з інтэрвалам, указаным у дыялогавым акне Інструменты ➤ Параметры.
   • Калі вы хочаце запусціць ін'екцыю памылак для пэўнай колькасці ітэрацый, увядзіце лік.
3. Націсніце Пуск.

Заўвага: Адладчык ін'екцыі памылак працуе на працягу зададзенай колькасці ітэрацый або да спынення. У акне Intel Quartus Prime Messages паказваюцца паведамленні пра ўведзеныя памылкі. Каб атрымаць дадатковую інфармацыю аб уведзеных памылках, націсніце Прачытаць EMR. Адладчык Fault Injection Debugger счытвае EMR прылады і адлюстроўвае змесціва ў акне паведамленняў.

Intel Quartus Prime Error Injection і паведамленні змесціва EMR

Памылкі запісу
Вы можаце запісаць месцазнаходжанне любой уведзенай памылкі, адзначыўшы параметры, якія паведамляюцца ў акне паведамленняў Intel Quartus Prime. Калі, напрample, уведзеная памылка прыводзіць да паводзін, якія вы хацелі б прайграць, вы можаце нацэліць гэта месца для ін'екцыі. Вы выконваеце мэтавую ін'екцыю з дапамогай інтэрфейсу каманднага радка Fault Injection Debugger.

Ачыстка ўведзеных памылак
Каб аднавіць нармальную працу FPGA, націсніце Scrub. Калі вы ачышчаеце памылку, для выпраўлення памылак выкарыстоўваюцца функцыі EDCRC прылады. Механізм скраба аналагічны таму, які выкарыстоўваецца падчас працы прылады.

Інтэрфейс каманднага радка
Вы можаце запусціць адладчык ін'екцыі памылак у камандным радку з выкананым файлам quartus_fid, што карысна, калі вы хочаце выканаць ін'екцыю памылак са сцэнарыя.

Табліца 5. Аргументы каманднага радка для ін'екцыі памылкі

Кароткі аргумент	Доўгі аргумент	Апісанне
c	кабель	Укажыце абсталяванне для праграмавання або кабель. (Абавязкова)
i	індэкс	Укажыце актыўную прыладу для ўвядзення памылкі. (Абавязкова)
n	лік	Укажыце колькасць памылак для ўвядзення. Значэнне па змаўчанні 1. (Неабавязкова)
t	час	Інтэрвал паміж ін'екцыямі. (неабавязкова)

Заўвага: Выкарыстоўвайце quartus_fid –дапамога view усе даступныя варыянты. Наступны код змяшчае прыкладampфайлы з дапамогай інтэрфейсу каманднага радка Fault Injection Debugger.
################################################

• # Даведайцеся, якія кабелі USB даступныя для гэтага асобніка
• # Вынік паказвае, што даступны адзін кабель пад назвай «USB-Blaster» #
• $quartus_fid –спіс. . .
• Інфармацыя: Каманда: quartus_fid –спіс
  1. USB-Blaster на sj-sng-z4 [USB-0] Інфармацыя: адладчык Intel Quartus Prime 64-bit Fault Injection прайшоў паспяхова. 0 памылак, 0 папярэджанняў
• ############################################## #
• # Даведайцеся, якія прылады даступныя на кабелі USB-Blaster
• # Вынік паказвае дзве прылады: Stratix V A7 і MAX V CPLD. #
• $ quartus_fid –кабель USB-Blaster -a
• Інфармацыя: Каманда: quartus_fid –cable=USB-Blaster -a
• Інфармацыя (208809): выкарыстанне кабеля для праграмавання “USB-Blaster на sj-sng-z4 [USB-0]”
  1. USB-бластэр на sj-sng-z4 [USB-0]
• 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
• 020A40DD 5M2210Z/EPM2210
• Інфармацыя: адладчык Intel Quartus Prime 64-Bit Fault Injection прайшоў паспяхова.
• 0 памылак, 0 папярэджанняў
• ############################################## #
• # Запраграмуйце прыладу Stratix V
• # Параметр –index вызначае аперацыі, якія выконваюцца на падключанай прыладзе.
• # “=svgx.sof” звязвае .sof file з прыладай
• # “#p” азначае праграму прылады #
• $ quartus_fid –кабель USB-Blaster –індэкс “@1=svgx.sof#p” . . .
• Інфармацыя (209016): канфігурацыя прылады, індэкс 1
• Інфармацыя (209017): Прылада 1 змяшчае ДжTAG Ідэнтыфікацыйны код 0x029030DD
• Інфармацыя (209007): канфігурацыя прайшла паспяхова — сканфігуравана 1 прылада(-і).
• Інфармацыя (209011): Паспяхова выкананая аперацыя(-і)
• Інфармацыя (208551): подпіс праграмы ў прыладзе 1.
• Інфармацыя: адладчык Intel Quartus Prime 64-Bit Fault Injection прайшоў паспяхова.
• 0 памылак, 0 папярэджанняў
• ############################################## #
• # Увядзіце памылку ў прыладу.
• # Аператар #i паказвае на ўвядзенне памылак
• # -n 3 паказвае на ўвядзенне 3 памылак #
• $ quartus_fid –кабель USB-Blaster –індэкс “@1=svgx.sof#i” -n 3
• Інфармацыя: Каманда: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
• Інфармацыя (208809): выкарыстанне кабеля для праграмавання “USB-Blaster на sj-sng-z4 [USB-0]”
• Інфармацыя (208521): уводзіць 3 памылкі ў прыладу(-і)
• Інфармацыя: адладчык Intel Quartus Prime 64-Bit Fault Injection прайшоў паспяхова.
• 0 памылак, 0 папярэджанняў
• ############################################## #
• # Інтэрактыўны рэжым.
• # Выкарыстанне аперацыі #i з -n 0 пераводзіць адладчык у інтэрактыўны рэжым.
• # Звярніце ўвагу, што ў папярэдняй сесіі былі ўведзеныя 3 памылкі;
• # “E” счытвае няспраўнасці ў цяперашні час у IP-ядры EMR Unloader. #
• $ quartus_fid –кабель USB-Blaster –індэкс “@1=svgx.sof#i” -n 0
• Інфармацыя: Каманда: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
• Інфармацыя (208809): выкарыстанне кабеля для праграмавання “USB-Blaster на sj-sng-z4 [USB-0]”
• Увядзіце:
• "F", каб увесці памылку
• 'E' для чытання EMR
• 'S' для вычысткі памылак(-й)
• 'Q', каб выйсці з E
• Інфармацыя (208540): Чытанне масіва EMR
• Інфармацыя (208544): у прыладзе 3 выяўлена 1 памылкі кадраў.
• Інфармацыя (208545): Памылка №1: Адзіная памылка ў кадры 0x1028 у біце 0x21EA.
• Інфармацыя (10914): Памылка №2: Невыпраўная шматбітная памылка ў кадры 0x1116.
• Інфармацыя (208545): Памылка №3: ​​Адзіная памылка ў кадры 0x1848 на біце 0x128C.
• "F", каб увесці памылку
• 'E' для чытання EMR
• 'S' для вычысткі памылак(-й)
• 'Q', каб выйсці з Q
• інфармацыя: Intel Quartus Prime 64-bit Fault Injection Debugger быў паспяховым. 0 памылак, 0 папярэджанняў
• інфармацыя: Пікавы аб'ём віртуальнай памяці: 1522 мегабайта
• інфармацыя: Апрацоўка скончана: панядзелак, 3 лістапада 18:50:00 2014
• інфармацыя: Прайшоў час: 00:00:29
• інфармацыя: Агульны працэсарны час (на ўсіх працэсарах): 00:00:13

Функцыя мэтавай ін'екцыі памылак

Заўвага

Адладчык ін'екцыі няспраўнасцяў выпадковым чынам уводзіць памылкі ў FPGA. Тым не менш, функцыя мэтавай ін'екцыі памылак дазваляе ўводзіць памылкі ў мэтавыя месцы ў CRAM. Гэтая аперацыя можа быць карыснай, напрыкладample, калі вы заўважылі падзею SEU і хочаце праверыць FPGA або адказ сістэмы на тую ж падзею пасля змены стратэгіі аднаўлення. Функцыя Targeted Fault Injection даступная толькі з інтэрфейсу каманднага радка. Вы можаце паказаць, што памылкі ўстаўляюцца з каманднага радка або ў рэжыме падказкі. Звязаная інфармацыя

AN 539: Метадалогія тэсціравання або выяўлення і аднаўлення памылак з выкарыстаннем CRC у прыладах Intel FPGA

Вызначэнне спісу памылак з каманднага радка

Функцыя Targeted Fault Injection дазваляе ўказаць спіс памылак з каманднага радка, як паказана ў наступным прыкладзеample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ Дзе: c 1 паказвае, што FPGA кіруецца па першым кабелі на вашым кампутары. i “@1= six.sof#i ” паказвае, што першая прылада ў ланцужку загружана аб'ектам file svgx.sof і будзе ўведзены з памылкамі. n 2 паказвае, што будуць уведзены дзве памылкі. user=”@1= 0x2274 0x05EF 0x2264 0x0500” - гэта вызначаны карыстальнікам спіс памылак, якія трэба ўвесці. У гэтым эксample, прылада 1 мае дзве памылкі: у кадры 0x2274, біт 0x05EF і ў кадры 0x2264, біт 0x0500.

Вызначэнне спісу памылак у рэжыме падказкі

Вы можаце кіраваць функцыяй мэтавай ін'екцыі памылак у інтэрактыўным рэжыме, указаўшы колькасць памылак роўным 0 (-n 0). Адладчык Fault Injection Debugger прадстаўляе каманды рэжыму падказкі і іх апісанні.

Каманда рэжыму падказкі	Апісанне
F	Увесці памылку
E	Прачытайце EMR
S	Вычышчаць памылкі
Q	Выйсці

У рэжыме падказкі вы можаце задаць толькі каманду F, каб увесці адну памылку ў выпадковым месцы прылады. У наступным выпрampз выкарыстаннем каманды F у рэжыме падказкі ўводзяцца тры памылкі. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

• Памылка 1 - аднабітная памылка ў кадры 0x12, біт 0x34
• Памылка 2 - Невыпраўная памылка ў кадры 0x56, біт 0x78 (* паказвае на шматбітную памылку)
• Памылка 3 – Памылка падвойнага суседства ў кадры 0x9A, біт 0xBC (+ азначае памылку падвойнага біта)

F 0x12 0x34 0x56 0x78 * Уводзіцца адна памылка (па змаўчанні): Памылка 1 – аднабітная памылка ў кадры 0x12, біт 0x34. Месцы пасля першага кадра/біта ігнаруюцца. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

Уведзеныя тры памылкі:

• Памылка 1 - аднабітная памылка ў кадры 0x12, біт 0x34
• Памылка 2 - Невыпраўная памылка ў кадры 0x56, біт 0x78
• Памылка 3 - памылка падвойнага суседства ў кадры 0x9A, біт 0xBC
• Месцы пасля першых 3 пар кадр/біт ігнаруюцца

Вызначэнне размяшчэння бітаў CRAM

Заўвага: 

Калі адладчык увядзення памылак выяўляе памылку CRAM EDCRC, рэгістр паведамленняў пра памылку (EMR) утрымлівае сіндром, нумар кадра, месцазнаходжанне біта і тып памылкі (адзінарны, двайны або шматбітны) выяўленай памылкі CRAM. Падчас тэсціравання сістэмы захоўвайце змесціва EMR, пра якое паведамляе адладчык Fault Injection Debugger, калі вы выяўляеце няспраўнасць EDCRC. З дапамогай запісанага змесціва EMR вы можаце падаць нумары кадраў і бітаў у адладчык ін'екцыі памылак, каб прайграць памылкі, адзначаныя падчас тэсціравання сістэмы, для далейшага праектавання і ахарактарызаваць рэакцыю аднаўлення сістэмы на гэтую памылку.

Звязаная інфармацыя
AN 539: Метадалогія тэставання або выяўленне і аднаўленне памылак з выкарыстаннем CRC у прыладах Intel FPGA

Пашыраныя параметры каманднага радка: рэгіёны ASD і ўзважванне тыпаў памылак

Вы можаце выкарыстоўваць інтэрфейс каманднага радка Fault Injection Debugger, каб уводзіць памылкі ў вобласці ASD і ўзважваць тыпы памылак. Спачатку вы вызначаеце спалучэнне тыпаў памылак (аднаразрадныя, двайныя суседнія і шматразрадныя, якія не падлягаюць выпраўленню), выкарыстоўваючы -weight . . варыянт. Напрыкладample, для сумесі 50% адзіночных памылак, 30% падвойных суседніх памылак і 20% шматразрадных памылак, якія нельга выправіць, выкарыстоўвайце опцыю –weight=50.30.20. Затым, каб нацэліцца на вобласць ASD, выкарыстоўвайце параметр -smh, каб уключыць SMH file і пакажыце рэгіён ASD, на які трэба арыентавацца. Напрыкладample: $ quartus_fid –cable=USB-BlasterII –index “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –number=30

Гэты былыampкаманда:

• Праграмуе прыладу і ўводзіць памылкі (радок pi)
• Уводзіць 100% аднаразрадных памылак (100.0.0)
• Уводзіць толькі ў ASD_REGION 2 (пазначаецца #2)
• Уводзіць 30 памылак

Архіў кіраўніцтва карыстальніка Fault Injection IP Core

Версія IP Core	Кіраўніцтва карыстальніка
18.0	Fault Injection Кіраўніцтва карыстальніка Intel FPGA IP Core
17.1	Кіраўніцтва карыстальніка Intel FPGA Fault Injection IP Core
16.1	Кіраўніцтва карыстальніка Altera Fault Injection IP Core
15.1	Кіраўніцтва карыстальніка Altera Fault Injection IP Core

Калі версія ядра IP адсутнічае ў спісе, прымяняецца кіраўніцтва карыстальніка для папярэдняй версіі ядра IP.

Гісторыя версій дакумента для Fault Injection IP Core Кіраўніцтва карыстальніка

Версія дакумента	Версія Intel Quartus Prime	Змены
2019.07.09	18.1	Абноўлены Апісанне штыфта IP ін'екцыі няспраўнасці тэма для ўдакладнення сігналаў Reset, error_injected і error_scrubbed.
2018.05.16	18.0	• Дададзены наступныя тэмы з Intel Quartus Prime Pro Edition Handbook: —   Вызначэнне абласцей ін'екцыі няспраўнасці і падтэмы. —   Выкарыстанне адладчыка ін'екцыі памылак і падтэмы. —   Інтэрфейс каманднага радка і падтэмы. • Ядро Intel FPGA Fault Injection IP перайменавана ў Fault Injection Intel FPGA IP.

Дата	Версія	Змены
2017.11.06	17.1	• Рэбрэндынг Intel. • Дададзена падтрымка прылад Intel Cyclone 10 GX.
2016.10.31	16.1	Абноўлена падтрымка прылады.
2015.12.15	15.1	• Зменена праграмнае забеспячэнне Quartus II на Quartus Prime. • Выпраўлена адпаведная спасылка на сябе.
2015.05.04	15.0	Першапачатковы выпуск.

 

Дакументы / Рэсурсы

intel UG-01173 Fault Injection FPGA IP Core [pdfКіраўніцтва карыстальніка UG-01173 IP-ядро FPGA з увядзеннем няспраўнасцяў, UG-01173, IP-ядро FPGA з увядзеннем няспраўнасцяў, ін'екцыя c, ядро ​​IP з ін'екцыяй FPGA

Спасылкі

• Кіраўніцтва карыстальніка