इंटेल यूजी-01173 फॉल्ट इंजेक्शन एफपीजीए आईपी कोर

फाल्ट इंजेक्शन इंटेल® एफपीजीए आईपी कोर यूजर गाइड

दोष इंजेक्शन Intel® FPGA IP कोर FPGA डिवाइस के कॉन्फ़िगरेशन RAM (CRAM) में त्रुटियों को इंजेक्ट करता है। यह प्रक्रिया सामान्य त्रुटियों का अनुकरण करती है जो एकल घटना अपसेट (एसईयू) के कारण सामान्य ऑपरेशन के दौरान हो सकती हैं। SEU दुर्लभ घटनाएँ हैं और इसलिए इनका परीक्षण करना कठिन है। अपने डिज़ाइन में फ़ॉल्ट इंजेक्शन IP कोर को इंस्टेंट करने और अपने डिवाइस को कॉन्फ़िगर करने के बाद, आप इन त्रुटियों के लिए सिस्टम की प्रतिक्रिया का परीक्षण करने के लिए FPGA में जानबूझकर त्रुटियों को प्रेरित करने के लिए Intel Quartus® Prime Fault Injection Debugger टूल का उपयोग कर सकते हैं।

संबंधित जानकारी

• सिंगल इवेंट अपसेट
• AN 737: Intel Arria 10 डिवाइसेस में SEU डिटेक्शन एंड रिकवरी

विशेषताएँ

• आपको सिंगल इवेंट फंक्शनल इंटरप्ट्स (SEFI) को कम करने के लिए सिस्टम प्रतिक्रिया का मूल्यांकन करने की अनुमति देता है।
• आपको संपूर्ण सिस्टम बीम परीक्षण की आवश्यकता को समाप्त करते हुए, इन-हाउस SEFI लक्षण वर्णन करने की अनुमति देता है। इसके बजाय, आप बीम परीक्षण को डिवाइस स्तर पर समय (FIT)/एमबी माप में विफलताओं तक सीमित कर सकते हैं।
• SEFI लक्षण वर्णन के अनुसार स्केल FIT दरें जो आपके डिज़ाइन आर्किटेक्चर के लिए प्रासंगिक हैं। आप पूरे डिवाइस में बेतरतीब ढंग से गलती इंजेक्शन वितरित कर सकते हैं, या परीक्षण को गति देने के लिए उन्हें विशिष्ट कार्यात्मक क्षेत्रों तक सीमित कर सकते हैं।
• सिंगल इवेंट अपसेट्स (SEU) के कारण होने वाले व्यवधान को कम करने के लिए अपने डिज़ाइन को ऑप्टिमाइज़ करें।

डिवाइस समर्थन

फॉल्ट इंजेक्शन आईपी कोर Intel Arria® 10, Intel Cyclone® 10 GX और Stratix® V पारिवारिक उपकरणों का समर्थन करता है। साइक्लोन V परिवार ऑर्डरिंग कोड में -SC प्रत्यय वाले उपकरणों पर फॉल्ट इंजेक्शन का समर्थन करता है। -SC प्रत्यय Cyclone V उपकरणों के बारे में जानकारी देने के लिए अपने स्थानीय बिक्री प्रतिनिधि से संपर्क करें।

संसाधन उपयोग और प्रदर्शन
इंटेल क्वार्टस प्राइम सॉफ्टवेयर स्ट्रैटिक्स वी ए7 एफपीजीए के लिए निम्नलिखित संसाधन अनुमान उत्पन्न करता है। अन्य उपकरणों के परिणाम समान हैं।

इंटेल कॉर्पोरेशन। सर्वाधिकार सुरक्षित। Intel, Intel लोगो और अन्य Intel चिह्न Intel Corporation या उसकी सहायक कंपनियों के ट्रेडमार्क हैं। Intel अपने FPGA और सेमीकंडक्टर उत्पादों के प्रदर्शन को Intel की मानक वारंटी के अनुसार वर्तमान विनिर्देशों के अनुसार वारंट करता है, लेकिन बिना किसी सूचना के किसी भी समय किसी भी उत्पाद और सेवाओं में परिवर्तन करने का अधिकार सुरक्षित रखता है। इंटेल यहां वर्णित किसी भी जानकारी, उत्पाद या सेवा के आवेदन या उपयोग से उत्पन्न होने वाली कोई जिम्मेदारी या दायित्व नहीं लेता है, सिवाय इसके कि इंटेल द्वारा लिखित रूप से सहमति व्यक्त की गई है। Intel ग्राहकों को सलाह दी जाती है कि किसी भी प्रकाशित जानकारी पर भरोसा करने से पहले और उत्पादों या सेवाओं के लिए ऑर्डर देने से पहले डिवाइस विनिर्देशों का नवीनतम संस्करण प्राप्त करें। *अन्य नामों और ब्रांडों पर दूसरों की संपत्ति के रूप में दावा किया जा सकता है।

दोष इंजेक्शन आईपी कोर एफपीजीए प्रदर्शन और संसाधन उपयोग

उपकरण	भिक्षा	तर्क रजिस्टर		एम20के
		प्राथमिक	माध्यमिक
स्ट्रैटिक्स वी ए7	3,821	5,179	0	0

इंटेल क्वार्टस प्राइम सॉफ्टवेयर इंस्टालेशन में इंटेल एफपीजीए आईपी लाइब्रेरी शामिल है। यह पुस्तकालय अतिरिक्त लाइसेंस की आवश्यकता के बिना आपके उत्पादन उपयोग के लिए कई उपयोगी आईपी कोर प्रदान करता है। कुछ Intel FPGA IP कोर को उत्पादन उपयोग के लिए एक अलग लाइसेंस की खरीद की आवश्यकता होती है। Intel FPGA IP मूल्यांकन मोड आपको पूर्ण उत्पादन IP कोर लाइसेंस खरीदने का निर्णय लेने से पहले सिमुलेशन और हार्डवेयर में इन लाइसेंस प्राप्त Intel FPGA IP कोर का मूल्यांकन करने की अनुमति देता है। हार्डवेयर परीक्षण पूरा करने और उत्पादन में आईपी का उपयोग करने के लिए तैयार होने के बाद आपको केवल लाइसेंस प्राप्त इंटेल आईपी कोर के लिए पूर्ण उत्पादन लाइसेंस खरीदने की आवश्यकता है। इंटेल क्वार्टस प्राइम सॉफ्टवेयर डिफ़ॉल्ट रूप से निम्न स्थानों पर आईपी कोर स्थापित करता है:

आईपी ​​कोर स्थापना पथ

आईपी ​​​​कोर स्थापना स्थान

जगह	सॉफ़्टवेयर	प्लैटफ़ॉर्म
:\IntelFPGA_pro\quartus\ip\altera	इंटेल क्वार्टस प्राइम प्रो संस्करण	खिड़कियाँ*
:\IntelFPGA\quartus\ip\altera	इंटेल क्वार्टस प्राइम स्टैंडर्ड संस्करण	विंडोज़
: /IntelFPGA_pro/quartus/ip/altera	इंटेल क्वार्टस प्राइम प्रो संस्करण	लिनक्स *
: /IntelFPGA/क्वार्टस/आईपी/Altera	इंटेल क्वार्टस प्राइम स्टैंडर्ड संस्करण	लिनक्स

टिप्पणी: Intel क्वार्टस प्राइम सॉफ़्टवेयर स्थापना पथ में रिक्त स्थान का समर्थन नहीं करता है।

अनुकूलित करना और आईपी कोर उत्पन्न करना
आप विभिन्न प्रकार के अनुप्रयोगों का समर्थन करने के लिए आईपी कोर को अनुकूलित कर सकते हैं। इंटेल क्वार्टस प्राइम आईपी कैटलॉग और पैरामीटर एडिटर आपको आईपी कोर पोर्ट्स, फीचर्स और आउटपुट को जल्दी से चुनने और कॉन्फ़िगर करने की अनुमति देता है files.

आईपी ​​​​कैटलॉग और पैरामीटर संपादक
IP कैटलॉग आपके प्रोजेक्ट के लिए उपलब्ध IP कोर को प्रदर्शित करता है, जिसमें Intel FPGA IP और अन्य IP शामिल हैं जिन्हें आप IP कैटलॉग खोज पथ में जोड़ते हैं। IP कोर का पता लगाने और अनुकूलित करने के लिए IP कैटलॉग की निम्नलिखित सुविधाओं का उपयोग करें:

• सक्रिय डिवाइस परिवार के लिए आईपी दिखाने के लिए आईपी कैटलॉग को फ़िल्टर करें या सभी डिवाइस परिवारों के लिए आईपी दिखाएं। यदि आपके पास कोई प्रोजेक्ट खुला नहीं है, तो आईपी कैटलॉग में डिवाइस परिवार का चयन करें।
• आईपी ​​​​कैटलॉग में किसी भी पूर्ण या आंशिक आईपी कोर नाम का पता लगाने के लिए खोज फ़ील्ड में टाइप करें।
• समर्थित उपकरणों के बारे में विवरण प्रदर्शित करने के लिए, IP कोर के इंस्टॉलेशन फ़ोल्डर को खोलने के लिए, और IP दस्तावेज़ों के लिंक के लिए IP कैटलॉग में IP कोर नाम पर राइट-क्लिक करें।
• क्लिक निम्न को खोजें Partner IP to access partner IP information on the web.

पैरामीटर संपादक आपको एक आईपी भिन्नता नाम, वैकल्पिक पोर्ट और आउटपुट निर्दिष्ट करने के लिए प्रेरित करता है file पीढ़ी के विकल्प। पैरामीटर संपादक एक शीर्ष-स्तरीय इंटेल क्वार्टस प्राइम आईपी उत्पन्न करता है file (.ip) इंटेल क्वार्टस प्राइम प्रो संस्करण परियोजनाओं में एक आईपी भिन्नता के लिए। पैरामीटर संपादक एक शीर्ष-स्तरीय क्वार्टस आईपी उत्पन्न करता है file (.qip) इंटेल क्वार्टस प्राइम स्टैंडर्ड संस्करण परियोजनाओं में एक आईपी बदलाव के लिए। इन files प्रोजेक्ट में IP भिन्नता का प्रतिनिधित्व करते हैं, और पैरामीटराइज़ेशन जानकारी संग्रहीत करते हैं।

आईपी ​​​​पैरामीटर संपादक (इंटेल क्वार्टस प्राइम स्टैंडर्ड एडिशन)

आईपी ​​​​कोर जनरेशन आउटपुट (इंटेल क्वार्टस प्राइम प्रो संस्करण)

इंटेल क्वार्टस प्राइम सॉफ्टवेयर निम्नलिखित आउटपुट उत्पन्न करता है file अलग-अलग IP कोर के लिए संरचना जो प्लेटफ़ॉर्म डिज़ाइनर सिस्टम का हिस्सा नहीं हैं।

व्यक्तिगत आईपी कोर जनरेशन आउटपुट (इंटेल क्वार्टस प्राइम प्रो संस्करण)

• यदि आपके आईपी कोर वेरिएशन के लिए समर्थित और सक्षम है।

उत्पादन FileIntel FPGA IP जनरेशन का

File नाम	विवरण
<तुम्हारी आईपी> .आईपी	शीर्ष-स्तरीय आईपी भिन्नता file जिसमें आपके प्रोजेक्ट में IP कोर का पैरामीटराइजेशन शामिल है। यदि IP भिन्नता प्लेटफ़ॉर्म डिज़ाइनर सिस्टम का हिस्सा है, तो पैरामीटर संपादक भी एक .qsys उत्पन्न करता है file.
<तुम्हारी आईपी> सीएमपी	VHDL घटक घोषणा (.cmp) file एक पाठ है file जिसमें स्थानीय जेनेरिक और पोर्ट परिभाषाएँ शामिल हैं जिनका उपयोग आप VHDL डिज़ाइन में करते हैं files.
<तुम्हारी आईपी> _जेनरेशन.आरपीटी	IP या प्लेटफ़ॉर्म डिज़ाइनर जनरेशन लॉग file. IP जनरेशन के दौरान संदेशों का सारांश प्रदर्शित करता है।
जारी…

File नाम	विवरण
<तुम्हारी आईपी>.qgsimc (केवल प्लेटफ़ॉर्म डिज़ाइनर सिस्टम)	सिमुलेशन कैशिंग file जो .qsys और .ip . की तुलना करता है fileप्लेटफ़ॉर्म डिज़ाइनर सिस्टम और IP कोर के वर्तमान मानकीकरण के साथ। यह तुलना निर्धारित करती है कि प्लेटफ़ॉर्म डिज़ाइनर HDL के पुनर्जनन को छोड़ सकता है या नहीं।
<तुम्हारी आईपी>.qgsynth (केवल प्लेटफ़ॉर्म डिज़ाइनर सिस्टम)	संश्लेषण कैशिंग file जो .qsys और .ip . की तुलना करता है fileप्लेटफ़ॉर्म डिज़ाइनर सिस्टम और IP कोर के वर्तमान मानकीकरण के साथ। यह तुलना निर्धारित करती है कि प्लेटफ़ॉर्म डिज़ाइनर HDL के पुनर्जनन को छोड़ सकता है या नहीं।
<तुम्हारी आईपी> क्यूआईपी	आईपी ​​​​घटक को एकीकृत और संकलित करने के लिए सभी जानकारी शामिल है।
<तुम्हारी आईपी> सीएसवी	IP घटक की नवीनीकरण स्थिति के बारे में जानकारी शामिल है।
बीएसएफ	ब्लॉक आरेख में उपयोग के लिए आईपी भिन्नता का प्रतीक प्रतिनिधित्व Fileएस (.बीडीएफ)।
<तुम्हारी आईपी> एसपीडी	इनपुट file उस आईपी-मेक-सिमस्क्रिप्ट को सिमुलेशन स्क्रिप्ट उत्पन्न करने की आवश्यकता है। एसपीडी file की एक सूची है fileआप अनुकरण के लिए उत्पन्न करते हैं, साथ ही उन यादों के बारे में जानकारी जो आप आरंभ करते हैं।
<तुम्हारी आईपी> .पीपीएफ	पिन प्लानर File (.ppf) आपके द्वारा बनाए गए IP घटकों के लिए पिन प्लानर के साथ उपयोग के लिए पोर्ट और नोड असाइनमेंट संग्रहीत करता है।
<तुम्हारी आईपी>_बीबी.वी	वेरिलोग ब्लैकबॉक्स का उपयोग करें (_bb.v) file ब्लैकबॉक्स के रूप में उपयोग के लिए एक खाली मॉड्यूल घोषणा के रूप में।
<तुम्हारी आईपी> _inst.v या _inst.vhd	एचडीएल पूर्वampले इंस्टेंटेशन टेम्प्लेट। इसकी सामग्री को कॉपी और पेस्ट करें file आपके एचडीएल में file आईपी ​​​​भिन्नता को तत्काल करने के लिए।
<तुम्हारी आईपी>.regmap	यदि आईपी में रजिस्टर जानकारी है, तो इंटेल क्वार्टस प्राइम सॉफ्टवेयर .regmap बनाता है file. .regmap file मास्टर और स्लेव इंटरफेस के रजिस्टर मैप की जानकारी का वर्णन करता है। इस file पूरक .sopcinfo file सिस्टम के बारे में अधिक विस्तृत रजिस्टर जानकारी प्रदान करके। इस file रजिस्टर प्रदर्शन सक्षम करता है views और सिस्टम कंसोल में उपयोगकर्ता अनुकूलन योग्य आँकड़े।
<तुम्हारी आईपी> .एसवीडी	HPS सिस्टम डिबग टूल को इसकी अनुमति देता है view बाह्य उपकरणों के रजिस्टर मानचित्र जो एक प्लेटफ़ॉर्म डिज़ाइनर सिस्टम के भीतर HPS से जुड़ते हैं। संश्लेषण के दौरान, इंटेल क्वार्टस प्राइम सॉफ्टवेयर .svd को स्टोर करता है file.sof . में सिस्टम कंसोल मास्टर्स के लिए दृश्यमान दास इंटरफ़ेस के लिए s file डिबग सत्र में। सिस्टम कंसोल इस अनुभाग को पढ़ता है, जो प्लेटफ़ॉर्म डिज़ाइनर रजिस्टर मैप जानकारी के लिए पूछताछ करता है। सिस्टम स्लेव के लिए, प्लेटफ़ॉर्म डिज़ाइनर रजिस्टरों को नाम से एक्सेस करता है।
<तुम्हारी आईपी> .वी <तुम्हारी आईपी> .वीएचडी	एचडीएल files जो संश्लेषण या अनुकरण के लिए प्रत्येक सबमॉड्यूल या चाइल्ड IP कोर को इंस्टेंट करता है।
पथप्रदर्शक/	सिमुलेशन सेट अप करने और चलाने के लिए एक msim_setup.tcl स्क्रिप्ट शामिल है।
एल्डेक/	सिमुलेशन सेटअप और चलाने के लिए एक स्क्रिप्ट rivierapro_setup.tcl शामिल है।
/सारांश/vcs /सारांश/vcsmx	सिमुलेशन सेट अप करने और चलाने के लिए शेल स्क्रिप्ट vcs_setup.sh शामिल है। एक शेल स्क्रिप्ट शामिल है vcsmx_setup.sh और synopsys_sim.setup file एक अनुकरण स्थापित करने और चलाने के लिए।
/ ताल	एक शेल स्क्रिप्ट ncsim_setup.sh और अन्य सेटअप शामिल है fileएक अनुकरण स्थापित करने और चलाने के लिए।
/एक्ससेलियम	एक समानांतर सिम्युलेटर शेल स्क्रिप्ट xcelium_setup.sh और अन्य सेटअप शामिल है fileएक अनुकरण स्थापित करने और चलाने के लिए।
/सबमॉड्यूल	एचडीएल शामिल है fileआईपी ​​​​कोर सबमॉड्यूल के लिए एस।
<आईपी ​​​​सबमॉड्यूल>/	प्लेटफ़ॉर्म डिज़ाइनर प्रत्येक IP सबमॉड्यूल निर्देशिका के लिए /synth और /sim उप-निर्देशिका उत्पन्न करता है जो प्लेटफ़ॉर्म डिज़ाइनर उत्पन्न करता है।

कार्यात्मक विवरण
फॉल्ट इंजेक्शन आईपी कोर के साथ, डिजाइनर घर में एसईएफआई लक्षण वर्णन कर सकते हैं, एसईएफआई लक्षण वर्णन के अनुसार एफआईटी दरों को स्केल कर सकते हैं और एसईयू के प्रभाव को कम करने के लिए डिजाइन का अनुकूलन कर सकते हैं।

सिंगल इवेंट अपसेट मिटिगेशन

इंटीग्रेटेड सर्किट और प्रोग्रामेबल लॉजिक डिवाइस जैसे FPGAs SEU के लिए अतिसंवेदनशील होते हैं। एसईयू यादृच्छिक, गैर-विनाशकारी घटनाएं हैं, जो दो प्रमुख स्रोतों के कारण होती हैं: ब्रह्मांडीय किरणों से अल्फा कण और न्यूट्रॉन। विकिरण या तो लॉजिक रजिस्टर, एम्बेडेड मेमोरी बिट, या एक कॉन्फ़िगरेशन RAM (CRAM) बिट को अपनी स्थिति को फ्लिप करने का कारण बन सकता है, इस प्रकार अनपेक्षित डिवाइस ऑपरेशन हो सकता है। Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V और नए उपकरणों में निम्नलिखित CRAM क्षमताएँ हैं:

• त्रुटि जांच चक्रीय अतिरेक जाँच (EDCRC)
• अपसेट CRAM (स्क्रबिंग) का स्वत: सुधार
• परेशान सीआरएएम स्थिति (गलती इंजेक्शन) बनाने की क्षमता

Intel FPGA उपकरणों में SEU न्यूनीकरण के बारे में अधिक जानकारी के लिए, संबंधित डिवाइस हैंडबुक में SEU न्यूनीकरण अध्याय देखें।

दोष इंजेक्शन आईपी पिन विवरण

फॉल्ट इंजेक्शन आईपी कोर में निम्नलिखित I/O पिन शामिल हैं।

दोष इंजेक्शन आईपी कोर I/O पिन

पिन नाम	पिन दिशा	पिन विवरण
crcerror_pin	इनपुट	त्रुटि संदेश रजिस्टर अनलोडर इंटेल एफपीजीए आईपी (ईएमआर अनलोडर आईपी) से इनपुट। यह संकेत तब दिया जाता है जब डिवाइस के EDCRC द्वारा CRC त्रुटि का पता लगाया जाता है।
emr_data	इनपुट	त्रुटि संदेश रजिस्टर (ईएमआर) सामग्री। EMR फील्ड के लिए उपयुक्त डिवाइस हैंडबुक का संदर्भ लें। यह इनपुट एवलॉन स्ट्रीमिंग डेटा इंटरफेस सिग्नल का अनुपालन करता है।
emr_valid	इनपुट	इंगित करता है कि emr_data इनपुट में मान्य डेटा है। यह एवलॉन स्ट्रीमिंग मान्य इंटरफ़ेस सिग्नल है।
रीसेट करें	इनपुट	मॉड्यूल रीसेट इनपुट। फॉल्ट इंजेक्शन डीबगर द्वारा रीसेट को पूरी तरह से नियंत्रित किया जाता है।
त्रुटि_इंजेक्शन	आउटपुट	इंगित करता है कि J के माध्यम से कमांड के अनुसार CRAM में एक त्रुटि इंजेक्ट की गई थीTAG इंटरफेस। यह सिग्‍नल कितने समय के लिए जोर देता है यह आपकी J सेटिंग पर निर्भर करता हैTAG टीसीके और नियंत्रण ब्लॉक सिग्नल। आमतौर पर, समय TCK सिग्नल के लगभग 20 घड़ी चक्रों का होता है।
त्रुटि_स्क्रब्ड	आउटपुट	इंगित करता है कि J द्वारा दिए गए आदेश के अनुसार डिवाइस स्क्रबिंग पूर्ण हो गई हैTAG इंटरफेस। यह सिग्‍नल कितने समय के लिए जोर देता है यह आपकी J सेटिंग पर निर्भर करता हैTAG टीसीके और नियंत्रण ब्लॉक सिग्नल। आमतौर पर, समय TCK सिग्नल के लगभग 20 घड़ी चक्रों का होता है।
insc	आउटपुट	वैकल्पिक आउटपुट। फाल्ट इंजेक्शन आईपी, उदाहरण के लिए, इस घड़ी का उपयोग करता हैampले, EMR_unloader ब्लॉक को क्लॉक करने के लिए।

दोष इंजेक्शन आईपी पिन आरेख

फॉल्ट इंजेक्शन डीबगर और फॉल्ट इंजेक्शन आईपी कोर का उपयोग करना

फॉल्ट इंजेक्शन डीबगर, फॉल्ट इंजेक्शन आईपी कोर के साथ मिलकर काम करता है। सबसे पहले, आप अपने डिज़ाइन में आईपी कोर को तुरंत चालू करते हैं, परिणामी कॉन्फ़िगरेशन को संकलित और डाउनलोड करते हैं file आपके डिवाइस में। फिर, आप इंटेल क्वार्टस प्राइम सॉफ्टवेयर के भीतर या कमांड लाइन से सॉफ्ट एरर का अनुकरण करने के लिए फॉल्ट इंजेक्शन डीबगर चलाते हैं।

• दोष इंजेक्शन डीबगर आपको गलती इंजेक्शन प्रयोगों को अंतःक्रियात्मक रूप से या बैच कमांड द्वारा संचालित करने की अनुमति देता है, और आपको गलती इंजेक्शन के लिए अपने डिजाइन में तार्किक क्षेत्रों को निर्दिष्ट करने की अनुमति देता है।
• कमांड-लाइन इंटरफ़ेस डिबगर को स्क्रिप्ट के माध्यम से चलाने के लिए उपयोगी है।

टिप्पणी

फॉल्ट इंजेक्शन डीबगर J के माध्यम से फॉल्ट इंजेक्शन IP कोर के साथ संचार करता हैTAG इंटरफेस। फॉल्ट इंजेक्शन आईपी जे से आदेश स्वीकार करता हैTAG इंटरफ़ेस और जे के माध्यम से वापस स्थिति की रिपोर्ट करता हैTAG इंटरफेस। दोष इंजेक्शन आईपी कोर आपके डिवाइस में सॉफ्ट लॉजिक में लागू किया गया है; इसलिए, आपको अपने डिजाइन में इस तर्क उपयोग के लिए हिसाब देना चाहिए। एक पद्धति लैब में एसईयू के लिए अपने डिजाइन की प्रतिक्रिया को चिह्नित करना है और फिर अपने अंतिम तैनात डिजाइन से आईपी कोर को छोड़ देना है।

आप निम्नलिखित आईपी कोर के साथ फॉल्ट इंजेक्शन आईपी कोर का उपयोग करते हैं:

• त्रुटि संदेश रजिस्टर अनलोडर आईपी कोर, जो इंटेल एफपीजीए उपकरणों में कठोर त्रुटि पहचान सर्किटरी से डेटा पढ़ता है और संग्रहीत करता है।
• (वैकल्पिक) उन्नत एसईयू डिटेक्शन इंटेल एफपीजीए आईपी कोर, जो यह निर्धारित करने के लिए डिवाइस संचालन के दौरान संवेदनशीलता मानचित्र के लिए एकल-बिट त्रुटि स्थानों की तुलना करता है कि क्या कोई सॉफ्ट त्रुटि इसे प्रभावित करती है।

दोष इंजेक्शन डीबगर खत्मview खंड आरेख

टिप्पणियाँ:

1. फॉल्ट इंजेक्शन आईपी लक्षित लॉजिक के बिट्स को फ़्लिप करता है।
2. दोष इंजेक्शन डीबगर और उन्नत एसईयू डिटेक्शन आईपी एक ही ईएमआर अनलोडर उदाहरण का उपयोग करते हैं।
3. उन्नत एसईयू डिटेक्शन आईपी कोर वैकल्पिक है।

संबंधित जानकारी

• एसएमएच के बारे में Fileएस पेज 13 पर
• पेज 10 पर ईएमआर अनलोडर आईपी कोर के बारे में
• पेज 11 पर एडवांस्ड एसईयू डिटेक्शन आईपी कोर के बारे में

फॉल्ट इंजेक्शन आईपी कोर को इंस्टेंट करना

टिप्पणी

दोष इंजेक्शन आईपी कोर के लिए आपको कोई पैरामीटर सेट करने की आवश्यकता नहीं है। IP कोर का उपयोग करने के लिए, एक नया IP उदाहरण बनाएँ, इसे अपने प्लेटफ़ॉर्म डिज़ाइनर (मानक) सिस्टम में शामिल करें, और संकेतों को उपयुक्त रूप से कनेक्ट करें। आपको EMR अनलोडर IP कोर के साथ फॉल्ट इंजेक्शन IP कोर का उपयोग करना चाहिए। फॉल्ट इंजेक्शन और ईएमआर अनलोडर आईपी कोर प्लेटफॉर्म डिजाइनर और आईपी कैटलॉग में उपलब्ध हैं। वैकल्‍पिक रूप से, आप Verilog HDL, SystemVerilog, या VHDL का उपयोग करके उन्‍हें सीधे अपने RTL डिज़ाइन में इंस्‍टेंट कर सकते हैं।

ईएमआर अनलोडर आईपी कोर के बारे में
EMR अनलोडर IP कोर EMR को एक इंटरफ़ेस प्रदान करता है, जो डिवाइस के EDCRC द्वारा लगातार अपडेट किया जाता है जो सॉफ्ट त्रुटियों के लिए डिवाइस के CRAM बिट्स CRC की जाँच करता है।

Exampले प्लेटफ़ॉर्म डिज़ाइनर सिस्टम जिसमें फॉल्ट इंजेक्शन आईपी कोर और ईएमआर अनलोडर आईपी कोर शामिल हैं

Exampले फॉल्ट इंजेक्शन आईपी कोर और ईएमआर अनलोडर आईपी कोर ब्लॉक डायग्राम

संबंधित जानकारी
त्रुटि संदेश रजिस्टर अनलोडर इंटेल एफपीजीए आईपी कोर उपयोगकर्ता गाइड

एडवांस्ड एसईयू डिटेक्शन आईपी कोर के बारे में

एडवांस्ड एसईयू डिटेक्शन (एएसडी) आईपी कोर का उपयोग करें जब एसईयू सहिष्णुता एक डिजाइन चिंता का विषय हो। आपको एएसडी आईपी कोर के साथ ईएमआर अनलोडर आईपी कोर का उपयोग करना चाहिए। इसलिए, यदि आप एक ही डिज़ाइन में एएसडी आईपी और फॉल्ट इंजेक्शन आईपी का उपयोग करते हैं, तो उन्हें एवलॉन®-एसटी स्प्लिटर घटक के माध्यम से ईएमआर अनलोडर आउटपुट साझा करना होगा। निम्नलिखित आंकड़ा एक प्लेटफ़ॉर्म डिज़ाइनर सिस्टम दिखाता है जिसमें एवलॉन-एसटी स्प्लिटर ईएमआर सामग्री को एएसडी और फॉल्ट इंजेक्शन आईपी कोर में वितरित करता है।

समान प्लेटफ़ॉर्म डिज़ाइनर सिस्टम में ASD और फ़ॉल्ट इंजेक्शन IP का उपयोग करना

संबंधित जानकारी
उन्नत एसईयू डिटेक्शन इंटेल एफपीजीए आईपी कोर यूजर गाइड

दोष इंजेक्शन क्षेत्रों को परिभाषित करना
आप सेंसिटिविटी मैप हैडर (.smh) का उपयोग करके फॉल्ट इंजेक्शन के लिए FPGA के विशिष्ट क्षेत्रों को परिभाषित कर सकते हैं। file. एसएमएच file डिवाइस सीआरएएम बिट्स, उनके असाइन किए गए क्षेत्र (एएसडी क्षेत्र), और महत्वपूर्णता के निर्देशांक संग्रहीत करता है। डिज़ाइन प्रक्रिया के दौरान आप पदानुक्रम का उपयोग करते हैं tagक्षेत्र बनाने के लिए। फिर, संकलन के दौरान, इंटेल क्वार्टस प्राइम असेंबलर SMH उत्पन्न करता है file. दोष इंजेक्शन डीबगर आपके द्वारा SMH में परिभाषित विशिष्ट उपकरण क्षेत्रों में त्रुटि इंजेक्शन को सीमित करता है file.

प्रदर्शन पदानुक्रम Tagगिंग
आप स्थान को ASD क्षेत्र निर्दिष्ट करके परीक्षण के लिए FPGA क्षेत्रों को परिभाषित करते हैं। आप डिज़ाइन विभाजन विंडो का उपयोग करके अपने डिज़ाइन पदानुक्रम के किसी भी भाग के लिए ASD क्षेत्र मान निर्दिष्ट कर सकते हैं।

1. असाइनमेंट चुनें ➤ डिज़ाइन विभाजन विंडो।
2. हेडर पंक्ति में कहीं भी राइट-क्लिक करें और एएसडी क्षेत्र कॉलम प्रदर्शित करने के लिए एएसडी क्षेत्र चालू करें (यदि यह पहले से प्रदर्शित नहीं है)।
3. किसी विशिष्ट ASD क्षेत्र को असाइन करने के लिए किसी भी विभाजन के लिए 0 से 16 तक का मान दर्ज करें।
   • एएसडी क्षेत्र 0 डिवाइस के अप्रयुक्त भागों के लिए आरक्षित है। आप इस क्षेत्र को गैर-महत्वपूर्ण के रूप में निर्दिष्ट करने के लिए एक विभाजन असाइन कर सकते हैं।
   • एएसडी क्षेत्र 1 डिफ़ॉल्ट क्षेत्र है। जब तक आप एएसडी क्षेत्र असाइनमेंट को स्पष्ट रूप से नहीं बदलते हैं, तब तक डिवाइस के सभी उपयोग किए गए हिस्से इस क्षेत्र को सौंपे जाते हैं।

एसएमएच के बारे में Files

SMH file इसमें निम्नलिखित जानकारी शामिल है:

• यदि आप पदानुक्रम का उपयोग नहीं कर रहे हैं tagGing (अर्थात, डिज़ाइन में डिज़ाइन पदानुक्रम में कोई स्पष्ट ASD क्षेत्र असाइनमेंट नहीं है), SMH file प्रत्येक CRAM बिट को सूचीबद्ध करता है और इंगित करता है कि क्या यह डिज़ाइन के प्रति संवेदनशील है।
• यदि आपने पदानुक्रम किया है tagगिंग और परिवर्तित डिफ़ॉल्ट एएसडी क्षेत्र असाइनमेंट, एसएमएच file प्रत्येक सीआरएएम बिट सूचीबद्ध करता है और इसे एएसडी क्षेत्र सौंपा गया है।

दोष इंजेक्शन डीबगर इंजेक्शन को एक या अधिक निर्दिष्ट क्षेत्रों तक सीमित कर सकता है। असेंबलर को SMH जनरेट करने के लिए निर्देशित करना file:

• असाइनमेंट चुनें ➤ डिवाइस ➤ डिवाइस और पिन विकल्प ➤ एरर डिटेक्शन सीआरसी।
• SEU संवेदनशीलता मानचित्र जनरेट करें चालू करें file (.smh) विकल्प।

फॉल्ट इंजेक्शन डीबगर का उपयोग करना

टिप्पणी
फॉल्ट इंजेक्शन डीबगर का उपयोग करने के लिए, आप अपने डिवाइस को J के माध्यम से कनेक्ट करते हैंTAG इंटरफेस। फिर, डिवाइस को कॉन्फ़िगर करें और फॉल्ट इंजेक्शन करें। फॉल्ट इंजेक्शन डीबगर लॉन्च करने के लिए, इंटेल क्वार्टस प्राइम सॉफ्टवेयर में टूल्स > फॉल्ट इंजेक्शन डीबगर चुनें। डिवाइस को कॉन्फ़िगर करना या प्रोग्रामिंग करना प्रोग्रामर या सिग्नल टैप लॉजिक एनालाइज़र के लिए उपयोग की जाने वाली प्रक्रिया के समान है।

दोष इंजेक्शन डीबगर

अपने जे को कॉन्फ़िगर करने के लिएTAG जंजीर:

1. हार्डवेयर सेटअप पर क्लिक करें। टूल आपके कंप्यूटर से जुड़े प्रोग्रामिंग हार्डवेयर को प्रदर्शित करता है।
2. उस प्रोग्रामिंग हार्डवेयर का चयन करें जिसका आप उपयोग करना चाहते हैं।
3. बंद करें पर क्लिक करें.
4. ऑटो डिटेक्ट पर क्लिक करें, जो डिवाइस चेन को J में पाए जाने वाले प्रोग्रामेबल डिवाइस से पॉप्युलेट करता हैTAG जंजीर।

संबंधित जानकारी
पेज 21 पर टारगेटेड फॉल्ट इंजेक्शन फीचर

हार्डवेयर और सॉफ्टवेयर आवश्यकताएँ

फॉल्ट इंजेक्शन डीबगर का उपयोग करने के लिए निम्नलिखित हार्डवेयर और सॉफ्टवेयर की आवश्यकता होती है:

• आपके Intel FPGA लाइसेंस में FEATURE लाइन जो फॉल्ट इंजेक्शन IP कोर को सक्षम करती है। अधिक जानकारी के लिए, अपने स्थानीय Intel FPGA बिक्री प्रतिनिधि से संपर्क करें।
• केबल डाउनलोड करें (Intel FPGA डाउनलोड केबल, Intel FPGA डाउनलोड केबल II, या II)।
• Intel FPGA विकास किट या J. के साथ उपयोगकर्ता द्वारा डिज़ाइन किया गया बोर्डTAG परीक्षण के तहत डिवाइस से कनेक्शन।
• (वैकल्पिक) आपके इंटेल एफपीजीए लाइसेंस में फीचर लाइन जो उन्नत एसईयू डिटेक्शन आईपी कोर को सक्षम करती है।

अपने डिवाइस और फॉल्ट इंजेक्शन डीबगर को कॉन्फ़िगर करना

दोष इंजेक्शन डीबगर एक .sof और (वैकल्पिक रूप से) संवेदनशीलता मानचित्र शीर्षलेख (.smh) का उपयोग करता है file. सॉफ्टवेयर वस्तु File (.sof) FPGA को कॉन्फ़िगर करता है। एसएमएच file डिवाइस में सीआरएएम बिट्स की संवेदनशीलता को परिभाषित करता है। यदि आप .smh प्रदान नहीं करते हैं file, दोष इंजेक्शन डीबगर CRAM बिट्स में अनियमित रूप से दोषों को इंजेक्ट करता है। एक .sof निर्दिष्ट करने के लिए:

1. डिवाइस चेन बॉक्स में उस FPGA को चुनें जिसे आप कॉन्फ़िगर करना चाहते हैं।
2. चयन करें पर क्लिक करें File.
3. .sof पर नेविगेट करें और OK पर क्लिक करें। दोष इंजेक्शन डीबगर .sof पढ़ता है।
4. (वैकल्पिक) एसएमएच का चयन करें file.
   यदि आप एक SMH निर्दिष्ट नहीं करते हैं file, दोष इंजेक्शन डीबगर पूरे डिवाइस में बेतरतीब ढंग से दोष इंजेक्ट करता है। यदि आप एक SMH निर्दिष्ट करते हैं file, आप इंजेक्शन को अपने डिवाइस के उपयोग किए गए क्षेत्रों तक सीमित कर सकते हैं।
   • डिवाइस चेन बॉक्स में डिवाइस पर राइट-क्लिक करें और फिर SMH चुनें पर क्लिक करें File.
   • अपना एसएमएच चुनें file.
   • ओके पर क्लिक करें।
5. प्रोग्राम/कॉन्फ़िगर चालू करें।
6. प्रारंभ पर क्लिक करें.

दोष इंजेक्शन डीबगर .sof का उपयोग करके डिवाइस को कॉन्फ़िगर करता है।

एसएमएच का चयन करने के लिए प्रसंग मेनू File

दोष इंजेक्शन के लिए विवश क्षेत्र

एक SMH लोड करने के बाद file, आप केवल विशिष्ट एएसडी क्षेत्रों पर काम करने के लिए दोष इंजेक्शन डीबगर को निर्देशित कर सकते हैं। एएसडी क्षेत्र निर्दिष्ट करने के लिए जिसमें दोष इंजेक्ट करना है:

1. डिवाइस चेन बॉक्स में FPGA पर राइट-क्लिक करें, और डिवाइस सेंसिटिविटी मैप दिखाएँ पर क्लिक करें।
2. फॉल्ट इंजेक्शन के लिए एएसडी क्षेत्र (क्षेत्रों) का चयन करें।

डिवाइस संवेदनशीलता मानचित्र Viewer

त्रुटि प्रकार निर्दिष्ट करना

आप इंजेक्शन के लिए विभिन्न प्रकार की त्रुटियां निर्दिष्ट कर सकते हैं।

• एकल त्रुटियां (एसई)
• डबल-आसन्न त्रुटियां (डीएई)
• अचूक बहु-बिट त्रुटियां (EMBE)

यदि स्क्रबिंग सुविधा सक्षम है तो इंटेल एफपीजीए डिवाइस एकल और डबल-आसन्न त्रुटियों को स्वयं ठीक कर सकते हैं। Intel FPGA उपकरण बहु-बिट त्रुटियों को ठीक नहीं कर सकते हैं। इन त्रुटियों को डीबग करने के बारे में अधिक जानकारी के लिए SEUs को कम करने पर अध्याय देखें। आप इंजेक्ट करने के लिए दोषों का मिश्रण और इंजेक्शन समय अंतराल निर्दिष्ट कर सकते हैं। इंजेक्शन समय अंतराल निर्दिष्ट करने के लिए:

1. फॉल्ट इंजेक्शन डीबगर में, टूल्स ➤ विकल्प चुनें।
2. लाल नियंत्रक को त्रुटियों के मिश्रण में खींचें। वैकल्पिक रूप से, आप मिश्रण को संख्यात्मक रूप से निर्दिष्ट कर सकते हैं।
3. इंजेक्शन अंतराल समय निर्दिष्ट करें।
4. ओके पर क्लिक करें।

चित्रा 12. एसईयू दोष प्रकार के मिश्रण को निर्दिष्ट करना

संबंधित जानकारी एकल घटना अपसेट को कम करना

इंजेक्शन त्रुटियां

आप कई मोड में त्रुटियां इंजेक्ट कर सकते हैं:

• कमांड पर एक त्रुटि इंजेक्ट करें
• कमांड पर कई त्रुटियां इंजेक्ट करें
• रुकने का आदेश दिए जाने तक त्रुटियों को इंजेक्ट करें

इन दोषों को इंजेक्ट करने के लिए:

1. इंजेक्ट फॉल्ट विकल्प को चालू करें।
2. चुनें कि क्या आप कई पुनरावृत्तियों के लिए या रुकने तक त्रुटि इंजेक्शन चलाना चाहते हैं:
   • यदि आप रुकने तक चलाना चुनते हैं, तो फॉल्ट इंजेक्शन डीबगर टूल ➤ विकल्प डायलॉग बॉक्स में निर्दिष्ट अंतराल पर त्रुटियों को इंजेक्ट करता है।
   • यदि आप विशिष्ट संख्या में पुनरावृत्तियों के लिए त्रुटि इंजेक्शन चलाना चाहते हैं, तो संख्या दर्ज करें।
3. प्रारंभ पर क्लिक करें.

टिप्पणी: दोष इंजेक्शन डीबगर पुनरावृत्तियों की निर्दिष्ट संख्या के लिए या बंद होने तक चलता है। इंटेल क्वार्टस प्राइम संदेश विंडो इंजेक्शन की गई त्रुटियों के बारे में संदेश दिखाती है। इंजेक्ट किए गए दोषों पर अतिरिक्त जानकारी के लिए, EMR पढ़ें पर क्लिक करें। दोष इंजेक्शन डीबगर डिवाइस के ईएमआर को पढ़ता है और संदेश विंडो में सामग्री प्रदर्शित करता है।

इंटेल क्वार्टस प्राइम त्रुटि इंजेक्शन और ईएमआर सामग्री संदेश

रिकॉर्डिंग त्रुटियां
आप Intel Quartus Prime Messages विंडो में रिपोर्ट किए गए पैरामीटर्स को नोट करके किसी भी इंजेक्टेड फॉल्ट की लोकेशन रिकॉर्ड कर सकते हैं। यदि, पूर्व के लिएample, इंजेक्शन की गलती के परिणामस्वरूप व्यवहार होता है जिसे आप फिर से खेलना चाहते हैं, आप इंजेक्शन के लिए उस स्थान को लक्षित कर सकते हैं। आप दोष इंजेक्शन डीबगर कमांड लाइन इंटरफ़ेस का उपयोग करके लक्षित इंजेक्शन करते हैं।

समाशोधन इंजेक्शन त्रुटियां
FPGA के सामान्य कार्य को पुनर्स्थापित करने के लिए, स्क्रब पर क्लिक करें। जब आप किसी त्रुटि को साफ़ करते हैं, तो डिवाइस के EDCRC फ़ंक्शन का उपयोग त्रुटियों को ठीक करने के लिए किया जाता है। स्क्रब मैकेनिज्म डिवाइस के संचालन के दौरान उपयोग किए जाने वाले समान है।

कमांड-लाइन इंटरफ़ेस
आप क्वार्टस_फिड निष्पादन योग्य के साथ कमांड लाइन पर फॉल्ट इंजेक्शन डीबगर चला सकते हैं, जो तब उपयोगी होता है जब आप किसी स्क्रिप्ट से फॉल्ट इंजेक्शन करना चाहते हैं।

तालिका 5. दोष इंजेक्शन के लिए कमांड लाइन तर्क

लघु तर्क	लंबा तर्क	विवरण
c	केबल	प्रोग्रामिंग हार्डवेयर या केबल निर्दिष्ट करें। (आवश्यक)
i	अनुक्रमणिका	गलती इंजेक्ट करने के लिए सक्रिय डिवाइस निर्दिष्ट करें। (आवश्यक)
n	संख्या	इंजेक्ट करने के लिए त्रुटियों की संख्या निर्दिष्ट करें। डिफ़ॉल्ट मान है 1. (वैकल्पिक)
t	समय	इंजेक्शन के बीच अंतराल समय। (वैकल्पिक)

टिप्पणी: इसके लिए क्वार्टस_फिड-हेल्प का उपयोग करें view सभी उपलब्ध विकल्प। निम्नलिखित कोड पूर्व प्रदान करता हैampदोष इंजेक्शन डीबगर कमांडलाइन इंटरफ़ेस का उपयोग करके।
########################################

• # पता करें कि इस उदाहरण के लिए कौन से USB केबल उपलब्ध हैं
• # परिणाम दिखाता है कि एक केबल उपलब्ध है, जिसका नाम "USB-ब्लास्टर" है #
• $ क्वार्टस_फिड-सूची। . .
• जानकारी: कमांड: क्वार्टस_फिड-लिस्ट
  1. sj-sng-z4 पर USB-Blaster [USB-0] जानकारी: Intel Quartus Prime 64-Bit Fault Injection Debugger सफल रहा। 0 त्रुटियां, 0 चेतावनी
• ###########################################
• # यूएसबी-ब्लास्टर केबल पर कौन से डिवाइस उपलब्ध हैं, इसका पता लगाएं
• # परिणाम दो उपकरण दिखाता है: एक स्ट्रैटिक्स V A7, और एक MAX V CPLD। #
• $ क्वार्टस_फिड-केबल यूएसबी-ब्लास्टर -ए
• जानकारी: कमांड: क्वार्टस_फिड-केबल = यूएसबी-ब्लास्टर -ए
• जानकारी (208809): प्रोग्रामिंग केबल का उपयोग करना "sj-sng-z4 [USB-0] पर USB-ब्लास्टर"
  1. sj-sng-z4 पर USB-ब्लास्टर [USB-0]
• 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
• 020A40DD 5M2210Z/EPM2210
• जानकारी: इंटेल क्वार्टस प्राइम 64-बिट फॉल्ट इंजेक्शन डीबगर सफल रहा।
• 0 त्रुटियां, 0 चेतावनियां
• ###########################################
• # स्ट्रैटिक्स वी डिवाइस को प्रोग्राम करें
• # -इंडेक्स विकल्प कनेक्टेड डिवाइस पर किए गए संचालन को निर्दिष्ट करता है।
• # "=svgx.sof" एक .sof सहयोगी है file डिवाइस के साथ
• # "#p" का अर्थ है डिवाइस को प्रोग्राम करना #
• $ क्वार्टस_फिड-केबल यूएसबी-ब्लास्टर-इंडेक्स "@1=svgx.sof#p"। . .
• जानकारी (209016): डिवाइस इंडेक्स को कॉन्फ़िगर करना 1
• जानकारी (209017): डिवाइस 1 में J हैTAG आईडी कोड 0x029030DD
• जानकारी (209007): कॉन्फ़िगरेशन सफल हुआ - 1 डिवाइस कॉन्फ़िगर किया गया
• जानकारी (209011): सफलतापूर्वक निष्पादित ऑपरेशन
• जानकारी (208551): डिवाइस 1 में प्रोग्राम सिग्नेचर।
• जानकारी: इंटेल क्वार्टस प्राइम 64-बिट फॉल्ट इंजेक्शन डीबगर सफल रहा।
• 0 त्रुटियां, 0 चेतावनियां
• ###########################################
• # डिवाइस में एक गलती इंजेक्ट करें।
• #i ऑपरेटर दोषों को इंजेक्ट करने का संकेत देता है
• # -एन 3 3 दोषों को इंजेक्ट करने का संकेत देता है #
• $ क्वार्टस_फिड-केबल यूएसबी-ब्लास्टर-इंडेक्स "@1=svgx.sof#i" -एन 3
• जानकारी: कमांड: क्वार्टस_फिड -केबल = यूएसबी-ब्लास्टर -इंडेक्स = @ 1 = svgx.sof#i -n 3
• जानकारी (208809): प्रोग्रामिंग केबल का उपयोग करना "sj-sng-z4 [USB-0] पर USB-ब्लास्टर"
• जानकारी (208521): डिवाइस में 3 त्रुटि(त्रुटियां) इंजेक्ट करता है
• जानकारी: इंटेल क्वार्टस प्राइम 64-बिट फॉल्ट इंजेक्शन डीबगर सफल रहा।
• 0 त्रुटियां, 0 चेतावनियां
• ###########################################
• # इंटरएक्टिव मोड।
• # -n 0 के साथ #i ऑपरेशन का उपयोग करने से डिबगर इंटरएक्टिव मोड में आ जाता है।
• # ध्यान दें कि पिछले सत्र में 3 दोष डाले गए थे;
• # "ई" वर्तमान में ईएमआर अनलोडर आईपी कोर में दोषों को पढ़ता है। #
• $ क्वार्टस_फिड-केबल यूएसबी-ब्लास्टर-इंडेक्स "@1=svgx.sof#i" -एन 0
• जानकारी: कमांड: क्वार्टस_फिड -केबल = यूएसबी-ब्लास्टर -इंडेक्स = @ 1 = svgx.sof#i -n 0
• जानकारी (208809): प्रोग्रामिंग केबल का उपयोग करना "sj-sng-z4 [USB-0] पर USB-ब्लास्टर"
• प्रवेश करना :
• 'एफ' गलती इंजेक्ट करने के लिए
• ईएमआर पढ़ने के लिए 'ई'
• त्रुटि को साफ़ करने के लिए 'एस'
• ई छोड़ने के लिए 'क्यू'
• जानकारी (208540): ईएमआर सरणी पढ़ना
• जानकारी (208544): डिवाइस 3 में 1 फ़्रेम त्रुटि पाई गई।
• जानकारी (208545): त्रुटि # 1: बिट 0x1028ईए पर फ्रेम 0x21 में एकल त्रुटि।
• जानकारी (10914): त्रुटि # 2: फ्रेम 0x1116 में अचूक बहु-बिट त्रुटि।
• जानकारी (208545): त्रुटि #3: फ्रेम 0x1848 बिट 0x128सी में एकल त्रुटि।
• 'एफ' गलती इंजेक्ट करने के लिए
• ईएमआर पढ़ने के लिए 'ई'
• त्रुटि को साफ़ करने के लिए 'एस'
• क्यू छोड़ने के लिए 'क्यू'
• जानकारी: इंटेल क्वार्टस प्राइम 64-बिट फॉल्ट इंजेक्शन डीबगर सफल रहा। 0 त्रुटियां, 0 चेतावनियां
• जानकारी: पीक वर्चुअल मेमोरी: 1522 मेगाबाइट
• जानकारी: संसाधन समाप्त: सोम नवंबर 3 18:50:00 2014
• जानकारी: बीता हुआ समय: 00:00:29
• जानकारी: कुल CPU समय (सभी प्रोसेसर पर): 00:00:13

लक्षित दोष इंजेक्शन सुविधा

टिप्पणी

फॉल्ट इंजेक्शन डीबगर FPGA में बेतरतीब ढंग से दोष इंजेक्ट करता है। हालाँकि, लक्षित दोष इंजेक्शन सुविधा आपको CRAM में लक्षित स्थानों में दोषों को इंजेक्ट करने की अनुमति देती है। यह ऑपरेशन उपयोगी हो सकता है, उदाampले, यदि आपने एक SEU घटना नोट की है और पुनर्प्राप्ति रणनीति को संशोधित करने के बाद उसी घटना के लिए FPGA या सिस्टम प्रतिक्रिया का परीक्षण करना चाहते हैं। लक्षित दोष इंजेक्शन सुविधा केवल कमांड लाइन इंटरफ़ेस से उपलब्ध है। आप निर्दिष्ट कर सकते हैं कि त्रुटियाँ कमांड लाइन से या प्रॉम्प्ट मोड में इंजेक्ट की गई हैं। सम्बंधित जानकारी

एएन 539: Intel FPGA डिवाइसेस में CRC का उपयोग करके टेस्ट मेथडोलॉजी या एरर डिटेक्शन एंड रिकवरी

कमांड लाइन से एक त्रुटि सूची निर्दिष्ट करना

लक्षित दोष इंजेक्शन सुविधा आपको कमांड लाइन से एक त्रुटि सूची निर्दिष्ट करने की अनुमति देती है, जैसा कि निम्नलिखित उदाहरण में दिखाया गया हैample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ कहा पे: c 1 इंगित करता है कि FPGA नियंत्रित है आपके कंप्यूटर पर पहली केबल द्वारा। i “@1= XNUMX.sof#i” इंगित करता है कि श्रृंखला में पहला उपकरण वस्तु के साथ लोड किया गया है file svgx.sof और दोष के साथ इंजेक्ट किया जाएगा। एन 2 इंगित करता है कि दो दोषों को इंजेक्ट किया जाएगा। उपयोगकर्ता = "@ 1 = 0x2274 0x05EF 0x2264 0x0500" इंजेक्ट किए जाने वाले दोषों की एक उपयोगकर्ता-निर्दिष्ट सूची है। इस पूर्व मेंampले, डिवाइस 1 में दो दोष हैं: फ़्रेम 0x2274, बिट 0x05EF और फ़्रेम 0x2264, बिट 0x0500 पर।

शीघ्र मोड से एक त्रुटि सूची निर्दिष्ट करना

आप 0 (-n 0) होने के लिए दोषों की संख्या निर्दिष्ट करके लक्षित दोष इंजेक्शन सुविधा को अंतःक्रियात्मक रूप से संचालित कर सकते हैं। दोष इंजेक्शन डीबगर शीघ्र मोड कमांड और उनके विवरण प्रस्तुत करता है।

शीघ्र मोड कमांड	विवरण
F	एक गलती इंजेक्ट करें
E	ईएमआर पढ़ें
S	त्रुटियों को खंगालें
Q	छोड़ना

प्रांप्ट मोड में, आप डिवाइस में एक यादृच्छिक स्थान में एक गलती को इंजेक्ट करने के लिए अकेले एफ कमांड जारी कर सकते हैं। निम्नलिखित पूर्व मेंampप्रॉम्प्ट मोड में F कमांड का उपयोग करने पर, तीन त्रुटियां इंजेक्ट की जाती हैं। एफ #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

• त्रुटि 1 - फ़्रेम 0x12 पर एकल बिट त्रुटि, बिट 0x34
• त्रुटि 2 - फ्रेम 0x56, बिट 0x78 पर अचूक त्रुटि (एक * बहु-बिट त्रुटि इंगित करता है)
• त्रुटि 3 - फ्रेम 0x9A पर डबल-आसन्न त्रुटि, बिट 0xBC (ए + डबल बिट त्रुटि इंगित करता है)

F 0x12 0x34 0x56 0x78 * एक (डिफ़ॉल्ट) त्रुटि इंजेक्ट की गई है: त्रुटि 1 - फ़्रेम 0x12, बिट 0x34 पर एकल बिट त्रुटि। पहले फ्रेम/बिट स्थान के बाद के स्थानों को नजरअंदाज कर दिया जाता है। एफ #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

तीन त्रुटियां इंजेक्ट की जाती हैं:

• त्रुटि 1 - फ़्रेम 0x12 पर एकल बिट त्रुटि, बिट 0x34
• त्रुटि 2 - फ्रेम 0x56, बिट 0x78 पर अचूक त्रुटि
• त्रुटि 3 - फ्रेम 0x9A, बिट 0xBC पर डबल-आसन्न त्रुटि
• पहले 3 फ़्रेम/बिट जोड़ियों के बाद के स्थानों को नज़रअंदाज़ कर दिया जाता है

CRAM बिट स्थानों का निर्धारण

टिप्पणी: 

जब फॉल्ट इंजेक्शन डीबगर CRAM EDCRC त्रुटि का पता लगाता है, तो त्रुटि संदेश रजिस्टर (EMR) में सिंड्रोम, फ्रेम नंबर, बिट स्थान, और त्रुटि प्रकार (एकल, डबल, या बहु-बिट) का पता लगाया गया CRAM त्रुटि होता है। सिस्टम परीक्षण के दौरान, EDCRC दोष का पता चलने पर दोष इंजेक्शन डीबगर द्वारा रिपोर्ट की गई EMR सामग्री को सहेजें। दर्ज की गई ईएमआर सामग्री के साथ, आप सिस्टम परीक्षण के दौरान नोट की गई त्रुटियों को फिर से चलाने के लिए, आगे के डिजाइन के लिए, और उस त्रुटि के लिए सिस्टम रिकवरी प्रतिक्रिया को चिह्नित करने के लिए फॉल्ट इंजेक्शन डीबगर को फ्रेम और बिट संख्या की आपूर्ति कर सकते हैं।

संबंधित जानकारी
AN 539: Intel FPGA उपकरणों में CRC का उपयोग करके परीक्षण पद्धति या त्रुटि का पता लगाना और पुनर्प्राप्ति

उन्नत कमांड-लाइन विकल्प: एएसडी क्षेत्र और त्रुटि प्रकार भार

एएसडी क्षेत्रों में त्रुटियों को इंजेक्ट करने और त्रुटि प्रकारों को भारित करने के लिए आप फॉल्ट इंजेक्शन डीबगर कमांड-लाइन इंटरफ़ेस का उपयोग कर सकते हैं। सबसे पहले, आप -वजन का उपयोग करके त्रुटि प्रकारों (एकल बिट, डबल सन्निकट, और बहु-बिट असंशोधित) के मिश्रण को निर्दिष्ट करते हैं . . विकल्प। पूर्व के लिएampले, 50% एकल त्रुटियों, 30% दोहरी सन्निकट त्रुटियों, और 20% बहु-बिट अचूक त्रुटियों के मिश्रण के लिए, विकल्प का उपयोग करें -वजन=50.30.20। फिर, किसी ASD क्षेत्र को लक्षित करने के लिए, SMH को शामिल करने के लिए -smh विकल्प का उपयोग करें file और ASD क्षेत्र को लक्षित करने का संकेत दें। पूर्व के लिएampले: $ quartus_fid –cable=USB-BlasterII –index “@1=svgx.sof#pi” – weight=100.0.0 –smh=”@1=svgx.smh#2″ –number=30

यह भूतपूर्वampले कमांड:

• डिवाइस को प्रोग्राम करता है और दोषों को इंजेक्ट करता है (पीआई स्ट्रिंग)
• 100% सिंगल-बिट दोष इंजेक्ट करता है (100.0.0)
• केवल ASD_REGION 2 में इंजेक्ट करता है (#2 द्वारा इंगित)
• 30 दोषों को इंजेक्ट करता है

दोष इंजेक्शन आईपी कोर उपयोगकर्ता गाइड अभिलेखागार

आईपी ​​कोर संस्करण	उपयोगकर्ता गाइड
18.0	फाल्ट इंजेक्शन इंटेल एफपीजीए आईपी कोर यूजर गाइड
17.1	इंटेल एफपीजीए फॉल्ट इंजेक्शन आईपी कोर यूजर गाइड
16.1	Altera दोष इंजेक्शन आईपी कोर उपयोगकर्ता गाइड
15.1	Altera दोष इंजेक्शन आईपी कोर उपयोगकर्ता गाइड

यदि कोई IP कोर संस्करण सूचीबद्ध नहीं है, तो पिछले IP कोर संस्करण के लिए उपयोगकर्ता मार्गदर्शिका लागू होती है।

त्रुटि इंजेक्शन आईपी कोर उपयोगकर्ता गाइड के लिए दस्तावेज़ संशोधन इतिहास

दस्तावेज़ संस्करण	इंटेल क्वार्टस प्राइम संस्करण	परिवर्तन
2019.07.09	18.1	अपडेट किया गया दोष इंजेक्शन आईपी पिन विवरण विषय रीसेट, error_injected, और error_scrubbed संकेतों को स्पष्ट करने के लिए।
2018.05.16	18.0	• इंटेल क्वार्टस प्राइम प्रो एडिशन हैंडबुक से निम्नलिखित विषयों को जोड़ा गया: —   दोष इंजेक्शन क्षेत्रों को परिभाषित करना और उपविषय। —   फॉल्ट इंजेक्शन डीबगर का उपयोग करना और उपविषय। —   कमांड-लाइन इंटरफ़ेस और उपविषय। • Intel FPGA फॉल्ट इंजेक्शन IP कोर का नाम बदलकर Fault Injection Intel FPGA IP कर दिया गया है।

तारीख	संस्करण	परिवर्तन
2017.11.06	17.1	• इंटेल के रूप में पुनः ब्रांडेड। • Intel Cyclone 10 GX डिवाइस सपोर्ट जोड़ा गया।
2016.10.31	16.1	अपडेटेड डिवाइस सपोर्ट।
2015.12.15	15.1	• क्वार्टस II को क्वार्टस प्राइम सॉफ्टवेयर में बदला। • फिक्स्ड आत्म-संदर्भ संबंधित लिंक।
2015.05.04	15.0	प्रारंभिक रिहाई।

 

दस्तावेज़ / संसाधन

इंटेल यूजी-01173 फॉल्ट इंजेक्शन एफपीजीए आईपी कोर [पीडीएफ] उपयोगकर्ता गाइड UG-01173 दोष इंजेक्शन FPGA IP कोर, UG-01173, दोष इंजेक्शन FPGA IP कोर, इंजेक्शन c, इंजेक्शन FPGA IP कोर

संदर्भ

• उपयोगकर्ता पुस्तिका