intel UG-01173 Sindano ya Makosa FPGA IP Core

Mwongozo wa Mtumiaji wa Intel® FPGA IP Core

Msingi wa Injection ya Fault Intel® FPGA IP huingiza hitilafu kwenye RAM ya usanidi (CRAM) ya kifaa cha FPGA. Utaratibu huu huiga makosa laini ambayo yanaweza kutokea wakati wa operesheni ya kawaida kwa sababu ya usumbufu wa tukio moja (SEUs). SEUs ni matukio ya kawaida na kwa hiyo ni vigumu kupima. Baada ya kusakinisha msingi wa IP wa Injection ya Hitilafu kwenye muundo wako na kusanidi kifaa chako, unaweza kutumia zana ya Intel Quartus® Prime Fault Injection Debugger kushawishi hitilafu za kimakusudi katika FPGA ili kujaribu majibu ya mfumo kwa hitilafu hizi.

Habari Zinazohusiana

• Tukio Moja Kukasirisha
• AN 737: Utambuzi wa SEU na Urejeshaji katika Vifaa vya Intel Arria 10

Vipengele

• Hukuruhusu kutathmini majibu ya mfumo kwa ajili ya kupunguza ukatizaji wa utendaji wa tukio moja (SEFI).
• Inakuruhusu kutekeleza sifa za SEFI ndani ya nyumba, kuondoa hitaji la upimaji wa boriti ya mfumo mzima. Badala yake, unaweza kudhibiti majaribio ya boriti kuwa ya kutofaulu kwa wakati (FIT)/Mb katika kiwango cha kifaa.
• Ongeza viwango vya FIT kulingana na sifa za SEFI ambazo zinafaa kwa usanifu wako wa muundo. Unaweza kusambaza sindano za hitilafu kwa nasibu katika kifaa kizima, au kuziweka kwenye maeneo mahususi ya utendaji ili kuharakisha majaribio.
• Boresha muundo wako ili kupunguza usumbufu unaosababishwa na misukosuko ya tukio moja (SEU).

Usaidizi wa Kifaa

Msingi wa IP ya Injection ya Fault huauni Intel Arria® 10, Intel Cyclone® 10 GX na vifaa vya familia vya Stratix® V. Familia ya Cyclone V inaauni Uingizaji wa Hitilafu kwenye vifaa vilivyo na kiambishi tamati -SC katika msimbo wa kuagiza. Wasiliana na mwakilishi wa mauzo wa eneo lako kwa kuagiza maelezo kuhusu -SC kiambishi tamati cha vifaa vya Cyclone V.

Matumizi na Utendaji wa Rasilimali
Programu ya Intel Quartus Prime hutoa makadirio ya rasilimali ifuatayo kwa Stratix V A7 FPGA. Matokeo ya vifaa vingine ni sawa.

Shirika la Intel. Haki zote zimehifadhiwa. Intel, nembo ya Intel, na alama zingine za Intel ni chapa za biashara za Intel Corporation au kampuni zake tanzu. Intel inathibitisha utendakazi wa FPGA yake na bidhaa za semiconductor kwa vipimo vya sasa kwa mujibu wa udhamini wa kawaida wa Intel, lakini inahifadhi haki ya kufanya mabadiliko kwa bidhaa na huduma zozote wakati wowote bila taarifa. Intel haichukui jukumu au dhima yoyote inayotokana na maombi au matumizi ya taarifa yoyote, bidhaa, au huduma iliyofafanuliwa hapa isipokuwa kama ilivyokubaliwa kwa maandishi na Intel. Wateja wa Intel wanashauriwa kupata toleo jipya zaidi la vipimo vya kifaa kabla ya kutegemea taarifa yoyote iliyochapishwa na kabla ya kuagiza bidhaa au huduma. *Majina na chapa zingine zinaweza kudaiwa kuwa mali ya wengine.

Sindano ya Makosa ya IP Utendaji wa FPGA na Utumiaji wa Rasilimali

Kifaa	ALMs	Usajili wa mantiki		M20K
		Msingi	Sekondari
Stratix V A7	3,821	5,179	0	0

Usakinishaji wa programu ya Intel Quartus Prime ni pamoja na maktaba ya IP ya Intel FPGA. Maktaba hii hutoa cores nyingi muhimu za IP kwa matumizi yako ya uzalishaji bila hitaji la leseni ya ziada. Baadhi ya Cores za IP za Intel FPGA zinahitaji ununuzi wa leseni tofauti kwa matumizi ya uzalishaji. Modi ya Tathmini ya IP ya Intel FPGA hukuruhusu kutathmini cores hizi za IP za Intel FPGA zilizo na leseni katika uigaji na maunzi, kabla ya kuamua kununua leseni kamili ya uzalishaji wa IP. Unahitaji tu kununua leseni kamili ya uzalishaji kwa Cores za IP zilizo na leseni baada ya kukamilisha majaribio ya maunzi na kuwa tayari kutumia IP katika uzalishaji. Programu ya Intel Quartus Prime husakinisha cores za IP katika maeneo yafuatayo kwa chaguo-msingi:

Njia ya Ufungaji wa IP Core

Maeneo ya Ufungaji wa IP Core

Mahali	Programu	Jukwaa
:\intelFPGA_pro\quartus\ip\altera	Toleo la Intel Quartus Prime Pro	Windows *
:\intelFPGA\quartus\ip\altera	Toleo la Kawaida la Intel Quartus	Windows
:/intelFPGA_pro/quartus/ip/altera	Toleo la Intel Quartus Prime Pro	Linux *
:/intelFPGA/quartus/ip/altera	Toleo la Kawaida la Intel Quartus	Linux

Kumbuka: Programu ya Intel Quartus Prime haitumii nafasi katika njia ya usakinishaji.

Kubinafsisha na Kuunda Cores za IP
Unaweza kubinafsisha cores za IP ili kusaidia anuwai ya programu. Katalogi ya IP ya Intel Quartus Prime na kihariri cha kigezo hukuruhusu kuchagua haraka na kusanidi bandari kuu za IP, huduma na matokeo. files.

Katalogi ya IP na Mhariri wa Parameta
Katalogi ya IP huonyesha viini vya IP vinavyopatikana kwa mradi wako, ikijumuisha IP ya Intel FPGA na IP nyingine unayoongeza kwenye njia ya utafutaji ya Katalogi ya IP. Tumia vipengele vifuatavyo vya Katalogi ya IP ili kupata na kubinafsisha msingi wa IP:

• Chuja Katalogi ya IP ili Kuonyesha IP kwa familia ya kifaa kinachotumika au Onyesha IP kwa familia zote za kifaa. Ikiwa huna mradi uliofunguliwa, chagua Familia ya Kifaa katika Katalogi ya IP.
• Andika katika sehemu ya Tafuta ili kupata jina lolote la msingi la IP kamili au sehemu katika Katalogi ya IP.
• Bofya kulia jina la msingi la IP katika Katalogi ya IP ili kuonyesha maelezo kuhusu vifaa vinavyotumika, kufungua folda ya usakinishaji ya msingi wa IP, na kwa viungo vya hati za IP.
• Bofya Tafuta IP ya Mshirika ili kufikia maelezo ya IP ya washirika kwenye web.

Kihariri cha kigezo kinakuomba ubainishe jina la utofautishaji wa IP, bandari za hiari na pato file chaguzi za kizazi. Mhariri wa kigezo hutengeneza IP ya kiwango cha juu cha Intel Quartus Prime file (.ip) kwa toleo la IP katika miradi ya Intel Quartus Prime Pro Edition. Mhariri wa kigezo huzalisha IP ya kiwango cha juu cha Quartus file (.qip) kwa toleo la IP katika miradi ya Toleo la Kawaida la Intel Quartus. Haya files kuwakilisha tofauti ya IP katika mradi, na kuhifadhi maelezo ya parameterization.

Mhariri wa Parameta ya IP (Toleo la Kawaida la Intel Quartus)

Pato la Kizazi cha IP (Toleo la Intel Quartus Prime Pro)

Programu ya Intel Quartus Prime hutoa matokeo yafuatayo file muundo wa misimbo ya kibinafsi ya IP ambayo si sehemu ya mfumo wa Mbuni wa Jukwaa.

Pato la Kizazi cha IP cha Mtu Binafsi (Toleo la Intel Quartus Prime Pro)

• Ikitumika na kuwezeshwa kwa utofauti wako wa msingi wa IP.

Pato Files ya Intel FPGA IP Generation

File Jina	Maelezo
<yako_ip>.ip	Tofauti ya IP ya kiwango cha juu file ambayo ina uainishaji wa msingi wa IP katika mradi wako. Ikiwa utofauti wa IP ni sehemu ya mfumo wa Mbuni wa Mfumo, kihariri kigezo pia hutengeneza .qsys file.
<yako_ip>.cmp	Tamko la Kipengele cha VHDL (.cmp) file ni maandishi file ambayo ina ufafanuzi wa ndani na wa bandari unaotumia katika muundo wa VHDL files.
<yako_ip>_kizazi.rpt	logi ya kizazi cha IP au Platform Designer file. Inaonyesha muhtasari wa ujumbe wakati wa uzalishaji wa IP.
iliendelea…

File Jina	Maelezo
<yako_ip>.qgsimc (Mifumo ya Mbuni wa Mifumo pekee)	Uakibishaji wa akiba file hiyo inalinganisha .qsys na .ip files na uwekaji vigezo wa sasa wa mfumo wa Mbuni wa Jukwaa na msingi wa IP. Ulinganisho huu huamua ikiwa Mbuni wa Mfumo anaweza kuruka uundaji upya wa HDL.
<yako_ip>.qgsynth (Mifumo ya Mbuni wa Mifumo pekee)	Uakibishaji wa awali file hiyo inalinganisha .qsys na .ip files na uwekaji vigezo wa sasa wa mfumo wa Mbuni wa Jukwaa na msingi wa IP. Ulinganisho huu huamua ikiwa Mbuni wa Mfumo anaweza kuruka uundaji upya wa HDL.
<yako_ip>.qip	Ina taarifa zote za kuunganisha na kukusanya sehemu ya IP.
<yako_ip>.csv	Ina maelezo kuhusu hali ya uboreshaji wa kipengele cha IP.
.bsf	Uwakilishi wa ishara ya tofauti ya IP kwa matumizi katika Mchoro wa Block Files (.bdf).
<yako_ip>.spd	Ingizo file kwamba ip-make-simscript inahitaji kutoa hati za uigaji. .spd file ina orodha ya fileunazalisha kwa ajili ya kuiga, pamoja na taarifa kuhusu kumbukumbu unazoanzisha.
<yako_ip>.ppf	Mpangaji wa Pini File (.ppf) huhifadhi kazi za lango na nodi za vipengee vya IP unavyounda kwa matumizi na Pin Planner.
<yako_ip>_bb.v	Tumia kisanduku cheusi cha Verilog (_bb.v) file kama tamko la moduli tupu kwa matumizi kama kisanduku cheusi.
<yako_ip>_inst.v au _inst.vhd	HDL examptemplate ya instantiation. Nakili na ubandike yaliyomo kwenye hii file kwenye HDL yako file ili kusisitiza utofauti wa IP.
<yako_ip>.regmap	Ikiwa IP ina maelezo ya rejista, programu ya Intel Quartus Prime hutengeneza .regmap file. .regmap file inaelezea maelezo ya ramani ya rejista ya miingiliano ya bwana na mtumwa. Hii file hukamilisha .sopcinfo file kwa kutoa taarifa za kina zaidi za rejista kuhusu mfumo. Hii file huwezesha onyesho la usajili views na takwimu zinazoweza kugeuzwa kukufaa za mtumiaji katika Dashibodi ya Mfumo.
<yako_ip>.svd	Huruhusu zana za Utatuzi wa Mfumo wa HPS view ramani za usajili za vifaa vya pembeni vinavyounganishwa na HPS ndani ya mfumo wa Mbuni wa Mfumo. Wakati wa usanisi, programu ya Intel Quartus Prime huhifadhi .svd files kwa kiolesura cha mtumwa kinachoonekana kwa wasimamizi wa Dashibodi ya Mfumo katika .sof file katika kikao cha utatuzi. Dashibodi ya Mfumo husoma sehemu hii, ambayo Mbuni wa Mifumo huuliza ili kupata maelezo ya ramani ya usajili. Kwa watumwa wa mfumo, Mbuni wa Jukwaa hupata rejista kwa majina.
<yako_ip>.v <yako_ip>.vhd	HDL filezinazosisitiza kila moduli ndogo au msingi wa IP wa mtoto kwa usanisi au uigaji.
mshauri/	Ina hati ya msim_setup.tcl ya kusanidi na kuendesha uigaji.
aldeki/	Ina hati rivierapro_setup.tcl ya kusanidi na kuendesha uigaji.
/synopsy/vcs /synopsy/vcsmx	Ina hati ya ganda vcs_setup.sh ya kusanidi na kuendesha uigaji. Ina hati ya ganda vcsmx_setup.sh na synopsy_sim.setup file kuanzisha na kuendesha simulation.
/mwanguko	Ina hati ya ganda ncsim_setup.sh na usanidi mwingine files kusanidi na kuendesha simulation.
/xcelium	Ina nakala ya kiigaji cha Sambamba xcelium_setup.sh na usanidi mwingine files kusanidi na kuendesha simulation.
/moduli ndogo	Ina HDL files kwa moduli ndogo ya msingi ya IP.
<Moduli ndogo ya IP>/	Mbuni wa Jukwaa hutengeneza saraka ndogo za /synth na /sim kwa kila saraka ndogo ya moduli ya IP ambayo Mbuni wa Jukwaa hutoa.

Maelezo ya Utendaji
Kwa kutumia msingi wa IP wa Kudunga Injection, wabunifu wanaweza kutekeleza sifa za SEFI ndani ya nyumba, kuongeza viwango vya FIT kulingana na sifa za SEFI, na kuboresha miundo ili kupunguza athari za SEUs.

Upunguzaji wa Kukasirisha kwa Tukio Moja

Saketi zilizounganishwa na vifaa vya mantiki vinavyoweza kuratibiwa kama vile FPGA huathiriwa na SEUs. SEUs ni matukio ya nasibu, yasiyo ya uharibifu, yanayosababishwa na vyanzo viwili vikuu: chembe za alpha na neutroni kutoka kwa miale ya cosmic. Mionzi inaweza kusababisha rejista ya mantiki, biti ya kumbukumbu iliyopachikwa, au RAM ya usanidi (CRAM) kugeuza hali yake, na hivyo kusababisha utendakazi usiotarajiwa wa kifaa. Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V na vifaa vipya zaidi vina uwezo ufuatao wa CRAM:

• Hitilafu katika Kugundua Upunguzaji wa Upungufu wa Mzunguko (EDCRC)
• Marekebisho ya kiotomatiki ya CRAM iliyokasirika (kusugua)
• Uwezo wa kuunda hali ya CRAM iliyokasirika (sindano ya kosa)

Kwa maelezo zaidi kuhusu upunguzaji wa SEU katika vifaa vya Intel FPGA, rejelea sura ya Upunguzaji wa SEU kwenye kijitabu cha kifaa husika.

Maelezo ya Pini ya IP ya Sindano ya Kosa

Kiini cha IP cha Sindano ya Makosa kinajumuisha pini za I/O zifuatazo.

Hitilafu ya Sindano ya IP Pini za I/O

Bandika jina	Uelekezaji wa Pini	Maelezo ya Pini
cricerror_pin	pembejeo	Ingizo kutoka kwa Usajili wa Ujumbe wa Hitilafu Kipakuliwa cha IP ya Intel FPGA (IP ya Kipakuliwa cha EMR). Ishara hii inathibitishwa wakati hitilafu ya CRC imegunduliwa na EDCRC ya kifaa.
emr data	pembejeo	Yaliyomo kwenye Rejesta ya Ujumbe wa Hitilafu (EMR). Rejelea kijitabu cha kifaa kinachofaa kwa sehemu za EMR. Ingizo hili linatii mawimbi ya kiolesura cha Avalon Streaming data.
emr_halali	pembejeo	Inaonyesha data ya emr_data ina data halali. Hii ni ishara halali ya Avalon Streaming.
Weka upya	pembejeo	Ingizo la kuweka upya moduli. Uwekaji upya unadhibitiwa kikamilifu na Kitatuzi cha Sindano ya Makosa.
hitilafu_imeingizwa	pato	Inaonyesha hitilafu iliingizwa kwenye CRAM kama ilivyoamriwa kupitia njia ya JTAG kiolesura. Urefu wa muda ambao ishara hii inadai inategemea mipangilio yako ya faili ya JTAG TCK na ishara za kuzuia. Kwa kawaida, muda ni karibu mizunguko ya saa 20 ya mawimbi ya TCK.
error_scrubbed	pato	Inaonyesha kuwa uchakataji wa kifaa umekamilika kama ilivyoamriwa kupitia njia ya JTAG kiolesura. Urefu wa muda ambao ishara hii inadai inategemea mipangilio yako ya faili ya JTAG TCK na ishara za kuzuia. Kwa kawaida, muda ni karibu mizunguko ya saa 20 ya mawimbi ya TCK.
ndanisc	pato	Toleo la hiari. IP ya Kudunga Makosa hutumia saa hii, kwa mfanoample, kwa saa EMR_unloader block.

Mchoro wa Pini ya IP ya Makosa

Kutumia Kitatuzi cha Sindano ya Makosa na Msingi wa Sindano ya Makosa ya IP

Kitatuzi cha Sindano ya Makosa hufanya kazi pamoja na msingi wa IP wa Sindano ya Kosa. Kwanza, unasisitiza msingi wa IP katika muundo wako, kukusanya, na kupakua usanidi unaotokana file kwenye kifaa chako. Kisha, unaendesha Kitatuzi cha Sindano ya Makosa kutoka ndani ya programu ya Intel Quartus Prime au kutoka kwa safu ya amri ili kuiga makosa laini.

• Kitatuzi cha Sindano ya Makosa hukuruhusu kufanya majaribio ya sindano ya hitilafu kwa maingiliano au kwa amri za kundi, na hukuruhusu kubainisha maeneo ya kimantiki katika muundo wako wa sindano za hitilafu.
• Kiolesura cha mstari wa amri ni muhimu kwa kuendesha kitatuzi kupitia hati.

Kumbuka

Kitatuzi cha Sindano ya Makosa huwasiliana na msingi wa IP ya Sindano ya Kosa kupitia Kifaa cha JTAG kiolesura. IP ya Injection ya Fault inakubali amri kutoka kwa JTAG interface na kuripoti hali nyuma kupitia JTAG kiolesura. Kiini cha IP cha Sindano ya Kosa kinatekelezwa kwa mantiki laini kwenye kifaa chako; kwa hivyo, lazima utoe hesabu kwa matumizi haya ya mantiki katika muundo wako. Mbinu moja ni kuangazia majibu ya muundo wako kwa SEU kwenye maabara na kuacha msingi wa IP kwenye muundo wako wa mwisho uliotumwa.

Unatumia msingi wa IP ya Sindano ya Makosa na misimbo ifuatayo ya IP:

• Kiini cha IP cha Kusajili Ujumbe wa Hitilafu, ambacho husoma na kuhifadhi data kutoka kwa saketi gumu za kugundua makosa katika vifaa vya Intel FPGA.
• (Si lazima) Kiini cha Kina cha Utambuzi wa SEU cha Intel FPGA cha IP, ambacho hulinganisha maeneo ya hitilafu ya sehemu moja na ramani ya hisia wakati wa uendeshaji wa kifaa ili kubaini kama hitilafu laini itaiathiri.

Kitatuzi cha Sindano ya Kosa Kimekwishaview Mchoro wa Zuia

Vidokezo:

1. IP ya Sindano ya Makosa hugeuza vipande vya mantiki inayolengwa.
2. Kitatuzi cha Sindano ya Makosa na IP ya Ugunduzi wa Kina wa SEU hutumia mfano sawa wa Kipakuaji cha EMR.
3. Msingi wa IP wa Utambuzi wa SEU wa Hali ya Juu ni wa hiari.

Habari Zinazohusiana

• Kuhusu SMH Files kwenye ukurasa wa 13
• Kuhusu Kipakuliwa cha IP cha EMR kwenye ukurasa wa 10
• Kuhusu Msingi wa IP wa Utambuzi wa SEU kwenye ukurasa wa 11

Kuanzisha Kiini cha Sindano cha Makosa cha IP

KUMBUKA

Msingi wa IP wa Injection ya Kosa hauhitaji kuweka vigezo vyovyote. Ili kutumia msingi wa IP, unda mfano mpya wa IP, uijumuishe katika mfumo wako wa Mbuni wa Mfumo (Wastani), na uunganishe mawimbi inavyofaa. Ni lazima utumie msingi wa IP ya Injection ya Kosa na msingi wa IP ya EMR Unloader. Sindano ya Makosa na Cores za IP za Kupakua EMR zinapatikana katika Mbuni wa Mfumo na Katalogi ya IP. Kwa hiari, unaweza kuziweka moja kwa moja kwenye muundo wako wa RTL, kwa kutumia Verilog HDL, SystemVerilog, au VHDL.

Kuhusu EMR Unloader IP Core
Msingi wa IP wa EMR Unloader hutoa kiolesura kwa EMR, ambacho husasishwa mara kwa mara na EDCRC ya kifaa ambayo hukagua biti za CRAM za kifaa kwa hitilafu laini.

Example Mfumo wa Mbuni wa Jukwaa Ukijumuisha Kiini cha IP cha Sindano ya Makosa na Kipakuliwa cha IP cha EMR

Example Mchoro wa Kizuizi cha IP cha Sindano ya Hitilafu na Kipakuliwa cha EMR

Habari Zinazohusiana
Usajili wa Ujumbe wa Hitilafu Upakuaji Mwongozo wa Mtumiaji wa Intel FPGA IP Core

Kuhusu Msingi wa Kina wa Utambuzi wa SEU wa IP

Tumia msingi wa IP wa Utambuzi wa SEU (ASD) wakati uvumilivu wa SEU ni suala la muundo. Ni lazima utumie msingi wa IP ya EMR Unloader na msingi wa IP wa ASD. Kwa hivyo, ukitumia IP ya ASD na IP ya Kudunga Hitilafu katika muundo sawa, lazima zishiriki pato la Kipakuaji cha EMR kupitia kijenzi cha kigawanyiko cha Avalon®-ST. Kielelezo kifuatacho kinaonyesha mfumo wa Mbuni wa Mfumo ambapo kigawanyiko cha Avalon-ST kinasambaza maudhui ya EMR kwa ASD na core za IP za Injection.

Kutumia ASD na IP ya Sindano ya Makosa katika Mfumo wa Muundaji wa Jukwaa Moja

Habari Zinazohusiana
Utambuzi wa hali ya juu wa SEU Mwongozo wa Mtumiaji wa Intel FPGA IP Core

Kufafanua Maeneo ya Sindano ya Makosa
Unaweza kufafanua maeneo maalum ya FPGA kwa sindano ya hitilafu kwa kutumia Kichwa cha Ramani cha Unyeti (.smh) file. Sehemu ya SMH file huhifadhi viwianishi vya biti za CRAM za kifaa, eneo walilopewa (Mkoa wa ASD), na umuhimu. Wakati wa mchakato wa kubuni unatumia uongozi tagkuunda eneo. Kisha, wakati wa mkusanyiko, Intel Quartus Prime Assembler inazalisha SMH file. Kitatuzi cha Kuchoma Mimbambo kikomo cha sindano za hitilafu kwa maeneo maalum ya kifaa unayofafanua katika SMH. file.

Utendaji wa Hierarkia Tagging
Unafafanua maeneo ya FPGA kwa majaribio kwa kukabidhi Mkoa wa ASD mahali. Unaweza kubainisha thamani ya Mkoa wa ASD kwa sehemu yoyote ya uongozi wako wa muundo kwa kutumia Dirisha la Vigawanyo vya Usanifu.

1. Chagua Kazi ➤ Dirisha la Vitengo vya Usanifu.
2. Bofya kulia mahali popote kwenye safu ya kichwa na uwashe Mkoa wa ASD ili kuonyesha safu wima ya Mkoa wa ASD (ikiwa bado haijaonyeshwa).
3. Weka thamani kutoka 0 hadi 16 kwa kizigeu chochote ili kukabidhi eneo mahususi la ASD.
   • Eneo la ASD 0 limehifadhiwa kwa sehemu ambazo hazijatumika za kifaa. Unaweza kugawa kizigeu kwa eneo hili ili kulibainisha kama lisilo muhimu.
   • Eneo la ASD 1 ndilo eneo chaguo-msingi. Sehemu zote zinazotumiwa za kifaa zimetumwa kwa eneo hili isipokuwa ubadilishe kazi ya Kanda ya ASD.

Kuhusu SMH Files

Sehemu ya SMH file ina taarifa zifuatazo:

• Ikiwa hutumii uongozi tagging (yaani, muundo hauna kazi za Kanda za ASD katika safu ya muundo), SMH file huorodhesha kila biti ya CRAM na inaonyesha ikiwa ni nyeti kwa muundo.
• Ikiwa umefanya uongozi tagging na kubadilisha mgawo chaguo-msingi wa Mkoa wa ASD, SMH file huorodhesha kila sehemu ya CRAM na imepewa eneo la ASD.

Kitatuzi cha Sindano ya Makosa kinaweza kupunguza sindano kwa eneo moja au zaidi zilizobainishwa. Kuelekeza Kikusanyaji kutengeneza SMH file:

• Chagua Kazi ➤ Kifaa ➤ Chaguzi za Kifaa na Bani ➤ CRC ya Kugundua Hitilafu.
• Washa ramani ya Tengeneza unyeti wa SEU file (.smh) chaguo.

Kutumia Kitatuzi cha Sindano ya Makosa

KUMBUKA
Ili kutumia Kitatuzi cha Sindano ya Makosa, unaunganisha kwenye kifaa chako kupitia JTAG kiolesura. Kisha, sanidi kifaa na ufanye sindano ya kosa. Ili kuzindua Kitatuzi cha Sindano ya Makosa, chagua Zana ➤ Kitatuzi cha Sindano ya Hitilafu katika programu ya Intel Quartus Prime. Kusanidi au kupanga kifaa ni sawa na utaratibu unaotumika kwa Kichanganuzi cha Mantiki cha Kipanga Programu au Mawimbi.

Kitatuzi cha Sindano ya Makosa

Ili kusanidi JTAG mnyororo:

1. Bofya Usanidi wa Vifaa. Chombo kinaonyesha maunzi ya programu yaliyounganishwa kwenye kompyuta yako.
2. Chagua maunzi ya programu unayotaka kutumia.
3. Bofya Funga.
4. Bofya Tambua Kiotomatiki, ambayo hujaza msururu wa kifaa na vifaa vinavyoweza kupangwa vinavyopatikana kwenye faili ya JTAG mnyororo.

Habari Zinazohusiana
Kipengele cha Sindano ya Makosa Inayolengwa kwenye ukurasa wa 21

Mahitaji ya Vifaa na Programu

Maunzi na programu zifuatazo zinahitajika ili kutumia Kitatuzi cha Sindano ya Makosa:

• FEATURE laini katika leseni yako ya Intel FPGA inayowasha msingi wa IP ya Kuchoma Mimba. Kwa maelezo zaidi, wasiliana na mwakilishi wa mauzo wa Intel FPGA aliye karibu nawe.
• Kebo ya kupakua (Kebo ya Kupakua ya Intel FPGA, Kebo ya Upakuaji ya Intel FPGA II, , au II).
• Seti ya ukuzaji ya Intel FPGA au bodi iliyoundwa na mtumiaji iliyo na JTAG muunganisho wa kifaa kwenye jaribio.
• (Si lazima) Mstari wa FEATURE katika leseni yako ya Intel FPGA inayowasha msingi wa IP ya Utambuzi wa SEU wa Hali ya Juu.

Inasanidi Kifaa Chako na Kitatuzi cha Sindano ya Hitilafu

Kitatuzi cha Sindano ya Makosa hutumia .sof na (hiari) Kichwa cha Ramani cha Unyeti (.smh) file. Kitu cha Programu File (.sof) inasanidi FPGA. .smh file inafafanua unyeti wa biti za CRAM kwenye kifaa. Usipotoa .smh file, Kitatuzi cha Sindano ya Makosa huingiza makosa nasibu katika biti zote za CRAM. Ili kubainisha .sof:

1. Chagua FPGA unayotaka kusanidi kwenye kisanduku cha mnyororo wa Kifaa.
2. Bofya Chagua File.
3. Nenda kwenye .sof na ubofye Sawa. Kitatuzi cha Sindano ya Makosa kinasoma .sof.
4. (Si lazima) Chagua SMH file.
   Ikiwa hutabainisha SMH file, Kitatuzi cha Sindano ya Makosa huingiza hitilafu bila mpangilio kwenye kifaa kizima. Ukibainisha SMH file, unaweza kuzuia sindano kwenye maeneo yaliyotumiwa ya kifaa chako.
   • Bofya kulia kifaa kwenye kisanduku cha mnyororo wa Kifaa kisha ubofye Chagua SMH File.
   • Chagua SMH yako file.
   • Bofya Sawa.
5. Washa Mpango/Sanidi.
6. Bofya Anza.

Kitatuzi cha Sindano ya Makosa husanidi kifaa kwa kutumia .sof.

Menyu ya Muktadha ya Kuchagua SMH File

Mikoa inayozuia kwa Sindano ya Makosa

Baada ya kupakia SMH file, unaweza kuelekeza Kitatuzi cha Sindano ya Makosa kufanya kazi kwenye maeneo mahususi ya ASD pekee. Kubainisha eneo la ASD ambamo utaingiza makosa:

1. Bofya kulia FPGA katika kisanduku cha mnyororo wa Kifaa, na ubofye Onyesha Ramani ya Unyeti wa Kifaa.
2. Chagua eneo la ASD kwa sindano ya hitilafu.

Ramani ya Unyeti wa Kifaa Viewer

Kubainisha Aina za Makosa

Unaweza kutaja aina mbalimbali za makosa kwa sindano.

• Makosa moja (SE)
• Makosa ya karibu mara mbili (DAE)
• Hitilafu zisizo sahihi za biti nyingi (EMBE)

Vifaa vya Intel FPGA vinaweza kujisahihisha hitilafu moja na iliyo karibu mara mbili ikiwa kipengele cha kusugua kimewashwa. Vifaa vya Intel FPGA haviwezi kusahihisha makosa ya biti nyingi. Rejelea sura ya kupunguza SEUs kwa maelezo zaidi kuhusu utatuzi wa makosa haya. Unaweza kutaja mchanganyiko wa makosa ya kudunga na muda wa sindano. Ili kutaja muda wa muda wa sindano:

1. Katika Kitatuzi cha Sindano ya Makosa, chagua Vyombo ➤ Chaguzi.
2. Buruta kidhibiti chekundu hadi kwenye mchanganyiko wa makosa. Vinginevyo, unaweza kutaja mchanganyiko kwa nambari.
3. Taja muda wa muda wa Sindano.
4. Bofya Sawa.

Kielelezo 12. Kubainisha Mchanganyiko wa Aina za Makosa ya SEU

Habari Zinazohusiana Kupunguza Kero ya Tukio Moja

Makosa ya Kudunga

Unaweza kuingiza makosa kwa njia kadhaa:

• Ingiza kosa moja kwenye amri
• Ingiza makosa mengi kwenye amri
• Ingiza makosa hadi uamuru kuacha

Ili kuingiza makosa haya:

1. Washa chaguo la Kuingiza Kosa.
2. Chagua ikiwa unataka kutekeleza sindano ya makosa kwa marudio kadhaa au hadi ikomeshwe:
   • Ukichagua kuendesha hadi kusimamishwa, Kitatuzi cha Sindano ya Kosa huingiza makosa katika muda uliobainishwa katika kisanduku cha mazungumzo cha Zana ➤ Chaguzi.
   • Ikiwa unataka kutekeleza sindano ya hitilafu kwa idadi maalum ya marudio, weka nambari.
3. Bofya Anza.

Kumbuka: Kitatuzi cha Sindano ya Kosa huendesha kwa idadi maalum ya marudio au hadi ikomeshwe. Dirisha la Intel Quartus Prime Messages linaonyesha ujumbe kuhusu makosa ambayo yamedungwa. Kwa maelezo ya ziada kuhusu hitilafu zilizodungwa, bofya Soma EMR. Kitatuzi cha Sindano ya Makosa husoma EMR ya kifaa na kuonyesha yaliyomo kwenye dirisha la Messages.

Uingizaji wa Hitilafu Mkuu wa Intel Quartus na Ujumbe wa Maudhui wa EMR

Hitilafu za Kurekodi
Unaweza kurekodi eneo la kosa lolote lililodungwa kwa kuzingatia vigezo vilivyoripotiwa kwenye dirisha la Intel Quartus Prime Messages. Ikiwa, kwa mfanoampna, hitilafu iliyodungwa husababisha tabia ambayo ungependa kucheza tena, unaweza kulenga eneo hilo kwa sindano. Unachoma sindano inayolengwa kwa kutumia kiolesura cha amri ya Kitatuzi cha Injection Injection.

Kufuta Hitilafu Zilizochomwa
Ili kurejesha utendaji wa kawaida wa FPGA, bofya Scrub. Unaposugua hitilafu, chaguo za kukokotoa za EDCRC za kifaa hutumika kurekebisha hitilafu hizo. Utaratibu wa scrub ni sawa na ule unaotumiwa wakati wa uendeshaji wa kifaa.

Kiolesura cha Mstari wa Amri
Unaweza kuendesha Kitatuzi cha Sindano ya Makosa kwenye safu ya amri na quartus_fid inayoweza kutekelezwa, ambayo ni muhimu ikiwa unataka kutekeleza sindano ya makosa kutoka kwa hati.

Jedwali la 5. Hoja za mstari wa amri kwa Sindano ya Makosa

Hoja Fupi	Hoja ndefu	Maelezo
c	kebo	Taja maunzi ya programu au kebo. (Inahitajika)
i	index	Bainisha kifaa kinachotumika cha kuingiza hitilafu. (Inahitajika)
n	nambari	Bainisha idadi ya makosa ya kuingiza. Thamani chaguo-msingi ni 1. (Si lazima)
t	wakati	Muda wa muda kati ya sindano. (Si lazima)

Kumbuka: Tumia quartus_fid -saidia kufanya view chaguzi zote zinazopatikana. Nambari ifuatayo inatoa examples kwa kutumia kiolesura cha amri ya Kitatuzi cha Sindano ya Makosa.
################################################

• # Jua ni nyaya zipi za USB zinazopatikana kwa mfano huu
• # Matokeo yanaonyesha kuwa kebo moja inapatikana, inayoitwa "USB-Blaster" #
• $ quartus_fid -orodha . . .
• Maelezo: Amri: quartus_fid -orodha
  1. USB-Blaster kwenye sj-sng-z4 [USB-0] Maelezo: Intel Quartus Prime 64-Bit Fault Injection Debugger imefaulu. makosa 0, onyo 0
• ###############################################
• # Tafuta ni vifaa vipi vinavyopatikana kwenye kebo ya USB-Blaster
• # Matokeo yanaonyesha vifaa viwili: Stratix V A7, na MAX V CPLD. #
• $ quartus_fid -cable USB-Blaster -a
• Maelezo: Amri: quartus_fid -cable=USB-Blaster -a
• Maelezo (208809): Kwa kutumia kebo ya programu “USB-Blaster kwenye sj-sng-z4 [USB-0]”
  1. USB-Blaster kwenye sj-sng-z4 [USB-0]
• 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
• 020A40DD 5M2210Z/EPM2210
• Maelezo: Kitatuzi cha Sindano ya Dhamana ya Intel Quartus Prime 64-Bit kilifaulu.
• makosa 0, maonyo 0
• ###############################################
• # Panga kifaa cha Stratix V
• # Chaguo la -index hubainisha shughuli zinazofanywa kwenye kifaa kilichounganishwa.
• # “=svgx.sof” inashirikisha .sof file na kifaa
• # "#p" inamaanisha panga kifaa #
• $ quartus_fid -kebo USB-Blaster -index "@1=svgx.sof#p" . . .
• Maelezo (209016): Inasanidi faharisi ya kifaa 1
• Maelezo (209017): Kifaa cha 1 kina JTAG Nambari ya kitambulisho 0x029030DD
• Taarifa (209007): Usanidi umefaulu - kifaa/vifaa 1 vimesanidiwa
• Maelezo (209011): Operesheni iliyofanywa kwa mafanikio
• Maelezo (208551): Sahihi ya programu kwenye kifaa 1.
• Maelezo: Kitatuzi cha Sindano ya Dhamana ya Intel Quartus Prime 64-Bit kilifaulu.
• makosa 0, maonyo 0
• ###############################################
• # Ingiza kosa kwenye kifaa.
• # Opereta #i inaonyesha kuingiza makosa
• # -n 3 inaonyesha kuingiza makosa 3 #
• $ quartus_fid –kebo USB-Blaster –index “@1=svgx.sof#i” -n 3
• Maelezo: Amri: quartus_fid -cable=USB-Blaster -index=@1=svgx.sof#i -n 3
• Maelezo (208809): Kwa kutumia kebo ya programu “USB-Blaster kwenye sj-sng-z4 [USB-0]”
• Maelezo (208521): Huingiza hitilafu 3 kwenye(vifaa)
• Maelezo: Kitatuzi cha Sindano ya Dhamana ya Intel Quartus Prime 64-Bit kilifaulu.
• makosa 0, maonyo 0
• ###############################################
• # Njia ya Kuingiliana.
• # Kutumia operesheni ya #i na -n 0 huweka kitatuzi katika hali ya mwingiliano.
• # Kumbuka kuwa makosa 3 yalidungwa katika kikao kilichopita;
• # "E" husoma hitilafu zilizopo kwenye msingi wa IP wa EMR Unloader. #
• $ quartus_fid –kebo USB-Blaster –index “@1=svgx.sof#i” -n 0
• Maelezo: Amri: quartus_fid -cable=USB-Blaster -index=@1=svgx.sof#i -n 0
• Maelezo (208809): Kwa kutumia kebo ya programu “USB-Blaster kwenye sj-sng-z4 [USB-0]”
• Ingiza:
• 'F' kuingiza makosa
• 'E' kusoma EMR
• 'S' ya kusugua makosa
• 'Q' kuacha E
• Maelezo (208540): Kusoma safu ya EMR
• Maelezo (208544): Hitilafu 3 za fremu zimetambuliwa kwenye kifaa cha 1.
• Maelezo (208545): Hitilafu #1 : Hitilafu moja katika fremu 0x1028 kwa bit 0x21EA.
• Maelezo (10914): Hitilafu #2 : Hitilafu isiyoweza kurekebishwa ya biti nyingi katika fremu 0x1116.
• Maelezo (208545): Hitilafu #3 : Hitilafu moja katika fremu 0x1848 katika bit 0x128C.
• 'F' kuingiza makosa
• 'E' kusoma EMR
• 'S' ya kusugua makosa
• 'Q' kuacha Q
• Taarifa: Kitatuzi cha Kitatuzi cha Sindano cha Intel Quartus Prime 64-Bit kilifaulu. makosa 0, maonyo 0
• Taarifa: Kumbukumbu ya kilele pepe: 1522 megabytes
• Taarifa: Uchakataji ulikamilika: Mon Nov 3 18:50:00 2014
• Taarifa: Elapsed time: 00:00:29
• Taarifa: Jumla ya muda wa CPU (kwenye wasindikaji wote): 00:00:13

Kipengele cha Sindano ya Makosa Inayolengwa

Kumbuka

Kitatuzi cha Sindano ya Makosa huingiza hitilafu kwenye FPGA bila mpangilio. Hata hivyo, kipengele cha Sindano ya Makosa Inayolengwa hukuruhusu kuingiza hitilafu katika maeneo yaliyolengwa katika CRAM. Operesheni hii inaweza kuwa muhimu, kwa mfanoampna, ikiwa umetambua tukio la SEU na ungependa kujaribu FPGA au majibu ya mfumo kwa tukio lile lile baada ya kurekebisha mkakati wa kurejesha uwezo wa kufikia matokeo. Kipengele cha Sindano ya Makosa Inayolengwa inapatikana tu kutoka kwa kiolesura cha mstari wa amri. Unaweza kutaja kwamba makosa hudungwa kutoka kwa mstari wa amri au katika hali ya haraka. Habari Zinazohusiana

AN 539: Jaribu Mbinu au Ugunduzi wa Hitilafu na Urejeshaji kwa kutumia CRC katika Vifaa vya Intel FPGA

Inabainisha Orodha ya Makosa kutoka kwa Mstari wa Amri

Kipengele cha Sindano ya Makosa Iliyolengwa hukuruhusu kutaja orodha ya makosa kutoka kwa safu ya amri, kama inavyoonyeshwa katika mfano ufuatao.ample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ Ambapo: c 1 inaonyesha kuwa FPGA inadhibitiwa kwa kebo ya kwanza kwenye kompyuta yako. i “@1= six.sof#i ” inaonyesha kuwa kifaa cha kwanza kwenye mnyororo kimepakiwa na kitu. file svgx.sof na itadungwa kwa hitilafu. n 2 inaonyesha kuwa makosa mawili yatadungwa. mtumiaji=”@1= 0x2274 0x05EF 0x2264 0x0500” ni orodha iliyobainishwa na mtumiaji ya makosa ya kudungwa. Katika hii example, kifaa 1 kina makosa mawili: kwa sura 0x2274, kidogo 0x05EF na kwa sura 0x2264, kidogo 0x0500.

Kubainisha Orodha ya Hitilafu Kutoka kwa Njia ya haraka

Unaweza kutumia kipengele cha Sindano ya Makosa Unayolenga kwa maingiliano kwa kubainisha idadi ya makosa kuwa 0 (-n 0). Kitatuzi cha Sindano ya Makosa kinawasilisha amri za modi ya haraka na maelezo yake.

Amri ya Njia ya haraka	Maelezo
F	Ingiza kosa
E	Soma EMR
S	Makosa ya kusugua
Q	Acha

Katika hali ya haraka, unaweza kutoa amri F pekee ili kuingiza kosa moja katika eneo la random kwenye kifaa. Katika ex ifuatayoampkwa kutumia amri ya F katika hali ya haraka, makosa matatu yanaingizwa. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

• Hitilafu 1 - Hitilafu moja ya biti kwenye sura 0x12, kidogo 0x34
• Hitilafu 2 - Hitilafu isiyoweza kurekebishwa kwenye sura 0x56, kidogo 0x78 (an * inaonyesha hitilafu ya biti nyingi)
• Kosa la 3 - Hitilafu ya karibu mara mbili kwenye sura 0x9A, kidogo 0xBC (a + inaonyesha kosa mara mbili)

F 0x12 0x34 0x56 0x78 * Hitilafu moja (chaguo-msingi) imeingizwa: Hitilafu 1 - Hitilafu moja ya biti kwenye fremu 0x12, biti 0x34. Maeneo baada ya fremu/biti ya kwanza yanapuuzwa. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

Makosa matatu yanaingizwa:

• Hitilafu 1 - Hitilafu moja ya biti kwenye sura 0x12, kidogo 0x34
• Hitilafu 2 - Hitilafu isiyoweza kurekebishwa kwenye sura 0x56, bit 0x78
• Hitilafu 3 - Hitilafu ya karibu mara mbili kwenye fremu 0x9A, kidogo 0xBC
• Maeneo baada ya jozi 3 za kwanza za fremu/biti yamepuuzwa

Kuamua Maeneo Biti ya CRAM

Kumbuka: 

Wakati Kitatuzi cha Sindano ya Kosa kinapogundua hitilafu ya CRAM EDCRC, Sajili ya Ujumbe wa Hitilafu (EMR) ina dalili, nambari ya fremu, eneo la biti, na aina ya hitilafu (moja, mbili, au biti nyingi) ya hitilafu ya CRAM iliyogunduliwa. Wakati wa majaribio ya mfumo, hifadhi maudhui ya EMR yaliyoripotiwa na Kitatuzi cha Sindano ya Makosa unapogundua hitilafu ya EDCRC. Ukiwa na maudhui ya EMR yaliyorekodiwa, unaweza kusambaza fremu na nambari za biti kwa Kitatuzi cha Sindano ya Hitilafu ili kucheza upya makosa yaliyobainishwa wakati wa majaribio ya mfumo, kuunda zaidi, na kubainisha jibu la kurejesha mfumo kwa hitilafu hiyo.

Habari Zinazohusiana
AN 539: Mbinu ya Jaribio au Ugunduzi wa Hitilafu na Urejeshaji kwa kutumia CRC katika Vifaa vya Intel FPGA

Chaguo za Juu za Mstari wa Amri: Mikoa ya ASD na Uzani wa Aina ya Hitilafu

Unaweza kutumia kiolesura cha mstari wa amri cha Kitatuzi cha Sindano ya Makosa kuingiza makosa katika maeneo ya ASD na kupima aina za makosa. Kwanza, unataja mchanganyiko wa aina za makosa (biti moja, karibu mara mbili, na isiyosahihishwa kidogo) kwa kutumia -uzito. . . chaguo. Kwa mfanoample, kwa mchanganyiko wa 50% ya makosa moja, 30% ya makosa ya karibu mara mbili, na 20% makosa mengi yasiyorekebishwa, tumia chaguo -weight=50.30.20. Kisha, ili kulenga eneo la ASD, tumia chaguo la -smh kujumuisha SMH file na onyesha eneo la ASD kulenga. Kwa mfanoample: $ quartus_fid -cable=USB-BlasterII -index "@1=svgx.sof#pi" -weight=100.0.0 -smh=”@1=svgx.smh#2″ -number=30

Ex huyuampamri hii:

• Hupanga kifaa na kuingiza hitilafu (pi string)
• Huingiza 100% hitilafu za biti moja (100.0.0)
• Huingiza katika ASD_REGION 2 pekee (imeonyeshwa na #2)
• Huingiza makosa 30

Kumbukumbu za Mwongozo wa Mtumiaji wa Mwongozo wa Makosa

Toleo la IP Core	Mwongozo wa Mtumiaji
18.0	Sindano ya Makosa ya Mwongozo wa Mtumiaji wa Intel FPGA IP Core
17.1	Mwongozo wa Mtumiaji wa Intel FPGA wa Sindano ya Kosa ya IP
16.1	Mwongozo wa Mtumiaji wa Uingizaji wa Makosa wa Altera wa IP
15.1	Mwongozo wa Mtumiaji wa Uingizaji wa Makosa wa Altera wa IP

Ikiwa toleo la msingi la IP halijaorodheshwa, mwongozo wa mtumiaji wa toleo la awali la msingi wa IP unatumika.

Historia ya Marekebisho ya Hati kwa Mwongozo wa Mtumiaji wa Injezo ya IP ya Kosa

Toleo la Hati	Toleo kuu la Intel Quartus	Mabadiliko
2019.07.09	18.1	Ilisasishwa Maelezo ya Pini ya IP ya Sindano ya Kosa mada ili kufafanua ishara za Weka Upya, zilizoingizwa_kosa, na zilizochambuliwa kwa makosa.
2018.05.16	18.0	• Imeongeza mada zifuatazo kutoka kwa Kitabu cha Mwongozo cha Toleo la Intel Quartus Prime Pro: —   Kufafanua Maeneo ya Sindano ya Makosa na mada ndogo. —   Kutumia Kitatuzi cha Sindano ya Makosa na mada ndogo. —   Kiolesura cha Mstari wa Amri na mada ndogo. • Imebadilisha jina la msingi wa IP ya sindano ya Intel FPGA kuwa Sindano ya Hitilafu ya Intel FPGA IP.

Tarehe	Toleo	Mabadiliko
2017.11.06	17.1	• Imebadilishwa jina kuwa Intel. • Usaidizi wa kifaa wa Intel Cyclone 10 GX umeongezwa.
2016.10.31	16.1	Usaidizi wa kifaa umesasishwa.
2015.12.15	15.1	• Ilibadilisha Quartus II kuwa programu ya Quartus Prime. • Kiungo kisichobadilika kinachohusiana na kujirejelea.
2015.05.04	15.0	Kutolewa kwa awali.

 

Nyaraka / Rasilimali

intel UG-01173 Sindano ya Makosa FPGA IP Core [pdf] Mwongozo wa Mtumiaji UG-01173 Sindano ya Makosa FPGA IP Core, UG-01173, Sindano ya Makosa FPGA IP Core, Sindano c, Sindano ya FPGA IP Core

Marejeleo

• Mwongozo wa Mtumiaji