Intel UG-01173 Fault Injection FPGA IP Core

Fault Injection Užívateľská príručka Intel® FPGA IP Core

Fault Injection Intel® FPGA IP jadro vkladá chyby do konfiguračnej RAM (CRAM) zariadenia FPGA. Tento postup simuluje mäkké chyby, ktoré sa môžu vyskytnúť počas normálnej prevádzky v dôsledku porúch jednej udalosti (SEU). SEU sú zriedkavé udalosti, a preto sa ťažko testujú. Po vytvorení inštancie jadra Fault Injection IP do vášho návrhu a konfigurácii zariadenia môžete použiť nástroj Intel Quartus® Prime Fault Injection Debugger na vyvolanie úmyselných chýb v FPGA, aby sa otestovala odozva systému na tieto chyby.

Súvisiace informácie

• Rozrušenia jednej udalosti
• AN 737: SEU Detection and Recovery in Intel Arria 10 Devices

Vlastnosti

• Umožňuje vám vyhodnotiť odozvu systému na zmiernenie funkčných prerušení jednej udalosti (SEFI).
• Umožňuje vykonávať charakterizáciu SEFI interne, čím eliminuje potrebu testovania celého systému lúčom. Namiesto toho môžete obmedziť testovanie lúčom na zlyhania merania času (FIT)/Mb na úrovni zariadenia.
• Škálujte miery FIT podľa charakterizácie SEFI, ktorá je relevantná pre vašu architektúru dizajnu. Injekcie porúch môžete náhodne distribuovať do celého zariadenia alebo ich obmedziť na konkrétne funkčné oblasti, aby ste urýchlili testovanie.
• Optimalizujte svoj dizajn, aby ste znížili rušenie spôsobené narušením jednej udalosti (SEU).

Podpora zariadení

Jadro Fault Injection IP podporuje zariadenia rodiny Intel Arria® 10, Intel Cyclone® 10 GX a Stratix® V. Rad Cyclone V podporuje Fault Injection na zariadeniach s príponou -SC v objednávkovom kóde. Informácie o objednávaní zariadení Cyclone V s príponou -SC získate od svojho miestneho obchodného zástupcu.

Využitie zdrojov a výkon
Softvér Intel Quartus Prime generuje nasledujúci odhad zdrojov pre FPGA Stratix V A7. Výsledky pre ostatné zariadenia sú podobné.

Intel Corporation. Všetky práva vyhradené. Intel, logo Intel a ďalšie značky Intel sú ochranné známky spoločnosti Intel Corporation alebo jej dcérskych spoločností. Spoločnosť Intel zaručuje výkon svojich FPGA a polovodičových produktov podľa aktuálnych špecifikácií v súlade so štandardnou zárukou spoločnosti Intel, ale vyhradzuje si právo kedykoľvek bez upozornenia zmeniť akékoľvek produkty a služby. Spoločnosť Intel nepreberá žiadnu zodpovednosť ani zodpovednosť vyplývajúcu z aplikácie alebo používania akýchkoľvek informácií, produktov alebo služieb opísaných v tomto dokumente, s výnimkou prípadov, keď to spoločnosť Intel výslovne písomne ​​odsúhlasí. Zákazníkom spoločnosti Intel sa odporúča získať najnovšiu verziu špecifikácií zariadení skôr, ako sa budú spoliehať na akékoľvek zverejnené informácie a pred zadaním objednávky produktov alebo služieb. *Iné názvy a značky môžu byť majetkom iných.

Fault Injection IP Core FPGA Výkon a využitie zdrojov

Zariadenie	ALM	Logické registre		M20K
		Primárne	Sekundárne
Stratix V A7	3,821	5,179	0	0

Inštalácia softvéru Intel Quartus Prime obsahuje knižnicu Intel FPGA IP. Táto knižnica poskytuje veľa užitočných IP jadier pre vaše produkčné použitie bez potreby ďalšej licencie. Niektoré jadrá Intel FPGA IP vyžadujú zakúpenie samostatnej licencie na produkčné použitie. Režim Intel FPGA IP Evaluation Mode vám umožňuje vyhodnotiť tieto licencované Intel FPGA IP jadrá v simulácii a hardvéri pred rozhodnutím o kúpe plnej licencie produkčného IP jadra. Plnú produkčnú licenciu na licencované jadrá Intel IP si musíte zakúpiť až po dokončení testovania hardvéru a po tom, ako ste pripravení používať IP vo výrobe. Softvér Intel Quartus Prime štandardne inštaluje jadrá IP do nasledujúcich umiestnení:

Cesta inštalácie jadra IP

Miesta inštalácie jadra IP

Poloha	softvér	Platforma
:\intelFPGA_pro\quartus\ip\altera	Edícia Intel Quartus Prime Pro	Windows *
:\intelFPGA\quartus\ip\altera	Intel Quartus Prime Standard Edition	Windows
:/intelFPGA_pro/quartus/ip/altera	Edícia Intel Quartus Prime Pro	Linux *
:/intelFPGA/quartus/ip/altera	Intel Quartus Prime Standard Edition	Linux

Poznámka: Softvér Intel Quartus Prime nepodporuje medzery v ceste inštalácie.

Prispôsobenie a generovanie jadier IP
Jadrá IP môžete prispôsobiť tak, aby podporovali širokú škálu aplikácií. Intel Quartus Prime IP Catalog a editor parametrov vám umožňuje rýchlo vybrať a nakonfigurovať základné IP porty, funkcie a výstup files.

Editor katalógu a parametrov IP
Katalóg IP zobrazuje jadrá IP dostupné pre váš projekt vrátane IP Intel FPGA a ďalších IP, ktoré pridáte do vyhľadávacej cesty IP katalógu. Na vyhľadanie a prispôsobenie jadra IP použite nasledujúce funkcie katalógu IP:

• Filtrujte katalóg IP, aby ste zobrazili IP pre aktívnu rodinu zariadení alebo Zobraziť IP pre všetky rodiny zariadení. Ak nemáte otvorený žiadny projekt, vyberte rodinu zariadení v katalógu IP.
• Napíšte do poľa Hľadať a vyhľadajte úplný alebo čiastočný názov jadra IP v katalógu IP.
• Kliknutím pravým tlačidlom myši na názov jadra IP v katalógu IP zobrazíte podrobnosti o podporovaných zariadeniach, otvoríte inštalačný priečinok jadra IP a získate prepojenia na dokumentáciu IP.
• Kliknite Hľadať Partner IP to access partner IP information on the web.

Editor parametrov vás vyzve, aby ste zadali názov variácie IP, voliteľné porty a výstup file možnosti generácie. Editor parametrov generuje IP Intel Quartus Prime IP najvyššej úrovne file (.ip) pre IP variáciu v projektoch Intel Quartus Prime Pro Edition. Editor parametrov generuje najvyššiu úroveň Quartus IP file (.qip) pre variáciu IP v projektoch Intel Quartus Prime Standard Edition. Títo files predstavujú variáciu IP v projekte a ukladajú informácie o parametroch.

Editor parametrov IP (Intel Quartus Prime Standard Edition)

Výstup IP Core Generation (Intel Quartus Prime Pro Edition)

Softvér Intel Quartus Prime generuje nasledujúci výstup file štruktúru pre jednotlivé jadrá IP, ktoré nie sú súčasťou systému Platform Designer.

Individuálny výstup IP Core Generation (Intel Quartus Prime Pro Edition)

• Ak je podporovaná a povolená pre variáciu vášho jadra IP.

Výstup Files generácie Intel FPGA IP

File Meno	Popis
<your_ip>.ip	Variácia IP najvyššej úrovne file ktorý obsahuje parametrizáciu jadra IP vo vašom projekte. Ak je variácia IP súčasťou systému Platform Designer, editor parametrov tiež vygeneruje súbor .qsys file.
<your_ip>.cmp	Vyhlásenie komponentu VHDL (.cmp) file je text file ktorý obsahuje lokálne generické a portové definície, ktoré používate v návrhu VHDL files.
<your_ip>_generation.rpt	Protokol generovania IP alebo Platform Designer file. Zobrazuje súhrn správ počas generovania adresy IP.
pokračovanie…

File Meno	Popis
<your_ip>.qgsimc (iba systémy Platform Designer)	Ukladanie simulácie do vyrovnávacej pamäte file ktorý porovnáva .qsys a .ip files pri súčasnej parametrizácii systému Platform Designer a IP jadra. Toto porovnanie určuje, či Platform Designer môže preskočiť regeneráciu HDL.
<your_ip>.qgsynth (iba systémy Platform Designer)	Ukladanie do vyrovnávacej pamäte syntézy file ktorý porovnáva .qsys a .ip files pri súčasnej parametrizácii systému Platform Designer a IP jadra. Toto porovnanie určuje, či Platform Designer môže preskočiť regeneráciu HDL.
<your_ip>.qip	Obsahuje všetky informácie na integráciu a kompiláciu komponentu IP.
<your_ip>.csv	Obsahuje informácie o stave aktualizácie komponentu IP.
.bsf	Symbolová reprezentácia variácie IP na použitie v blokovom diagrame Files (.bdf).
<your_ip>.spd	Vstup file že ip-make-simscript vyžaduje generovanie simulačných skriptov. Súbor .spd file obsahuje zoznam filevygenerujete na simuláciu spolu s informáciami o pamätiach, ktoré inicializujete.
<your_ip>.ppf	Plánovač pinov File (.ppf) ukladá priradenia portov a uzlov pre komponenty IP, ktoré vytvoríte na použitie s plánovačom pinov.
<your_ip>_bb.v	Použite čierny box Verilog (_bb.v) file ako prázdna deklarácia modulu na použitie ako blackbox.
<your_ip>_inst.v alebo _inst.vhd	HDL example inštanciačná šablóna. Skopírujte a prilepte obsah tohto file do vášho HDL file na vytvorenie inštancie IP variácie.
<your_ip>.regmap	Ak adresa IP obsahuje informácie o registri, softvér Intel Quartus Prime vygeneruje mapu .reg file. Súbor .regmap file popisuje informácie o mape registrov hlavných a podriadených rozhraní. Toto file dopĺňa súbor .sopcinfo file poskytnutím podrobnejších registračných informácií o systéme. Toto file umožňuje zobrazenie registra views a užívateľsky prispôsobiteľné štatistiky v System Console.
<your_ip>.svd	Umožňuje nástrojom HPS System Debug view mapy registrov periférií, ktoré sa pripájajú k HPS v rámci systému Platform Designer. Počas syntézy softvér Intel Quartus Prime ukladá súbor .svd files pre podriadené rozhranie viditeľné pre master systému konzoly v súbore .sof file v relácii ladenia. Systémová konzola číta túto časť, ktorú Platform Designer žiada o informácie o registračnej mape. V prípade podriadených systémov Platform Designer pristupuje k registrom podľa mena.
<your_ip>.v <your_ip>.vhd	HDL files, ktoré vytvárajú inštanciu každého submodulu alebo podradeného jadra IP na syntézu alebo simuláciu.
mentor/	Obsahuje skript msim_setup.tcl na nastavenie a spustenie simulácie.
aldec/	Obsahuje skript rivierapro_setup.tcl na nastavenie a spustenie simulácie.
/synopsys/vcs /synopsys/vcsmx	Obsahuje skript shellu vcs_setup.sh na nastavenie a spustenie simulácie. Obsahuje shell skript vcsmx_setup.sh a synopsys_sim.setup file nastaviť a spustiť simuláciu.
/kadencia	Obsahuje shell skript ncsim_setup.sh a ďalšie nastavenia files na nastavenie a spustenie simulácie.
/xcelium	Obsahuje skript shellu paralelného simulátora xcelium_setup.sh a ďalšie nastavenia files na nastavenie a spustenie simulácie.
/submoduly	Obsahuje HDL files pre hlavný submodul IP.
<IP submodul>/	Platform Designer generuje podadresáre /synth a /sim pre každý adresár podmodulu IP, ktorý vygeneruje Platform Designer.

Popis funkcie
S jadrom Fault Injection IP môžu dizajnéri vykonávať charakterizáciu SEFI interne, škálovať miery FIT podľa charakterizácie SEFI a optimalizovať návrhy na zníženie účinku SEU.

Zmiernenie rozrušenia jednej udalosti

Integrované obvody a programovateľné logické zariadenia, ako sú FPGA, sú citlivé na SEU. SEU sú náhodné, nedeštruktívne udalosti spôsobené dvoma hlavnými zdrojmi: alfa časticami a neutróny z kozmického žiarenia. Žiarenie môže spôsobiť zmenu stavu logického registra, bitu vstavanej pamäte alebo bitu konfiguračnej pamäte RAM (CRAM), čo vedie k neočakávanej činnosti zariadenia. Zariadenia Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V a novšie zariadenia majú nasledujúce možnosti CRAM:

• Kontrola cyklickej redundancie pri detekcii chýb (EDCRC)
• Automatická korekcia narušenej CRAM (čistenie)
• Schopnosť vytvoriť narušený stav CRAM (injekcia chyby)

Ďalšie informácie o zmiernení SEU v zariadeniach Intel FPGA nájdete v kapitole Zmiernenie SEU v príslušnej príručke k zariadeniu.

Popis pinu IP poruchy vstrekovania

IP jadro Fault Injection obsahuje nasledujúce I/O kolíky.

Fault Injection IP Core I/O Pins

Názov PIN	Smer kolíka	Popis pinu
crcerror_pin	vstup	Vstup z chybového hlásenia Register Unloader Intel FPGA IP (EMR Unloader IP). Tento signál sa aktivuje, keď EDCRC zariadenia zistí chybu CRC.
emr_data	vstup	Obsah registra chybových hlásení (EMR). Polia EMR nájdete v príslušnej príručke k zariadeniu. Tento vstup vyhovuje signálu dátového rozhrania Avalon Streaming.
emr_valid	vstup	Označuje, že vstupy emr_data obsahujú platné údaje. Toto je platný signál rozhrania Avalon Streaming.
Resetovať	vstup	Vstup resetovania modulu. Reset je plne riadený ladiacim programom Fault Injection Debugger.
error_injected	výstup	Označuje, že do CRAM bola vložená chyba podľa príkazu cez JTAG rozhranie. Dĺžka trvania tohto signálu závisí od vašich nastavení JTAG TCK a signály riadiaceho bloku. Typicky je čas okolo 20 hodinových cyklov signálu TCK.
error_scrubbed	výstup	Označuje, že čistenie zariadenia je dokončené podľa príkazu cez JTAG rozhranie. Dĺžka trvania tohto signálu závisí od vašich nastavení JTAG TCK a signály riadiaceho bloku. Typicky je čas okolo 20 hodinových cyklov signálu TCK.
intosc	výstup	Voliteľný výstup. Fault Injection IP používa tieto hodiny naprample, na časovanie bloku EMR_unloader.

Schéma pinov IP poruchy vstrekovania

Použitie Fault Injection Debugger a Fault Injection IP Core

Fault Injection Debugger spolupracuje s jadrom Fault Injection IP. Najprv vytvoríte inštanciu jadra IP vo svojom návrhu, skompilujete a stiahnete výslednú konfiguráciu file do vášho zariadenia. Potom spustíte Fault Injection Debugger zo softvéru Intel Quartus Prime alebo z príkazového riadku na simuláciu mäkkých chýb.

• Debugger Fault Injection Debugger vám umožňuje prevádzkovať experimenty so vstrekovaním porúch interaktívne alebo pomocou dávkových príkazov a umožňuje vám špecifikovať logické oblasti vo vašom návrhu pre injekcie porúch.
• Rozhranie príkazového riadku je užitočné na spustenie ladiaceho nástroja prostredníctvom skriptu.

Poznámka

Fault Injection Debugger komunikuje s jadrom Fault Injection IP cez JTAG rozhranie. IP Fault Injection prijíma príkazy z JTAG rozhranie a hlási stav späť cez JTAG rozhranie. IP jadro Fault Injection je implementované v mäkkej logike vo vašom zariadení; preto musíte vo svojom návrhu zohľadniť toto použitie logiky. Jednou z metodík je charakterizovať reakciu vášho návrhu na SEU v laboratóriu a potom vynechať jadro IP z vášho konečného nasadeného návrhu.

Jadro Fault Injection IP používate s nasledujúcimi jadrami IP:

• IP jadro Error Message Register Unloader, ktoré číta a ukladá údaje zo spevnených obvodov na detekciu chýb v zariadeniach Intel FPGA.
• (Voliteľné) Jadro Intel FPGA IP Advanced SEU Detection, ktoré počas prevádzky zariadenia porovnáva jednobitové chybové miesta s mapou citlivosti, aby sa zistilo, či na to má vplyv mäkká chyba.

Fault Injection Debugger Overview Bloková schéma

Poznámky:

1. IP Fault Injection prevracia bity cieľovej logiky.
2. Fault Injection Debugger a Advanced SEU Detection IP používajú rovnakú inštanciu EMR Unloader.
3. IP jadro Advanced SEU Detection je voliteľné.

Súvisiace informácie

• O SMH Files na strane 13
• Informácie o IP jadre EMR Unloader na strane 10
• O pokročilom IP jadre detekcie SEU na strane 11

Vytvorenie inštancie Fault Injection IP Core

POZNÁMKA

IP jadro Fault Injection nevyžaduje nastavenie žiadnych parametrov. Ak chcete použiť jadro IP, vytvorte novú inštanciu IP, zahrňte ju do svojho systému Platform Designer (Standard) a podľa potreby pripojte signály. Musíte použiť jadro Fault Injection IP s jadrom EMR Unloader IP. IP jadrá Fault Injection a EMR Unloader sú dostupné v Platform Designer a IP Catalog. Voliteľne ich môžete vytvoriť priamo vo svojom návrhu RTL pomocou Verilog HDL, SystemVerilog alebo VHDL.

O IP Core EMR Unloader
Jadro EMR Unloader IP poskytuje rozhranie pre EMR, ktoré je priebežne aktualizované pomocou EDCRC zariadenia, ktoré kontroluje bity CRAM CRC zariadenia na slabé chyby.

Example Platform Designer System vrátane Fault Injection IP Core a EMR Unloader IP Core

Example Bloková schéma IP jadra a EMR Unloader IP jadra

Súvisiace informácie
Chybové hlásenie Register Unloader Užívateľská príručka Intel FPGA IP Core

O pokročilom IP jadre detekcie SEU

Použite jadro IP pokročilej detekcie SEU (ASD), keď je tolerancia SEU problémom. Musíte použiť jadro EMR Unloader IP s jadrom ASD IP. Preto, ak používate ASD IP a Fault Injection IP v rovnakom dizajne, musia zdieľať výstup EMR Unloader cez komponent rozdeľovača Avalon®-ST. Nasledujúci obrázok zobrazuje systém Platform Designer, v ktorom rozdeľovač Avalon-ST distribuuje obsah EMR do jadier ASD a Fault Injection IP.

Použitie ASD a Fault Injection IP v rovnakom systéme Platform Designer

Súvisiace informácie
Pokročilá detekcia SEU Intel FPGA IP Core Užívateľská príručka

Definovanie chybných oblastí vstrekovania
Pomocou hlavičky Sensitivity Map Header (.smh) môžete definovať špecifické oblasti FPGA pre injekciu porúch. file. SMH file ukladá súradnice bitov CRAM zariadenia, ich priradenú oblasť (ASD región) a kritickosť. Počas procesu návrhu používate hierarchiu tagvytvoriť región. Potom počas kompilácie Intel Quartus Prime Assembler generuje SMH file. Fault Injection Debugger obmedzuje chybové injekcie na konkrétne oblasti zariadenia, ktoré definujete v SMH file.

Vykonávanie hierarchie Tagging
Oblasti FPGA na testovanie definujete priradením oblasti ASD k umiestneniu. Hodnotu regiónu ASD môžete zadať pre akúkoľvek časť hierarchie návrhu pomocou okna Design Partitions Window.

1. Vyberte Priradenia ➤ Okno Návrh oddielov.
2. Kliknite pravým tlačidlom myši kdekoľvek v riadku hlavičky a zapnite ASD Region, aby sa zobrazil stĺpec ASD Region (ak ešte nie je zobrazený).
3. Zadajte hodnotu od 0 do 16 pre ktorýkoľvek oddiel, aby ste ho priradili ku konkrétnej oblasti ASD.
   • Oblasť ASD 0 je vyhradená pre nepoužívané časti zariadenia. K tejto oblasti môžete priradiť oddiel a označiť ho ako nekritický.
   • Oblasť ASD 1 je predvolená oblasť. Všetky používané časti zariadenia sú priradené k tejto oblasti, pokiaľ výslovne nezmeníte priradenie oblasti ASD.

O SMH Files

SMH file obsahuje nasledujúce informácie:

• Ak nepoužívate hierarchiu tagging (tj návrh nemá v hierarchii návrhu žiadne explicitné priradenia regiónu ASD), SMH file uvádza každý bit CRAM a označuje, či je citlivý pre návrh.
• Ak ste vykonali hierarchiu taga zmenili predvolené priradenia regiónu ASD, SMH file vypíše každý bit CRAM a je mu priradená oblasť ASD.

Fault Injection Debugger môže obmedziť injekcie na jednu alebo viacero špecifikovaných oblastí. Nasmerovať zostavu na generovanie SMH file:

• Vyberte Priradenia ➤ Zariadenie ➤ Možnosti zariadenia a kolíka ➤ CRC detekcie chýb.
• Zapnite Generovať mapu citlivosti SEU file (.smh) možnosť.

Používanie nástroja Fault Injection Debugger

POZNÁMKA
Ak chcete použiť ladiaci program Fault Injection Debugger, pripojíte sa k svojmu zariadeniu cez konektor JTAG rozhranie. Potom nakonfigurujte zariadenie a vykonajte injekciu poruchy. Ak chcete spustiť Fault Injection Debugger, v softvéri Intel Quartus Prime vyberte Tools ➤ Fault Injection Debugger. Konfigurácia alebo programovanie zariadenia je podobné postupu používanému pre programátor alebo logický analyzátor signálu.

Fault Injection Debugger

Ak chcete nakonfigurovať JTAG reťaz:

1. Kliknite na položku Nastavenie hardvéru. Nástroj zobrazuje programovací hardvér pripojený k vášmu počítaču.
2. Vyberte programovací hardvér, ktorý chcete použiť.
3. Kliknite na tlačidlo Zavrieť.
4. Kliknite na položku Automaticky zistiť, čím sa reťazec zariadení vyplní programovateľnými zariadeniami nachádzajúcimi sa v súbore JTAG reťaz.

Súvisiace informácie
Funkcia cieleného chybového vstrekovania na strane 21

Hardvérové ​​a softvérové ​​požiadavky

Na používanie nástroja Fault Injection Debugger je potrebný nasledujúci hardvér a softvér:

• FEATURE vo vašej licencii Intel FPGA, ktorá umožňuje jadro Fault Injection IP. Ďalšie informácie získate od miestneho obchodného zástupcu Intel FPGA.
• Stiahnite si kábel (Intel FPGA Download Cable, Intel FPGA Download Cable II, alebo II).
• Vývojová súprava Intel FPGA alebo užívateľsky navrhnutá doska s JTAG pripojenie k testovanému zariadeniu.
• (Voliteľné) riadok FEATURE vo vašej licencii Intel FPGA, ktorý umožňuje jadro IP Advanced SEU Detection.

Konfigurácia vášho zariadenia a ladiaceho nástroja Fault Injection

Debugger Fault Injection používa .sof a (voliteľne) hlavičku mapy citlivosti (.smh) file. Softvérový objekt File (.sof) konfiguruje FPGA. Súbor .smh file definuje citlivosť bitov CRAM v zariadení. Ak nezadáte .smh file, Fault Injection Debugger injektuje chyby náhodne do bitov CRAM. Ak chcete zadať .sof:

1. V poli Device chain vyberte FPGA, ktoré chcete nakonfigurovať.
2. Kliknite na Vybrať File.
3. Prejdite na súbor .sof a kliknite na tlačidlo OK. Fault Injection Debugger číta .sof.
4. (Voliteľné) Vyberte SMH file.
   Ak nešpecifikujete SMH file, Fault Injection Debugger injektuje chyby náhodne do celého zariadenia. Ak zadáte SMH file, môžete obmedziť injekcie na používané oblasti vášho zariadenia.
   • Kliknite pravým tlačidlom myši na zariadenie v poli Reťaz zariadení a potom kliknite na položku Vybrať SMH File.
   • Vyberte svoj SMH file.
   • Kliknite na tlačidlo OK.
5. Zapnite Program/Konfigurovať.
6. Kliknite na tlačidlo Štart.

Fault Injection Debugger konfiguruje zariadenie pomocou súboru .sof.

Kontextové menu pre výber SMH File

Obmedzenie oblastí pre chybové vstrekovanie

Po načítaní SMH file, môžete nastaviť Fault Injection Debugger tak, aby fungoval iba v špecifických oblastiach ASD. Ak chcete špecifikovať oblasť (oblasti) ASD, do ktorej sa majú vložiť chyby:

1. Kliknite pravým tlačidlom myši na FPGA v poli Device chain a kliknite na Show Device Sensitivity Map.
2. Vyberte oblasť(y) ASD pre injekciu poruchy.

Mapa citlivosti zariadenia Viewer

Určenie typov chýb

Pre injekciu môžete zadať rôzne typy chýb.

• Jednotlivé chyby (SE)
• Dvojité susedné chyby (DAE)
• Neopraviteľné viacbitové chyby (EMBE)

Zariadenia Intel FPGA môžu samy opraviť jednoduché a dvojité susediace chyby, ak je povolená funkcia čistenia. Zariadenia Intel FPGA nedokážu opraviť viacbitové chyby. Ďalšie informácie o ladení týchto chýb nájdete v kapitole o zmierňovaní SEU. Môžete špecifikovať zmes porúch na vstrekovanie a časový interval vstrekovania. Ak chcete určiť časový interval vstrekovania:

1. V nástroji Fault Injection Debugger vyberte položky Nástroje ➤ Možnosti.
2. Potiahnite červený ovládač na zmes chýb. Prípadne môžete určiť mix číselne.
3. Zadajte čas intervalu vstrekovania.
4. Kliknite na tlačidlo OK.

Obrázok 12. Určenie zmesi typov porúch SEU

Súvisiace informácie Zmiernenie rozrušenia jednej udalosti

Chyby vstrekovania

Chyby môžete vložiť v niekoľkých režimoch:

• Vložte jednu chybu na príkaz
• Na príkaz vložte viacero chýb
• Injektujte chyby, kým nedostanete príkaz na zastavenie

Injektovanie týchto porúch:

1. Zapnite možnosť Inject Fault.
2. Vyberte, či chcete spustiť vkladanie chýb pre niekoľko iterácií alebo do zastavenia:
   • Ak sa rozhodnete spustiť, kým sa nezastaví, ladiaci nástroj Fault Injection vloží chyby v intervaloch určených v dialógovom okne Nástroje ➤ Možnosti.
   • Ak chcete spustiť vkladanie chýb pre konkrétny počet iterácií, zadajte číslo.
3. Kliknite na tlačidlo Štart.

Poznámka: Fault Injection Debugger beží po zadaný počet iterácií alebo kým sa nezastaví. Okno Intel Quartus Prime Messages zobrazuje správy o chybách, ktoré boli vložené. Ak chcete získať ďalšie informácie o chybách vstreknutia, kliknite na položku Čítať EMR. Debugger Fault Injection Debugger načíta EMR zariadenia a zobrazí obsah v okne Správy.

Správy o chybe vstrekovania Intel Quartus Prime a obsahu EMR

Chyby nahrávania
Môžete zaznamenať umiestnenie akejkoľvek injektovanej chyby tak, že si zaznamenáte parametre uvedené v okne Intel Quartus Prime Messages. Ak naprampAk injektovaná chyba vedie k správaniu, ktoré by ste chceli zopakovať, môžete na toto miesto zamerať injekciu. Cielené vstrekovanie vykonávate pomocou rozhrania príkazového riadka Fault Injection Debugger.

Vymazanie vložených chýb
Ak chcete obnoviť normálnu funkciu FPGA, kliknite na tlačidlo Scrub. Keď vyčistíte chybu, na opravu chýb sa použijú funkcie EDCRC zariadenia. Čistiaci mechanizmus je podobný tomu, ktorý sa používa počas prevádzky zariadenia.

Rozhranie príkazového riadka
Debugger Fault Injection Debugger môžete spustiť na príkazovom riadku so spustiteľným súborom quartus_fid, čo je užitočné, ak chcete vykonať vkladanie chýb zo skriptu.

Tabuľka 5. Argumenty príkazového riadka pre Fault Injection

Krátky argument	Dlhý argument	Popis
c	kábel	Zadajte programovací hardvér alebo kábel. (Požadovaný)
i	index	Zadajte aktívne zariadenie, do ktorého sa má vstreknúť chyba. (Požadovaný)
n	číslo	Zadajte počet chýb, ktoré sa majú vložiť. Predvolená hodnota je 1. (Voliteľné)
t	čas	Časový interval medzi injekciami. (Voliteľné)

Poznámka: Použite quartus_fid –help to view všetky dostupné možnosti. Nasledujúci kód poskytuje napramppomocou rozhrania príkazového riadka Fault Injection Debugger.
#############################################

• # Zistite, ktoré USB káble sú k dispozícii pre tento prípad
• # Výsledok ukazuje, že je k dispozícii jeden kábel s názvom „USB-Blaster“ #
• $ quartus_fid – zoznam . . .
• Info: Príkaz: quartus_fid –list
  1. USB-Blaster na sj-sng-z4 [USB-0] Informácie: Debugger Intel Quartus Prime 64-Bit Fault Injection Debugger bol úspešný. 0 chýb, 0 upozornení
• ############################################ #
• # Zistite, ktoré zariadenia sú dostupné na kábli USB-Blaster
• # Výsledok zobrazuje dve zariadenia: Stratix V A7 a MAX V CPLD. #
• $ quartus_fid –kábel USB-Blaster -a
• Informácie: Príkaz: quartus_fid –cable=USB-Blaster -a
• Informácie (208809): Pomocou programovacieho kábla „USB-Blaster na sj-sng-z4 [USB-0]“
  1. USB-Blaster na sj-sng-z4 [USB-0]
• 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
• 020A40DD 5M2210Z/EPM2210
• Info: Intel Quartus Prime 64-Bit Fault Injection Debugger bol úspešný.
• 0 chýb, 0 upozornení
• ############################################ #
• # Naprogramujte zariadenie Stratix V
• # Voľba –index určuje operácie vykonávané na pripojenom zariadení.
• # „=svgx.sof“ spája .sof file so zariadením
• # „#p“ znamená naprogramovať zariadenie #
• $ quartus_fid –kábel USB-Blaster –index „@1=svgx.sof#p“ . . .
• Info (209016): Konfigurácia indexu zariadenia 1
• Informácie (209017): Zariadenie 1 obsahuje JTAG ID kód 0x029030DD
• Info (209007): Konfigurácia bola úspešná – 1 zariadenie (zariadenia) nakonfigurované
• Info (209011): Úspešne vykonané operácie
• Info (208551): Podpis programu do zariadenia 1.
• Info: Intel Quartus Prime 64-Bit Fault Injection Debugger bol úspešný.
• 0 chýb, 0 upozornení
• ############################################ #
• # Vpíšte poruchu do zariadenia.
• # Operátor #i signalizuje poruchy vstrekovania
• # -n 3 indikuje vstreknutie 3 porúch #
• $ quartus_fid –kábel USB-Blaster –index „@1=svgx.sof#i“ -n 3
• Informácie: Príkaz: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
• Informácie (208809): Pomocou programovacieho kábla „USB-Blaster na sj-sng-z4 [USB-0]“
• Info (208521): Vloží 3 chyby do zariadení
• Info: Intel Quartus Prime 64-Bit Fault Injection Debugger bol úspešný.
• 0 chýb, 0 upozornení
• ############################################ #
• # Interaktívny režim.
• # Použitie operácie #i s -n 0 uvedie ladiaci program do interaktívneho režimu.
• # Všimnite si, že v predchádzajúcej relácii boli injektované 3 chyby;
• # „E“ číta aktuálne chyby v jadre IP zariadenia EMR Unloader. #
• $ quartus_fid –kábel USB-Blaster –index „@1=svgx.sof#i“ -n 0
• Informácie: Príkaz: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
• Informácie (208809): Pomocou programovacieho kábla „USB-Blaster na sj-sng-z4 [USB-0]“
• Zadajte :
• 'F' pre poruchu vstrekovania
• „E“ pre čítanie EMR
• „S“ na vymazanie chýb
• „Q“ na ukončenie E
• Info (208540): Čítanie poľa EMR
• Informácie (208544): V zariadení 3 boli zistené 1 chyby snímky.
• Info (208545): Chyba #1: Jediná chyba v rámci 0x1028 na bite 0x21EA.
• Info (10914): Chyba #2: Neopraviteľná viacbitová chyba v rámci 0x1116.
• Info (208545): Chyba #3: Jediná chyba v rámci 0x1848 na bite 0x128C.
• 'F' pre poruchu vstrekovania
• „E“ pre čítanie EMR
• „S“ na vymazanie chýb
• 'Q' pre ukončenie Q
• Info: Intel Quartus Prime 64-Bit Fault Injection Debugger bol úspešný. 0 chýb, 0 upozornení
• Info: Špičková virtuálna pamäť: 1522 megabajtov
• Info: Spracovanie ukončené: 3. november 18:50:00 2014
• Info: Uplynutý čas: 00:00:29
• Info: Celkový čas procesora (na všetkých procesoroch): 00:00:13

Funkcia cieleného vstrekovania porúch

Poznámka

Fault Injection Debugger vkladá chyby do FPGA náhodne. Funkcia Targeted Fault Injection vám však umožňuje vložiť chyby do cieľových miest v CRAM. Táto operácia môže byť užitočná naprample, ak ste zaznamenali udalosť SEU a chcete otestovať odozvu FPGA alebo systému na rovnakú udalosť po úprave stratégie obnovy. Funkcia Targeted Fault Injection je dostupná iba z rozhrania príkazového riadka. Môžete určiť, že chyby sa vkladajú z príkazového riadka alebo v režime výzvy. Súvisiace informácie

AN 539: Testovacia metodika alebo detekcia a obnova chýb pomocou CRC v zariadeniach Intel FPGA

Určenie zoznamu chýb z príkazového riadku

Funkcia Targeted Fault Injection vám umožňuje zadať zoznam chýb z príkazového riadka, ako je znázornené v nasledujúcom príkladeample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ Kde: c 1 znamená, že je riadené FPGA pomocou prvého kábla na vašom počítači. i „@1= six.sof#i “ označuje, že prvé zariadenie v reťazci je nabité objektom file svgx.sof a bude obsahovať chyby. n 2 znamená, že budú vstreknuté dve poruchy. user=”@1= 0x2274 0x05EF 0x2264 0x0500” je užívateľom špecifikovaný zoznam porúch, ktoré sa majú injektovať. V tomto example, zariadenie 1 má dve chyby: na snímke 0x2274, bit 0x05EF a na snímke 0x2264, bit 0x0500.

Určenie zoznamu chýb z režimu výzvy

Funkciu Targeted Fault Injection môžete ovládať interaktívne zadaním počtu porúch na 0 (-n 0). Fault Injection Debugger predstavuje príkazy v režime prompt a ich popis.

Príkaz v režime výzvy	Popis
F	Injektujte poruchu
E	Prečítajte si EMR
S	Chyby čistenia
Q	Ukončite

V rýchlom režime môžete zadať samotný príkaz F na vloženie jednej chyby na náhodné miesto v zariadení. V nasledujúcom examppri použití príkazu F v režime výzvy sa vložia tri chyby. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

• Chyba 1 – Chyba jedného bitu na snímke 0x12, bit 0x34
• Chyba 2 – Neopraviteľná chyba na snímke 0x56, bit 0x78 (* označuje viacbitovú chybu)
• Chyba 3 – Chyba dvojitého susedenia v rámci 0x9A, bit 0xBC (a + označuje chybu dvojitého bitu)

F 0x12 0x34 0x56 0x78 * Vloží sa jedna (predvolená) chyba: Chyba 1 – Jediná bitová chyba v rámci 0x12, bit 0x34. Umiestnenia za prvým rámcom/bitovým umiestnením sa ignorujú. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

Vložia sa tri chyby:

• Chyba 1 – Chyba jedného bitu na snímke 0x12, bit 0x34
• Chyba 2 – Neopraviteľná chyba na snímke 0x56, bit 0x78
• Chyba 3 – chyba dvojito susediaca s rámcom 0x9A, bit 0xBC
• Umiestnenia po prvých 3 pároch snímok/bitov sa ignorujú

Určenie umiestnení bitov CRAM

Poznámka: 

Keď Fault Injection Debugger deteguje chybu CRAM EDCRC, register chybových správ (EMR) obsahuje syndróm, číslo rámca, umiestnenie bitu a typ chyby (jednobitový, dvojbitový alebo viacbitový) zistenej chyby CRAM. Počas testovania systému uložte obsah EMR nahlásený ladiacim programom Fault Injection Debugger, keď zistíte chybu EDCRC. So zaznamenaným obsahom EMR môžete dodať snímky a čísla bitov do ladiaceho nástroja Fault Injection Debugger, aby ste prehrali chyby zaznamenané počas testovania systému, aby ste mohli ďalej navrhnúť a charakterizovať reakciu obnovenia systému na túto chybu.

Súvisiace informácie
AN 539: Testovacia metodika alebo zisťovanie a obnova chýb pomocou CRC v zariadeniach Intel FPGA

Rozšírené možnosti príkazového riadka: Oblasti ASD a váženie typov chýb

Rozhranie príkazového riadka Fault Injection Debugger môžete použiť na vloženie chýb do oblastí ASD a zváženie typov chýb. Najprv určíte kombináciu typov chýb (jednobitové, dvojité susedné a viacbitové neopraviteľné) pomocou –weight . . možnosť. Napríkladample, pre kombináciu 50 % jednoduchých chýb, 30 % dvojitých susedných chýb a 20 % viacbitových neopraviteľných chýb použite voľbu –weight=50.30.20. Potom, ak chcete zacieliť na región ASD, použite možnosť -smh na zahrnutie SMH file a označte oblasť ASD, na ktorú sa má zamerať. Naprample: $ quartus_fid –kábel=USB-BlasterII –index “@1=svgx.sof#pi” –hmotnosť=100.0.0 –smh=”@1=svgx.smh#2″ –číslo=30

Tento examppríkaz le:

• Programuje zariadenie a vkladá chyby (reťazec pi)
• Vkladá 100 % jednobitových chýb (100.0.0)
• Injektuje len do ASD_REGION 2 (označené #2)
• Injektuje 30 porúch

Archív používateľskej príručky Core IP Core Injection

Základná verzia IP	Používateľská príručka
18.0	Fault Injection Užívateľská príručka Intel FPGA IP Core
17.1	Používateľská príručka Intel FPGA Fault Injection IP Core
16.1	Príručka používateľa Altera Fault Injection IP Core
15.1	Príručka používateľa Altera Fault Injection IP Core

Ak nie je uvedená verzia jadra IP, platí používateľská príručka pre predchádzajúcu verziu jadra IP.

História revízií dokumentu pre Fault Injection IP Core Užívateľská príručka

Verzia dokumentu	Verzia Intel Quartus Prime	Zmeny
2019.07.09	18.1	Aktualizované Popis pinu IP poruchy vstrekovania tému na objasnenie signálov Reset, error_injected a error_scrubbed.
2018.05.16	18.0	• Pridané nasledujúce témy z príručky Intel Quartus Prime Pro Edition: —   Definovanie chybných oblastí vstrekovania a podtémy. —   Používanie nástroja Fault Injection Debugger a podtémy. —   Rozhranie príkazového riadka a podtémy. • Premenované jadro Intel FPGA Fault Injection IP na Fault Injection Intel FPGA IP.

Dátum	Verzia	Zmeny
2017.11.06	17.1	• Premenované na Intel. • Pridaná podpora zariadení Intel Cyclone 10 GX.
2016.10.31	16.1	Aktualizovaná podpora zariadenia.
2015.12.15	15.1	• Zmenený softvér Quartus II na Quartus Prime. • Opravený odkaz súvisiaci so sebou samým.
2015.05.04	15.0	Prvotné uvoľnenie.

 

Dokumenty / zdroje

Intel UG-01173 Fault Injection FPGA IP Core [pdf] Používateľská príručka UG-01173 Fault Injection FPGA IP Core, UG-01173, Fault Injection FPGA IP Core, Injection c, Injection FPGA IP Core

Referencie

• Používateľská príručka