intel UG-01173 Fault Injection FPGA IP Core
Fault Injection Intel® FPGA IP Core User Guide
Ang Fault Injection Intel® FPGA IP core nag-inject sa mga sayop sa configuration RAM (CRAM) sa usa ka FPGA device. Kini nga pamaagi nagsundog sa humok nga mga kasaypanan nga mahimong mahitabo sa panahon sa normal nga operasyon tungod sa usa ka panghitabo nga pagsamok (SEUs). Ang mga SEU talagsaon nga mga panghitabo ug busa lisud sulayan. Human nimo i-instantiate ang Fault Injection IP core ngadto sa imong disenyo ug i-configure ang imong device, mahimo nimong gamiton ang Intel Quartus® Prime Fault Injection Debugger tool aron maaghat ang tinuyo nga mga sayop sa FPGA aron sulayan ang tubag sa sistema niini nga mga sayop.
May Kalabutan nga Impormasyon
- Usa ka Kasamok sa Panghitabo
- AN 737: SEU Detection ug Recovery sa Intel Arria 10 Devices
Mga bahin
- Nagtugot kanimo sa pagtimbang-timbang sa tubag sa sistema alang sa pagpagaan sa usa ka panghitabo nga functional interrupts (SEFI).
- Gitugotan ka sa paghimo sa SEFI characterization sa sulod sa balay, nga giwagtang ang panginahanglan alang sa tibuuk nga pagsulay sa beam sa sistema. Hinuon, mahimo nimong limitahan ang pagsulay sa beam sa mga kapakyasan sa oras (FIT)/Mb nga pagsukod sa lebel sa aparato.
- Scale FIT rates sumala sa SEFI characterization nga may kalabutan sa imong disenyo nga arkitektura. Mahimo nimo nga random nga ipang-apod-apod ang mga fault injection sa tibuuk nga aparato, o pugngan sila sa piho nga mga lugar nga magamit aron mapadali ang pagsulay.
- I-optimize ang imong disenyo aron makunhuran ang pagkabalda tungod sa usa ka panghitabo nga pagsamok (SEU).
Suporta sa Device
Ang Fault Injection IP core nagsuporta sa Intel Arria® 10, Intel Cyclone® 10 GX ug Stratix® V nga mga device sa pamilya. Ang Cyclone V nga pamilya nagsuporta sa Fault Injection sa mga device nga adunay -SC suffix sa ordering code. Kontaka ang imong lokal nga sales representative alang sa pag-order sa impormasyon sa -SC suffix Cyclone V nga mga himan.
Paggamit ug Pagganap sa Kapanguhaan
Ang Intel Quartus Prime software nagmugna sa mosunod nga banabana sa kapanguhaan alang sa Stratix V A7 FPGA. Ang mga resulta alang sa ubang mga aparato parehas.
Intel Corporation. Tanang katungod gigahin. Ang Intel, ang logo sa Intel, ug uban pang mga marka sa Intel mao ang mga marka sa pamatigayon sa Intel Corporation o mga subsidiary niini. Gigarantiya sa Intel ang paghimo sa iyang mga produkto nga FPGA ug semiconductor sa kasamtangang mga espesipikasyon subay sa standard warranty sa Intel, apan adunay katungod sa paghimog mga pagbag-o sa bisan unsang produkto ug serbisyo bisan unsang orasa nga wala’y pahibalo. Ang Intel walay responsibilidad o tulubagon nga naggikan sa aplikasyon o paggamit sa bisan unsang impormasyon, produkto, o serbisyo nga gihulagway dinhi gawas sa dayag nga giuyonan sa pagsulat sa Intel. Gitambagan ang mga kostumer sa Intel nga makuha ang pinakabag-o nga bersyon sa mga detalye sa aparato sa dili pa magsalig sa bisan unsang gipatik nga kasayuran ug sa dili pa magbutang mga order alang sa mga produkto o serbisyo. *Ang ubang mga ngalan ug mga tatak mahimong maangkon nga gipanag-iya sa uban.
Fault Injection IP Core FPGA Performance ug Resource Utilization
| Device | Mga ALM | Logic Registers | M20K | |
| Primary | Ikaduha | |||
| Stratix V A7 | 3,821 | 5,179 | 0 | 0 |
Ang Intel Quartus Prime software installation naglakip sa Intel FPGA IP library. Kini nga librarya naghatag ug daghang mapuslanong IP cores para sa imong paggamit sa produksiyon nga wala magkinahanglan ug dugang nga lisensya. Ang ubang mga Intel FPGA IP cores nanginahanglan pagpalit ug bulag nga lisensya para sa paggamit sa produksiyon. Ang Intel FPGA IP Evaluation Mode nagtugot kanimo sa pagtimbang-timbang niining mga lisensyado nga Intel FPGA IP cores sa simulation ug hardware, sa dili pa modesisyon nga mopalit og hingpit nga produksyon nga IP core nga lisensya. Kinahanglan ka lang nga mopalit ug bug-os nga lisensya sa produksiyon para sa mga lisensyado nga Intel IP cores pagkahuman nimo makompleto ang pagsulay sa hardware ug andam nga gamiton ang IP sa produksiyon. Ang Intel Quartus Prime software nag-instalar sa mga IP core sa mosunod nga mga lokasyon pinaagi sa default:
Path sa Pag-install sa IP Core
Mga Lokasyon sa Pag-instalar sa IP Core
| Lokasyon | Software | Plataporma |
| :\intelFPGA_pro\quartus\ip\altera | Intel Quartus Prime Pro Edition | Windows * |
| :\intelFPGA\quartus\ip\altera | Intel Quartus Prime Standard nga Edisyon | Windows |
| :/intelFPGA_pro/quartus/ip/altera | Intel Quartus Prime Pro Edition | Linux * |
| :/intelFPGA/quartus/ip/altera | Intel Quartus Prime Standard nga Edisyon | Linux |
Mubo nga sulat: Ang Intel Quartus Prime software wala nagsuporta sa mga luna sa agianan sa pag-instalar.
Pag-customize ug Paghimo sa mga IP Core
Mahimo nimong ipasibo ang mga IP core aron suportahan ang daghang lainlain nga aplikasyon. Ang Intel Quartus Prime IP Catalog ug parameter editor nagtugot kanimo sa dali nga pagpili ug pag-configure sa mga IP core port, feature, ug output files.
IP Catalog ug Parameter Editor
Gipakita sa IP Catalog ang mga IP core nga magamit alang sa imong proyekto, lakip ang Intel FPGA IP ug uban pang IP nga imong idugang sa IP Catalog search path.
- I-filter ang IP Catalog aron Ipakita ang IP para sa aktibong pamilya sa device o Ipakita ang IP para sa tanang pamilya sa device. Kung wala kay proyekto nga bukas, pilia ang Device Family sa IP Catalog.
- I-type ang Search field aron makit-an ang bisan unsang kompleto o partial nga IP core name sa IP Catalog.
- I-right-click ang IP core nga ngalan sa IP Catalog aron ipakita ang mga detalye bahin sa gisuportahan nga mga device, aron maablihan ang instalasyon nga folder sa IP core, ug para sa mga link sa IP documentation.
- Pag-klik Pangitaa ang Partner IP to access partner IP information on the web.
Ang editor sa parameter nag-aghat kanimo sa pagtino sa usa ka ngalan sa variation sa IP, mga opsyonal nga pantalan, ug output file mga kapilian sa henerasyon. Ang editor sa parameter nagmugna usa ka top-level nga Intel Quartus Prime IP file (.ip) alang sa usa ka pagbag-o sa IP sa mga proyekto sa Intel Quartus Prime Pro Edition. Ang editor sa parameter nagmugna usa ka taas nga lebel nga Quartus IP file (.qip) alang sa usa ka pagbag-o sa IP sa mga proyekto sa Intel Quartus Prime Standard Edition. Kini files nagrepresentar sa IP variation sa proyekto, ug nagtipig impormasyon parameterization.
IP Parameter Editor (Intel Quartus Prime Standard Edition)
IP Core Generation Output (Intel Quartus Prime Pro Edition)
Ang Intel Quartus Prime software nagmugna sa mosunod nga output file istruktura alang sa indibidwal nga mga IP core nga dili bahin sa usa ka sistema sa Platform Designer.
Indibidwal nga IP Core Generation Output (Intel Quartus Prime Pro Edition)
- Kung gisuportahan ug gi-enable para sa imong IP core variation.
Output Files sa Intel FPGA IP Generation
| File Ngalan | Deskripsyon |
| <imong_ip>.ip | Ibabaw sa lebel sa IP file nga naglangkob sa parameterization sa usa ka IP core sa imong proyekto. Kung ang pagbag-o sa IP bahin sa sistema sa Platform Designer, ang editor sa parameter nagmugna usab og .qsys file. |
| <imong_ip>.cmp | Ang VHDL Component Declaration (.cmp) file usa ka text file nga adunay mga lokal nga generic ug mga kahulugan sa pantalan nga imong gigamit sa disenyo sa VHDL files. |
| <imong_ip>_generation.rpt | IP o Platform Designer generation log file. Nagpakita ug summary sa mga mensahe atol sa IP generation. |
| nagpadayon… | |
| File Ngalan | Deskripsyon |
| <imong_ip>.qgsimc (Platform Designer systems only) | Pag-cache sa simulation file nga nagtandi sa .qsys ug .ip files sa kasamtangan nga parameterization sa Platform Designer system ug IP core. Kini nga pagtandi nagtino kung ang Platform Designer makalaktaw sa pagbag-o sa HDL. |
| <imong_ip>.qgsynth (Platform Designer systems only) | Pag-cache sa synthesis file nga nagtandi sa .qsys ug .ip files sa kasamtangan nga parameterization sa Platform Designer system ug IP core. Kini nga pagtandi nagtino kung ang Platform Designer makalaktaw sa pagbag-o sa HDL. |
| <imong_ip>.qip | Naglangkob sa tanan nga kasayuran aron mahiusa ug matipon ang sangkap sa IP. |
| <imong_ip>.csv | Naglangkob sa kasayuran bahin sa kahimtang sa pag-upgrade sa sangkap sa IP. |
| .bsf | Usa ka simbolo nga representasyon sa IP variation para gamiton sa Block Diagram Files (.bdf). |
| <imong_ip>.spd | Input file nga gikinahanglan sa ip-make-simscript aron makamugna og mga simulation script. Ang .spd file adunay listahan sa files imong gimugna alang sa simulation, uban sa impormasyon bahin sa mga panumduman nga imong gisugdan. |
| <imong_ip>.ppf | Ang Pin Planner File (.ppf) nagtipig sa port ug node nga mga assignment para sa IP nga mga component nga imong gimugna para gamiton sa Pin Planner. |
| <imong_ip>_bb.v | Gamita ang Verilog blackbox (_bb.v) file isip usa ka walay sulod nga deklarasyon sa module para gamiton isip blackbox. |
| <imong_ip>_inst.v o _inst.vhd | HDL example instantiation template. Kopyaha ug idikit ang mga sulod niini file sa imong HDL file aron i-instantiate ang IP variation. |
| <imong_ip>.regmap | Kung ang IP adunay impormasyon sa pagrehistro, ang Intel Quartus Prime software momugna sa .regmap file. Ang .regmap file naghulagway sa impormasyon sa mapa sa rehistro sa mga interface sa agalon ug ulipon. Kini file komplemento
ang .sopcinfo file pinaagi sa paghatag ug mas detalyado nga impormasyon sa rehistro bahin sa sistema. Kini file makapahimo sa pagpakita sa rehistro views ug user customizable statistics sa System Console. |
| <imong_ip>.svd | Gitugotan ang mga himan sa HPS System Debug sa view ang mga mapa sa pagrehistro sa mga peripheral nga nagkonektar sa HPS sulod sa usa ka sistema sa Platform Designer.
Atol sa synthesis, ang Intel Quartus Prime software nagtipig sa .svd files para sa slave interface nga makita sa System Console masters sa .sof file sa sesyon sa pag-debug. Gibasa sa System Console kini nga seksyon, nga gipangutana sa Platform Designer alang sa impormasyon sa mapa sa pagrehistro. Alang sa mga ulipon sa sistema, ang Tigdesinyo sa Platform nag-access sa mga rehistro pinaagi sa ngalan. |
| <imong_ip>.v
<imong_ip>.vhd |
HDL files nga instantiate sa matag submodule o bata IP core alang sa synthesis o simulation. |
| magtutudlo/ | Naglangkob sa usa ka msim_setup.tcl script aron sa pag-set up ug pagpadagan sa usa ka simulation. |
| aldec/ | Naglangkob sa usa ka script rivierapro_setup.tcl sa pag-setup ug pagpadagan sa usa ka simulation. |
| /synopsys/vcs
/synopsys/vcsmx |
Naglangkob sa usa ka script sa kabhang nga vcs_setup.sh aron i-set up ug ipadagan ang usa ka simulation.
Naglangkob sa usa ka shell script vcsmx_setup.sh ug synopsys_sim.setup file sa pag-set up ug pagpadagan og simulation. |
| /kadance | Naglangkob sa shell script ncsim_setup.sh ug uban pang setup files sa pag-set up ug pagpadagan og simulation. |
| /xcelium | Naglangkob ug Parallel simulator shell script xcelium_setup.sh ug uban pang setup files sa pag-set up ug pagpadagan og simulation. |
| /submodules | Naglangkob sa HDL files alang sa IP core submodule. |
| <IP submodule>/ | Ang Platform Designer nagmugna og /synth ug /sim nga mga sub-direktoryo para sa matag IP submodule nga direktoryo nga gihimo sa Platform Designer. |
Functional nga Deskripsyon
Uban sa Fault Injection IP core, ang mga tigdesinyo makahimo sa SEFI characterization in-house, sukdon ang FIT rates sumala sa SEFI characterization, ug i-optimize ang mga disenyo aron makunhuran ang epekto sa SEUs.
Usa ka Hitabo nga Makasukol nga Pagminus
Ang mga integrated circuit ug programmable logic device sama sa FPGAs daling makuha sa SEUs. Ang mga SEU kay random, dili makadaot nga mga panghitabo, tungod sa duha ka dagkong tinubdan: alpha particle ug neutrons gikan sa cosmic rays. Ang radyasyon mahimong hinungdan sa bisan unsang logic register, embedded memory bit, o usa ka configuration RAM (CRAM) bit nga mabali ang kahimtang niini, sa ingon mosangpot sa wala damha nga operasyon sa device. Ang Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V ug mas bag-ong mga device adunay mosunod nga mga kapabilidad sa CRAM:
- Error Detection Cyclical Redundance Checking (EDCRC)
- Awtomatikong pagtul-id sa usa ka nasuko nga CRAM (pag-scrub)
- Abilidad sa paghimo sa usa ka nasuko nga kahimtang sa CRAM (fault injection)
Para sa dugang nga impormasyon bahin sa SEU mitigation sa Intel FPGA devices, tan-awa ang SEU Mitigation chapter sa tagsa-tagsa nga device handbook.
Deskripsyon sa Fault Injection IP Pin
Ang Fault Injection IP core naglakip sa mosunod nga I/O pins.
Fault Injection IP Core I/O Pins
| Ngalan sa Pin | Direksyon sa Pin | Deskripsyon sa Pin |
| crcerror_pin | input | Input gikan sa Error Message Register Unloader Intel FPGA IP (EMR Unloader IP). Kini nga signal gipahayag kung ang usa ka sayup sa CRC nakit-an sa EDCRC sa aparato. |
| emr_data | input | Mga sulod sa Error Message Register (EMR). Tan-awa ang angay nga handbook sa aparato alang sa mga natad sa EMR.
Kini nga input nagsunod sa Avalon Streaming data interface signal. |
| emr_valid | input | Nagpakita nga ang mga input sa emr_data adunay balido nga datos. Kini usa ka balido nga signal sa interface sa Avalon Streaming. |
| I-reset | input | Module reset input. Ang pag-reset hingpit nga kontrolado sa Fault Injection Debugger. |
| error_injected | output | Nagpakita nga usa ka sayup ang gi-inject sa CRAM ingon nga gimando pinaagi sa JTAG interface. Ang gidugayon sa panahon nga gipahayag niini nga signal nagdepende sa imong mga setting sa JTAG TCK ug kontrol block signal. Kasagaran, ang oras hapit sa 20 nga mga siklo sa orasan sa signal sa TCK. |
| error_scrubbed | output | Nagpakita nga kompleto na ang pag-scrub sa device ingon sa gisugo pinaagi sa JTAG interface. Ang gidugayon sa panahon nga gipahayag niini nga signal nagdepende sa imong mga setting sa JTAG TCK ug kontrol block signal. Kasagaran, ang oras hapit sa 20 nga mga siklo sa orasan sa signal sa TCK. |
| intosc | output | Opsyonal nga output. Ang Fault Injection IP naggamit niini nga orasan, alang sa example, sa orasan ang EMR_unloader block. |
Fault Injection IP Pin Diagram
Gamit ang Fault Injection Debugger ug Fault Injection IP Core
Ang Fault Injection Debugger nagtrabaho kauban ang Fault Injection IP core. Una, imong gi-instantiate ang IP core sa imong disenyo, pag-compile, ug pag-download sa resulta nga configuration file sa imong device. Dayon, gipadagan nimo ang Fault Injection Debugger gikan sa sulod sa Intel Quartus Prime software o gikan sa command line aron masundog ang mga humok nga sayop.
- Ang Fault Injection Debugger nagtugot kanimo sa pag-operate sa mga eksperimento sa fault injection nga interactive o pinaagi sa mga batch command, ug nagtugot kanimo sa pagtino sa lohikal nga mga dapit sa imong disenyo alang sa fault injection.
- Ang interface sa command-line mapuslanon alang sa pagpadagan sa debugger pinaagi sa usa ka script.
Nota
Ang Fault Injection Debugger nakigkomunikar sa Fault Injection IP core pinaagi sa JTAG interface. Ang Fault Injection IP modawat sa mga sugo gikan sa JTAG interface ug mga report sa status balik pinaagi sa JTAG interface. Ang Fault Injection IP core gipatuman sa soft logic sa imong device; busa, kinahanglan nimong isaysay kini nga paggamit sa lohika sa imong disenyo. Usa ka metodolohiya mao ang pag-ila sa tubag sa imong disenyo sa SEU sa lab ug dayon tangtangon ang IP core gikan sa imong katapusang na-deploy nga disenyo.
Gigamit nimo ang Fault Injection IP core uban sa mosunod nga mga IP core:
- Ang Error Message Register Unloader IP core, nga nagbasa ug nagtipig sa datos gikan sa gahi nga error detection circuitry sa Intel FPGA device.
- (Opsyonal) Ang Advanced SEU Detection Intel FPGA IP core, nga nagtandi sa usa ka gamay nga mga lokasyon sa sayup sa usa ka mapa sa pagkasensitibo sa panahon sa operasyon sa aparato aron mahibal-an kung ang usa ka hinay nga sayup makaapekto niini.
Nahuman ang Fault Injection Debuggerview I-block ang Diagram
Mubo nga sulat:
-
Ang Fault Injection IP nag-flip sa mga tipik sa gipunting nga lohika.
-
Ang Fault Injection Debugger ug Advanced SEU Detection IP naggamit sa parehas nga EMR Unloader nga pananglitan.
-
Ang Advanced SEU Detection IP core kay opsyonal.
May Kalabutan nga Impormasyon
- Mahitungod sa SMH Files sa panid 13
- Mahitungod sa EMR Unloader IP Core sa panid 10
- Mahitungod sa Advanced SEU Detection IP Core sa panid 11
Pag-instantiate sa Fault Injection IP Core
NOTA
Ang Fault Injection IP core wala magkinahanglan nga magbutang ka ug bisan unsang mga parameter. Aron magamit ang IP core, paghimo ug bag-ong IP instance, iapil kini sa imong Platform Designer (Standard) nga sistema, ug ikonektar ang mga signal kung angay. Kinahanglan nimong gamiton ang Fault Injection IP core nga adunay EMR Unloader IP core. Ang Fault Injection ug ang EMR Unloader IP cores anaa sa Platform Designer ug sa IP Catalog. Opsyonal, mahimo nimo kining i-instantiate direkta sa imong RTL nga disenyo, gamit ang Verilog HDL, SystemVerilog, o VHDL.
Mahitungod sa EMR Unloader IP Core
Ang EMR Unloader IP core naghatag ug interface sa EMR, nga padayon nga gi-update sa EDCRC sa device nga nagsusi sa CRAM bits sa CRC sa device para sa mga soft errors.
Example Platform Designer System Naglakip sa Fault Injection IP Core ug EMR Unloader IP Core
Example Fault Injection IP Core ug EMR Unloader IP Core Block Diagram
May Kalabutan nga Impormasyon
Error Message Register Unloader Intel FPGA IP Core User Guide
Mahitungod sa Advanced SEU Detection IP Core
Gamita ang Advanced SEU Detection (ASD) IP core kung ang SEU tolerance kay usa ka design concern. Kinahanglan nimong gamiton ang EMR Unloader IP core nga adunay ASD IP core. Busa, kon imong gamiton ang ASD IP ug ang Fault Injection IP sa samang disenyo, kinahanglang ipaambit nila ang EMR Unloader output pinaagi sa Avalon®-ST splitter component. Ang mosunod nga numero nagpakita sa usa ka Platform Designer nga sistema diin ang Avalon-ST splitter nag-apod-apod sa mga sulod sa EMR ngadto sa ASD ug Fault Injection IP cores.
Paggamit sa ASD ug Fault Injection IP sa Sama nga Platform Designer System
May Kalabutan nga Impormasyon
Advanced nga SEU Detection Intel FPGA IP Core User Guide
Pagtino sa mga Dapit sa Pag-injection sa Fault
Mahimo nimong ipasabut ang piho nga mga rehiyon sa FPGA alang sa fault injection gamit ang usa ka Header sa Mapa sa Sensitivity (.smh) file. Ang SMH file nagtipig sa mga koordinasyon sa CRAM bits sa device, ang ilang gi-assign nga rehiyon (ASD Region), ug pagka-kritikal. Atol sa proseso sa disenyo imong gigamit ang hierarchy tagging sa paghimo sa rehiyon. Dayon, sa panahon sa pag-compile, ang Intel Quartus Prime Assembler nagmugna sa SMH file. Gilimitahan sa Fault Injection Debugger ang mga error injection sa piho nga mga rehiyon sa aparato nga imong gipasabut sa SMH file.
Pagbuhat sa Hierarchy Tagging
Imong gihubit ang mga rehiyon sa FPGA alang sa pagsulay pinaagi sa paghatag ug Rehiyon sa ASD sa lokasyon. Mahimo nimong itakda ang kantidad sa ASD Rehiyon alang sa bisan unsang bahin sa imong hierarchy sa disenyo gamit ang Design Partitions Window.
- Pilia ang mga Assignment ➤ Design Partitions Window.
- Pag-right-click bisan asa sa header row ug i-on ang ASD Region aron ipakita ang column sa ASD Region (kung wala pa kini gipakita).
- Pagsulod ug bili gikan sa 0 ngadto sa 16 para sa bisan unsang partisyon aron i-assign kini sa usa ka partikular nga Rehiyon sa ASD.
- Ang ASD nga rehiyon 0 gitagana sa wala magamit nga mga bahin sa device. Mahimo nimong i-assign ang usa ka partisyon sa kini nga rehiyon aron mahibal-an kini nga dili kritikal.
- Ang ASD nga rehiyon 1 mao ang default nga rehiyon. Ang tanan nga gigamit nga mga bahin sa aparato gi-assign sa kini nga rehiyon gawas kung klaro nimo nga usbon ang assignment sa ASD Region.
Mahitungod sa SMH Files
Ang SMH file naglangkob sa mosunod nga impormasyon:
- Kung wala ka naggamit hierarchy tagging (ie, ang disenyo walay klaro nga mga assignment sa ASD Region sa design hierarchy), ang SMH file naglista sa matag CRAM bit ug nagpakita kung kini sensitibo alang sa disenyo.
- Kung nahimo nimo ang hierarchy tagging ug giusab ang default nga mga assignment sa ASD Region, ang SMH file naglista sa matag CRAM bit ug kini gi-assign sa ASD nga rehiyon.
Mahimong limitahan sa Fault Injection Debugger ang mga injection sa usa o daghan pa nga piho nga mga rehiyon. Aron idirekta ang Assembler sa paghimo og SMH file:
- Pilia ang mga Assignment ➤ Device ➤ Device ug Pin Options ➤ Error Detection CRC.
- I-on ang Generate SEU sensitivity map file (.smh) kapilian.
Paggamit sa Fault Injection Debugger
NOTA
Aron magamit ang Fault Injection Debugger, magkonektar ka sa imong device pinaagi sa JTAG interface. Dayon, i-configure ang device ug ipahigayon ang fault injection. Aron ilunsad ang Fault Injection Debugger, pilia ang Tools ➤ Fault Injection Debugger sa Intel Quartus Prime software. Ang pag-configure o pagprograma sa aparato parehas sa pamaagi nga gigamit alang sa Programmer o Signal Tap Logic Analyzer.
Fault Injection Debugger
Aron ma-configure ang imong JTAG kadena:
- I-klik ang Hardware Setup. Ang himan nagpakita sa programming hardware nga konektado sa imong computer.
- Pilia ang programming hardware nga gusto nimong gamiton.
- I-klik ang Close.
- I-klik ang Auto Detect, nga nagpuno sa kadena sa device sa mga programmable device nga makita sa JTAG kadena.
May Kalabutan nga Impormasyon
Gipunting nga Fault Injection Feature sa panid 21
Mga Kinahanglanon sa Hardware ug Software
Ang mosunod nga hardware ug software gikinahanglan aron magamit ang Fault Injection Debugger:
- FEATURE line sa imong Intel FPGA license nga makapahimo sa Fault Injection IP core. Alang sa dugang nga impormasyon, kontaka ang imong lokal nga representante sa pagbaligya sa Intel FPGA.
- I-download ang cable (Intel FPGA Download Cable, Intel FPGA Download Cable II, , o II).
- Intel FPGA development kit o user nga gidisenyo nga board nga adunay JTAG koneksyon sa device ubos sa pagsulay.
- (Opsyonal) FEATURE line sa imong Intel FPGA license nga makapahimo sa Advanced SEU Detection IP core.
Pag-configure sa Imong Device ug ang Fault Injection Debugger
Ang Fault Injection Debugger naggamit ug .sof ug (opsyonal) usa ka Sensitivity Map Header (.smh) file. Ang Software Object File (.sof) nag-configure sa FPGA. Ang .smh file naghubit sa pagkasensitibo sa CRAM bits sa device. Kung dili ka maghatag ug .smh file, ang Fault Injection Debugger nag-inject sa mga sayup nga random sa tibuok CRAM bits. Aron matino ang usa ka .sof:
- Pilia ang FPGA nga gusto nimong i-configure sa kahon sa kadena sa Device.
- I-klik ang Pagpili File.
- Pagdala ngadto sa .sof ug i-klik ang OK. Ang Fault Injection Debugger nagbasa sa .sof.
- (Opsyonal) Pilia ang SMH file.
Kung dili nimo isulti ang usa ka SMH file, ang Fault Injection Debugger nag-inject sa mga sayup nga random sa tibuok device. Kung imong gitino ang usa ka SMH file, mahimo nimong limitahan ang mga injection sa gigamit nga mga lugar sa imong aparato.- I-right-click ang device diha sa Device chain box ug dayon i-klik ang Select SMH File.
- Pilia ang imong SMH file.
- I-klik ang OK.
- I-on ang Program/Configure.
- I-klik ang Start.
Ang Fault Injection Debugger nag-configure sa device gamit ang .sof.
Menu sa Konteksto para sa Pagpili sa SMH File
Nagpugong sa mga Rehiyon alang sa Fault Injection
Pagkahuman sa pagkarga sa usa ka SMH file, mahimo nimong idirekta ang Fault Injection Debugger sa pag-operate sa piho nga mga rehiyon sa ASD lamang. Aron matino ang (mga) rehiyon sa ASD diin mag-inject sa mga sayup:
- I-right-click ang FPGA sa Device chain box, ug i-klik ang Show Device Sensitivity Map.
- Pilia ang (mga) rehiyon sa ASD para sa fault injection.
Mapa sa Pagkasensitibo sa Device Viewer
Pagtino sa mga Uri sa Sayop
Mahimo nimong ipiho ang lainlaing mga lahi sa mga sayup alang sa indeyksiyon.
- Usa ka sayop (SE)
- Doble nga kasikbit nga mga sayup (DAE)
- Dili matul-id nga multi-bit errors (EMBE)
Ang mga aparato sa Intel FPGA mahimo nga magtul-id sa kaugalingon nga usa ug doble nga kasikbit nga mga sayup kung ang bahin sa pag-scrub gipaandar. Ang mga aparato sa Intel FPGA dili makatul-id sa daghang mga kasaypanan. Tan-awa ang kapitulo sa pagpagaan sa mga SEU alang sa dugang nga impormasyon mahitungod sa pag-debug niini nga mga sayop. Mahimo nimong ipiho ang sagol nga mga sayup sa pag-inject ug ang agwat sa oras sa pag-injection. Aron mahibal-an ang agwat sa oras sa pag-injection:
- Sa Fault Injection Debugger, pilia ang Tools ➤ Options.
- I-drag ang pula nga controller sa pagsagol sa mga sayup. Sa laing paagi, mahimo nimong ipiho ang pagsagol sa numero.
- Ipiho ang oras sa agwat sa Injection.
- I-klik ang OK.
Figure 12. Pagtino sa Mixture sa SEU Fault Types
May Kalabutan nga Impormasyon Pagpamenos sa Usa ka Kagubot nga Hitabo
Mga Sayop sa Pag-inject
Mahimo nimong i-inject ang mga sayup sa daghang mga mode:
- Pag-inject og usa ka sayup sa command
- Pag-inject sa daghang mga sayup sa mando
- Pag-inject sa mga sayup hangtod nga gisugo nga mohunong
Aron ma-inject kini nga mga sayup:
- I-on ang opsyon sa Inject Fault.
- Pilia kung gusto nimo nga magpadagan sa sayup nga pag-inject sa daghang mga pag-uli o hangtod mohunong:
- Kung mopili ka nga modagan hangtod mohunong, ang Fault Injection Debugger mag-inject sa mga sayup sa interval nga gitakda sa Tools ➤ Options dialog box.
- Kung gusto nimo nga magpadagan sa error injection alang sa usa ka piho nga gidaghanon sa mga pag-uli, isulod ang numero.
- I-klik ang Start.
Mubo nga sulat: Ang Fault Injection Debugger nagdagan alang sa piho nga gidaghanon sa mga pag-uli o hangtod nga nahunong. Ang bintana sa Intel Quartus Prime Messages nagpakita sa mga mensahe bahin sa mga sayup nga gi-inject. Para sa dugang nga impormasyon sa na-injected nga mga sayup, i-klik ang Read EMR. Gibasa sa Fault Injection Debugger ang EMR sa aparato ug gipakita ang mga sulud sa bintana sa Mga Mensahe.
Intel Quartus Prime Error Injection ug EMR Content Messages
Mga Sayop sa Pagrekord
Mahimo nimong irekord ang lokasyon sa bisan unsang na-injected nga sayup pinaagi sa pagtimaan sa mga parameter nga gitaho sa bintana sa Intel Quartus Prime Messages. Kung, alang sa exampUg, ang usa ka gi-injected nga sayup moresulta sa pamatasan nga gusto nimo i-replay, mahimo nimong target ang lugar alang sa pag-injection. Gihimo nimo ang gipunting nga pag-injection gamit ang Fault Injection Debugger command line interface.
Pagtangtang sa mga Na-inject nga Sayop
Aron mabalik ang normal nga function sa FPGA, i-klik ang Scrub. Kung mag-scrub ka sa usa ka sayup, ang mga function sa EDCRC sa aparato gigamit aron matul-id ang mga sayup. Ang mekanismo sa scrub parehas sa gigamit sa panahon sa operasyon sa aparato.
Interface sa Command-Line
Mahimo nimong ipadagan ang Fault Injection Debugger sa command line nga adunay quartus_fid executable, nga mapuslanon kung gusto nimo nga himuon ang fault injection gikan sa usa ka script.
Talaan 5. Mga argumento sa command line alang sa Fault Injection
| Mubo nga Argumento | Taas nga argumento | Deskripsyon |
| c | kable | Ipiho ang programming hardware o cable. (Gikinahanglan) |
| i | indeks | Ipiho ang aktibo nga aparato aron ma-inject ang sayup. (Gikinahanglan) |
| n | numero | Tinoa ang gidaghanon sa mga sayop nga i-inject. Ang default nga kantidad mao ang
1. (Opsyonal) |
| t | panahon | Interval nga oras tali sa mga injection. (Kapilian) |
Mubo nga sulat: Gamita ang quartus_fid –help to view tanan nga magamit nga mga kapilian. Ang mosunod nga code naghatag exampgamit ang Fault Injection Debugger commandline interface.
##############################################
- # Hibal-i kung unsang mga USB cable ang magamit alang niini nga higayon
- # Ang resulta nagpakita nga usa ka cable ang magamit, nga ginganlag "USB-Blaster" #
- $ quartus_fid –lista . . .
- Impormasyon: Sugo: quartus_fid –lista
- USB-Blaster sa sj-sng-z4 [USB-0] Impormasyon: Ang Intel Quartus Prime 64-Bit Fault Injection Debugger nagmalampuson. 0 sayop, 0 pasidaan
- ################################################
- # Pangitaa kung unsang mga aparato ang magamit sa USB-Blaster cable
- # Ang resulta nagpakita sa duha ka mga aparato: usa ka Stratix V A7, ug usa ka MAX V CPLD. #
- $ quartus_fid –cable USB-Blaster -a
- Impormasyon: Sugo: quartus_fid –cable=USB-Blaster -a
- Impormasyon (208809): Paggamit sa programming cable "USB-Blaster sa sj-sng-z4 [USB-0]"
- USB-Blaster sa sj-sng-z4 [USB-0]
- 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
- 020A40DD 5M2210Z/EPM2210
- Impormasyon: Ang Intel Quartus Prime 64-Bit Fault Injection Debugger nagmalampuson.
- 0 sayop, 0 pasidaan
- ################################################
- # Programa ang Stratix V device
- # Ang -index nga kapilian nagtino sa mga operasyon nga gihimo sa usa ka konektado nga aparato.
- # “=svgx.sof” nakig-uban sa usa ka .sof file uban sa device
- Ang # "#p" nagpasabut nga programa ang aparato #
- $ quartus_fid –cable USB-Blaster –index “@1=svgx.sof#p” . . .
- Impormasyon (209016): Pag-configure sa index sa device 1
- Impormasyon (209017): Ang Device 1 adunay JTAG ID code 0x029030DD
- Info (209007): Nalampos ang pag-configure — 1 (mga) device ang na-configure
- Info (209011): Malampuson nga nahimo ang (mga) operasyon
- Impormasyon (208551): Signature sa programa ngadto sa device 1.
- Impormasyon: Ang Intel Quartus Prime 64-Bit Fault Injection Debugger nagmalampuson.
- 0 sayop, 0 pasidaan
- ################################################
- # Pag-inject sa usa ka sayup sa aparato.
- # Ang #i operator nagpaila sa pag-inject sa mga sayup
- Ang # -n 3 nagpaila sa pag-inject sa 3 ka mga sayup #
- $ quartus_fid –cable USB-Blaster –index “@1=svgx.sof#i” -n 3
- Impormasyon: Sugo: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
- Impormasyon (208809): Paggamit sa programming cable "USB-Blaster sa sj-sng-z4 [USB-0]"
- Impormasyon (208521): Nag-inject sa 3 ka (mga) error sa (mga) device
- Impormasyon: Ang Intel Quartus Prime 64-Bit Fault Injection Debugger nagmalampuson.
- 0 sayop, 0 pasidaan
- ################################################
- # Interactive nga mode.
- # Ang paggamit sa #i nga operasyon nga adunay -n 0 nagbutang sa debugger sa interactive mode.
- # Timan-i nga 3 ka mga sayup ang gi-inject sa miaging sesyon;
- Ang # "E" nagbasa sa mga sayup nga karon anaa sa EMR Unloader IP core. #
- $ quartus_fid –cable USB-Blaster –index “@1=svgx.sof#i” -n 0
- Impormasyon: Sugo: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
- Impormasyon (208809): Paggamit sa programming cable "USB-Blaster sa sj-sng-z4 [USB-0]"
- Pagsulod:
- 'F' sa pag-inject sa sayop
- 'E' sa pagbasa sa EMR
- 'S' sa pag-scrub sa (mga) sayop
- 'Q' sa paghunong sa E
- Impormasyon (208540): Pagbasa sa EMR array
- Impormasyon (208544): 3 (mga) error sa frame ang nakita sa device 1.
- Info (208545): Error #1 : Single error sa frame 0x1028 sa bit 0x21EA.
- Info (10914): Error #2 : Dili matul-id nga multi-bit error sa frame 0x1116.
- Impormasyon (208545): Error #3 : Usa ka sayup sa frame 0x1848 sa bit 0x128C.
- 'F' sa pag-inject sa sayop
- 'E' sa pagbasa sa EMR
- 'S' sa pag-scrub sa (mga) sayop
- 'Q' sa paghunong sa Q
- impormasyon: Malampuson ang Intel Quartus Prime 64-Bit Fault Injection Debugger. 0 sayop, 0 pasidaan
- impormasyon: Pinakataas nga virtual memory: 1522 megabytes
- impormasyon: Natapos ang pagproseso: Lun Nob 3 18:50:00 2014
- impormasyon: Milabay nga oras: 00:00:29
- impormasyon: Kinatibuk-ang oras sa CPU (sa tanang processor): 00:00:13
Gipunting nga Fault Injection Feature
Nota
Ang Fault Injection Debugger nag-inject sa mga sayup sa FPGA nga random. Bisan pa, ang bahin sa Targeted Fault Injection nagtugot kanimo sa pag-inject sa mga sayup sa mga gipunting nga lokasyon sa CRAM. Kini nga operasyon mahimong mapuslanon, alang sa example, kung namatikdan nimo ang usa ka panghitabo sa SEU ug gusto nimong sulayan ang tubag sa FPGA o sistema sa parehas nga panghitabo pagkahuman gibag-o ang usa ka estratehiya sa pagbawi. Ang feature nga Targeted Fault Injection anaa lamang sa command line interface. Mahimo nimong mahibal-an nga ang mga sayup gi-inject gikan sa command line o sa prompt mode. May Kalabutan nga Impormasyon
AN 539: Test Methodology o Error Detection and Recovery gamit ang CRC sa Intel FPGA Devices
Pagtino sa usa ka Listahan sa Sayop Gikan sa Command Line
Ang Target nga Fault Injection nga bahin nagtugot kanimo sa pagtino sa usa ka lista sa sayup gikan sa command line, sama sa gipakita sa mosunod nga example: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ Diin: c 1 nagpakita nga ang FPGA kontrolado pinaagi sa unang cable sa imong computer. i “@1= six.sof#i ” nagpakita nga ang unang device sa kadena gikargahan sa butang file svgx.sof ug ma-injected sa mga sayup. n 2 nagpakita nga duha ka mga sayup ang i-inject. user=”@1= 0x2274 0x05EF 0x2264 0x0500” maoy usa ka lista sa mga sayop nga i-inject sa user-specified. Niining example, device 1 adunay duha ka mga sayup: sa frame 0x2274, bit 0x05EF ug sa frame 0x2264, bit 0x0500.
Pagtino sa Listahan sa Sayop Gikan sa Prompt Mode
Mahimo nimong operahan ang feature nga Targeted Fault Injection nga interactive pinaagi sa pagtino sa gidaghanon sa mga sayup nga mahimong 0 (-n 0). Ang Fault Injection Debugger nagpresentar sa prompt mode commands ug ang ilang mga deskripsyon.
| Sugo sa Prompt Mode | Deskripsyon |
| F | Pag-inject og sayup |
| E | Basaha ang EMR |
| S | Mga sayop sa scrub |
| Q | Hunong |
Sa prompt mode, mahimo nimong i-isyu ang F command nga mag-inusara aron mag-inject sa usa ka sayup sa usa ka random nga lokasyon sa aparato. Sa mosunod nga exampKung gamiton ang F command sa prompt mode, tulo ka mga sayop ang gi-inject. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +
- Sayop 1 - Usa ka gamay nga sayup sa frame 0x12, bit 0x34
- Error 2 – Dili matul-id nga sayop sa frame 0x56, bit 0x78 (ang * nagpaila sa usa ka multi-bit error)
- Kasaypanan 3 - Doble nga kasikbit nga sayup sa frame 0x9A, bit 0xBC (a + nagpaila sa doble nga sayup nga sayup)
F 0x12 0x34 0x56 0x78 * Usa ka (default) nga sayop ang gi-inject: Error 1 – Single bit error sa frame 0x12, bit 0x34. Ang mga lokasyon human sa unang frame/bit nga lokasyon wala tagda. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00
Tulo ka mga sayop ang gi-inject:
- Sayop 1 - Usa ka gamay nga sayup sa frame 0x12, bit 0x34
- Error 2 – Dili matul-id nga sayop sa frame 0x56, bit 0x78
- Sayop 3 - Doble nga kasikbit nga sayup sa frame 0x9A, bit 0xBC
- Ang mga lokasyon human sa unang 3 ka frame/bit nga mga pares wala tagda
Pagtino sa CRAM Bit Locations
Mubo nga sulat:
Kung ang Fault Injection Debugger nakamatikod sa usa ka CRAM EDCRC error, ang Error Message Register (EMR) naglangkob sa syndrome, numero sa frame, lokasyon sa gamay, ug tipo sa sayup (single, doble, o multi-bit) sa nakit-an nga sayup sa CRAM. Atol sa pagsulay sa sistema, i-save ang mga sulud sa EMR nga gitaho sa Fault Injection Debugger kung nakamatikod ka nga sayup sa EDCRC. Uban sa natala nga mga sulod sa EMR, mahimo nimong ihatag ang frame ug bit nga mga numero sa Fault Injection Debugger aron i-replay ang mga sayup nga nakita sa panahon sa pagsulay sa sistema, sa dugang nga pagdesinyo, ug pag-ila sa tubag sa pagbawi sa sistema sa kana nga sayup.
May Kalabutan nga Impormasyon
AN 539: Test Methodology o Error Detection and Recovery gamit ang CRC sa Intel FPGA Devices
Advanced Command-Line Options: ASD Regions ug Error Type Weighting
Mahimo nimong gamiton ang Fault Injection Debugger command-line interface aron ma-inject ang mga sayup sa mga rehiyon sa ASD ug gibug-aton ang mga tipo sa sayup. Una, imong gipiho ang pagsagol sa mga tipo sa sayup (single bit, double adjacent, ug multi-bit uncorrectable) gamit ang –weight . . kapilian. Kay exampug, alang sa usa ka pagsagol sa 50% single errors, 30% double adjacent errors, ug 20% multi-bit uncorrectable errors, gamita ang opsyon –weight=50.30.20. Unya, aron ma-target ang usa ka rehiyon sa ASD, gamita ang -smh nga kapilian aron maapil ang SMH file ug ipakita ang rehiyon sa ASD nga target. Kay example: $ quartus_fid –cable=USB-BlasterII –index “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –number=30
Kini nga exampang sugo:
- Programa ang aparato ug mag-inject sa mga sayup (pi string)
- Nag-inject sa 100% single-bit faults (100.0.0)
- I-inject lang sa ASD_REGION 2 (gipakita sa #2)
- Nag-inject sa 30 ka mga sayup
Fault Injection IP Core User Guide Archives
| IP Core nga Bersyon | Giya sa Gumagamit |
| 18.0 | Fault Injection Intel FPGA IP Core User Guide |
| 17.1 | Intel FPGA Fault Injection IP Core User Guide |
| 16.1 | Altera Fault Injection IP Core User Guide |
| 15.1 | Altera Fault Injection IP Core User Guide |
Kung ang usa ka IP core nga bersyon wala gilista, ang giya sa gumagamit alang sa miaging IP core nga bersyon magamit.
Kasaysayan sa Pagbag-o sa Dokumento alang sa Fault Injection IP Core User Guide
| Bersyon sa Dokumento | Intel Quartus Prime nga Bersyon | Mga kausaban |
| 2019.07.09 | 18.1 | Gi-update ang Deskripsyon sa Fault Injection IP Pin hilisgutan aron maklaro ang Reset, error_injected, ug error_scrubbed signal. |
| 2018.05.16 | 18.0 | • Gidugang ang mosunod nga mga hilisgutan gikan sa Intel Quartus Prime Pro Edition Handbook:
— Pagtino sa mga Dapit sa Pag-injection sa Fault ug mga subtopik. — Paggamit sa Fault Injection Debugger ug mga subtopik. — Interface sa Command-Line ug mga subtopik. • Giilisan ang ngalan sa Intel FPGA Fault Injection IP core ngadto sa Fault Injection Intel FPGA IP. |
| Petsa | Bersyon | Mga kausaban |
| 2017.11.06 | 17.1 | • Gi-rebrand isip Intel.
• Gidugang Intel Cyclone 10 GX device nga suporta. |
| 2016.10.31 | 16.1 | Gi-update nga suporta sa device. |
| 2015.12.15 | 15.1 | • Giusab ang Quartus II ngadto sa Quartus Prime software.
• Fixed-sa-kaugalingon nga pakisayran may kalabutan nga link. |
| 2015.05.04 | 15.0 | Inisyal nga pagpagawas. |
Mga Dokumento / Mga Kapanguhaan
 |
intel UG-01173 Fault Injection FPGA IP Core [pdf] Giya sa Gumagamit UG-01173 Fault Injection FPGA IP Core, UG-01173, Fault Injection FPGA IP Core, Injection c, Injection FPGA IP Core |
