intel UG-01173 Fault Injection FPGA IP Core

Fault Injection Intel® FPGA IP Core User Guide

De Fault Injection Intel® FPGA IP-kearn ynjeksje flaters yn 'e konfiguraasje-RAM (CRAM) fan in FPGA-apparaat. Dizze proseduere simulearret sêfte flaters dy't foarkomme kinne by normale operaasje troch ienige eveneminten (SEU's). SEU's binne seldsume barrens en binne dêrom lestich te testen. Neidat jo de Fault Injection IP-kearn yn jo ûntwerp ynstantiearje en jo apparaat konfigurearje, kinne jo it Intel Quartus® Prime Fault Injection Debugger-ark brûke om opsetlike flaters yn 'e FPGA te inducearjen om de reaksje fan it systeem op dizze flaters te testen.

Related Information

• Single Event Upsets
• AN 737: SEU Detection and Recovery yn Intel Arria 10-apparaten

Features

• Stelt jo yn steat om systeemantwurd te evaluearjen foar it ferminderjen fan funksjonele interrupts foar ien evenemint (SEFI).
• Stelt jo yn steat om SEFI-karakterisaasje yn eigen hûs út te fieren, en elimineert de needsaak foar testen fan folsleine systeembeam. Ynstee kinne jo de beamtest beheine ta mislearrings yn tiid (FIT) / Mb-mjitting op apparaatnivo.
• Skaal FIT-tariven neffens de SEFI-karakterisaasje dy't relevant is foar jo ûntwerparsjitektuer. Jo kinne flaterynjeksjes willekeurich fersprieden oer it heule apparaat, of se beheine ta spesifike funksjonele gebieten om testen te rapperjen.
• Optimalisearje jo ûntwerp om fersteuring te ferminderjen feroarsake troch ienige eveneminten (SEU).

Apparaat Support

De Fault Injection IP-kearn stipet apparaten fan Intel Arria® 10, Intel Cyclone® 10 GX en Stratix® V-famylje. De famylje Cyclone V stipet Fault Injection op apparaten mei it efterheaksel -SC yn 'e bestelkoade. Nim kontakt op mei jo lokale ferkeapfertsjintwurdiger foar it bestellen fan ynformaasje oer -SC-efterheaksel Cyclone V-apparaten.

Resource Utilization en Performance
De Intel Quartus Prime-software genereart de folgjende boarneskatting foar de Stratix V A7 FPGA. Resultaten foar oare apparaten binne fergelykber.

Intel Corporation. Alle rjochten foarbehâlden. Intel, it Intel-logo en oare Intel-merken binne hannelsmerken fan Intel Corporation of har dochterûndernimmingen. Intel garandearret prestaasjes fan har FPGA- en semiconductor-produkten oan hjoeddeistige spesifikaasjes yn oerienstimming mei Intel's standert garânsje, mar behâldt it rjocht foar om op elk momint feroarings te meitsjen oan produkten en tsjinsten sûnder notice. Intel nimt gjin ferantwurdlikens of oanspraaklikens oan dy't fuortkomme út 'e applikaasje of gebrûk fan ynformaasje, produkt of tsjinst beskreaun hjiryn, útsein as útdruklik skriftlik ôfpraat troch Intel. Intel-klanten wurde advisearre om de lêste ferzje fan apparaatspesifikaasjes te krijen foardat se fertrouwe op alle publisearre ynformaasje en foardat se oarders pleatse foar produkten of tsjinsten. * Oare nammen en merken kinne wurde opeaske as eigendom fan oaren.

Fault Injection IP Core FPGA Performance en Resource Utilization

Apparaat	ALMs	Logic Registers		M20K
		Primêr	Sekundêr
Stratix V A7	3,821	5,179	0	0

De softwareynstallaasje fan Intel Quartus Prime omfettet de Intel FPGA IP-bibleteek. Dizze bibleteek leveret in protte nuttige IP-kearnen foar jo produksjegebrûk sûnder de needsaak foar in ekstra lisinsje. Guon Intel FPGA IP-kearnen fereaskje oankeap fan in aparte lisinsje foar produksjegebrûk. De Intel FPGA IP Evaluation Mode lit jo dizze lisinsearre Intel FPGA IP-kearnen evaluearje yn simulaasje en hardware, foardat jo beslute om in folsleine produksje IP-kearnlisinsje te keapjen. Jo moatte allinich in folsleine produksjelisinsje keapje foar lisinsje fan Intel IP-kearnen nei't jo hardwaretests foltôge hawwe en ree binne om de IP yn produksje te brûken. De Intel Quartus Prime-software ynstalleart standert IP-kearnen op de folgjende lokaasjes:

IP Core Ynstallaasje Paad

IP Core Ynstallaasje Lokaasjes

Lokaasje	Software	Perron
:\intelFPGA_pro\quartus\ip\altera	Intel Quartus Prime Pro Edition	Windows *
:\intelFPGA\quartus\ip\altera	Intel Quartus Prime Standert Edition	Windows
:/intelFPGA_pro/quartus/ip/altera	Intel Quartus Prime Pro Edition	Linux *
:/intelFPGA/quartus/ip/altera	Intel Quartus Prime Standert Edition	Linux

Noat: De Intel Quartus Prime-software stipet gjin spaasjes yn it ynstallaasjepaad.

Oanpasse en generearjen fan IP-kearnen
Jo kinne IP-kearnen oanpasse om in breed ferskaat oan applikaasjes te stypjen. De Intel Quartus Prime IP-katalogus en parameterbewurker kinne jo fluch selektearje en konfigurearje IP-kearnpoarten, funksjes en útfier files.

IP Catalog and Parameter Editor
De IP Catalog toant de IP-kearnen dy't beskikber binne foar jo projekt, ynklusyf Intel FPGA IP en oare IP dy't jo tafoegje oan it IP Catalog-sykpaad. Brûk de folgjende funksjes fan 'e IP-katalogus om in IP-kearn te lokalisearjen en oan te passen:

• Filter IP-katalogus om IP te toanen foar aktive apparaatfamylje of IP toane foar alle apparaatfamyljes. As jo ​​gjin projekt iepen hawwe, selektearje de Device Family yn IP Catalog.
• Typ yn it sykfjild om elke folsleine of foar in part IP-kearnamme te finen yn IP-katalogus.
• Rjochtsklik op in IP-kearnamme yn IP-katalogus om details oer stipe apparaten wer te jaan, de ynstallaasjemap fan 'e IP-kearn te iepenjen, en foar keppelings nei IP-dokumintaasje.
• Klikje Sykje nei Partner IP to access partner IP information on the web.

De parameterbewurker freget jo om in IP-fariaasjenamme, opsjonele havens en útfier op te jaan file generaasje opsjes. De parameter bewurker genereart in top-nivo Intel Quartus Prime IP file (.ip) foar in IP fariaasje yn Intel Quartus Prime Pro Edition projekten. De parameter bewurker genereart in top-nivo Quartus IP file (.qip) foar in IP fariaasje yn Intel Quartus Prime Standert Edition projekten. Dizze files fertsjintwurdigje de IP fariaasje yn it projekt, en bewarje parameterization ynformaasje.

IP Parameter Editor (Intel Quartus Prime Standard Edition)

IP Core Generation Output (Intel Quartus Prime Pro Edition)

De Intel Quartus Prime-software genereart de folgjende útfier file struktuer foar yndividuele IP kearnen dy't gjin diel útmeitsje fan in Platform Designer systeem.

Yndividuele IP Core Generation Output (Intel Quartus Prime Pro Edition)

• As stipe en ynskeakele is foar jo IP-kearnfariaasje.

Utfier Files fan Intel FPGA IP Generation

File Namme	Beskriuwing
<dyn_ip>.ip	Top-nivo IP fariaasje file dat befettet de parameterization fan in IP kearn yn jo projekt. As de IP fariaasje is ûnderdiel fan in platfoarm Designer systeem, genereart de parameter bewurker ek in .qsys file.
<dyn_ip>.cmp	De VHDL Component Declaration (.cmp) file is in tekst file dat befettet lokale generike en haven definysjes dy't jo brûke yn VHDL design files.
<dyn_ip>_generation.rpt	IP of Platform Designer generaasje log file. Toant in gearfetting fan de berjochten tidens IP generaasje.
fierder…

File Namme	Beskriuwing
<dyn_ip>.qgsimc (allinich platfoarmûntwerpersystemen)	Simulaasje caching file dat fergeliket de .qsys en .ip files mei de hjoeddeiske parameterization fan it Platfoarm Designer systeem en IP kearn. Dizze fergeliking bepaalt as Platformûntwerper regeneraasje fan 'e HDL kin oerslaan.
<dyn_ip>.qgsynth (allinich platfoarmûntwerpersystemen)	Synteze caching file dat fergeliket de .qsys en .ip files mei de hjoeddeiske parameterization fan it Platfoarm Designer systeem en IP kearn. Dizze fergeliking bepaalt as Platformûntwerper regeneraasje fan 'e HDL kin oerslaan.
<dyn_ip>.qip	Befettet alle ynformaasje om de IP-komponint te yntegrearjen en te kompilearjen.
<dyn_ip>.csv	Befettet ynformaasje oer de upgradestatus fan 'e IP-komponint.
.bsf	In symboal foarstelling fan de IP fariaasje foar gebrûk yn Block Diagram Files (.bdf).
<dyn_ip>.spd	Ynfier file dat ip-make-simscript fereasket om simulaasjeskripts te generearjen. De .spd file befettet in list fan files jo generearje foar simulaasje, tegearre mei ynformaasje oer oantinkens dy't jo inisjalisearje.
<dyn_ip>.ppf	De Pin Planner File (.ppf) bewarret de haven- en knooppuntopdrachten foar IP-komponinten dy't jo meitsje foar gebrûk mei de Pin Planner.
<dyn_ip>_bb.v	Brûk de Verilog blackbox (_bb.v) file as in lege module ferklearring foar gebrûk as in blackbox.
<dyn_ip>_inst.v or _inst.vhd	HDL eksample instantiation template. Kopiearje en plakke de ynhâld fan dizze file yn jo HDL file om de IP-fariaasje te instantiearjen.
<dyn_ip>.regmap	As de IP registerynformaasje befettet, genereart de Intel Quartus Prime-software de .regmap file. De .regmap file beskriuwt it register map ynformaasje fan master en slave Schnittstellen. Dit file oanfollingen de .sopcinfo file troch it jaan fan mear detaillearre register ynformaasje oer it systeem. Dit file ynskeakelje register werjefte views en brûker oanpasbere statistiken yn System Console.
<dyn_ip>.svd	Stelt HPS System Debug ark ta view de registerkaarten fan perifeare apparaten dy't ferbine mei HPS binnen in Platform Designer-systeem. Tidens synteze bewarret de Intel Quartus Prime-software de .svd files foar slave ynterface sichtber foar de System Console masters yn de .sof file yn 'e debug-sesje. Systeemkonsole lêst dizze seksje, dy't Platformûntwerper freget foar registerkaartynformaasje. Foar systeemslaven makket Platformûntwerper tagong ta de registers mei namme.
<dyn_ip>.v <dyn_ip>.vhd	HDL files dy't instantiate eltse submodule of bern IP kearn foar synteze of simulaasje.
mentor/	Befettet in msim_setup.tcl-skript om in simulaasje yn te stellen en út te fieren.
aldec/	Befettet in skript rivierapro_setup.tcl om in simulaasje yn te stellen en út te fieren.
/synopsys/vcs /synopsys/vcsmx	Befettet in shell-skript vcs_setup.sh om in simulaasje op te setten en út te fieren. Befettet in shellskript vcsmx_setup.sh en synopsys_sim.setup file om in simulaasje yn te stellen en út te fieren.
/kadinsje	Befettet in shell skript ncsim_setup.sh en oare opset files om in simulaasje yn te stellen en út te fieren.
/xcelium	Befettet in Parallel simulator shell skript xcelium_setup.sh en oare opset files om in simulaasje yn te stellen en út te fieren.
/submodules	Befettet HDL files foar de IP kearn submodule.
<IP submodule>/	Platfoarmûntwerper genereart /synth- en /sim-submappen foar elke IP-submodulmap dy't Platformûntwerper genereart.

Funksjonele beskriuwing
Mei de Fault Injection IP-kearn kinne ûntwerpers SEFI-karakterisaasje yn eigen hûs útfiere, FIT-sifers skaalje neffens SEFI-karakterisaasje, en ûntwerpen optimalisearje om it effekt fan SEU's te ferminderjen.

Single Event Upset Mitigation

Yntegreare circuits en programmearbere logika-apparaten lykas FPGA's binne gefoelich foar SEU's. SEU's binne willekeurige, net-destruktive eveneminten, feroarsake troch twa grutte boarnen: alfa-dieltsjes en neutroanen fan kosmyske strielen. Strieling kin feroarsaakje of it logika register, ynbêde ûnthâld bit, of in konfiguraasje RAM (CRAM) bit in flip syn steat, dus liedend ta ûnferwachte apparaat operaasje. Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V en nijere apparaten hawwe de folgjende CRAM-mooglikheden:

• Flaterdeteksje Cyclical Redundance Checking (EDCRC)
• Automatyske korreksje fan in oerstjoer CRAM (scrubbing)
• Mooglikheid om in oerstjoer CRAM-tastân te meitsjen (foutynjeksje)

Foar mear ynformaasje oer SEU-mitigaasje yn Intel FPGA-apparaten, ferwize nei it SEU-mitigaasje-haadstik yn it oanbelangjende apparaathânboek.

Fault Injection IP Pin Beskriuwing

De Fault Injection IP-kearn omfettet de folgjende I/O-pins.

Fault Injection IP Core I / O Pins

Pin Namme	Pin rjochting	Pin Beskriuwing
crcerror_pin	ynfier	Ynfier fan flaterberjocht registrearje Unloader Intel FPGA IP (EMR Unloader IP). Dit sinjaal wurdt beweard as in CRC-flater is ûntdutsen troch de EDCRC fan it apparaat.
emr_data	ynfier	Flaterberjochtregister (EMR) ynhâld. Ferwize nei it passende apparaathânboek foar de EMR-fjilden. Dizze ynfier komt oerien mei it Avalon Streaming-gegevensynterface-sinjaal.
emr_valid	ynfier	Jout oan dat de emr_data-ynputen jildige gegevens befetsje. Dit is in Avalon Streaming jildich ynterface sinjaal.
Weromsette	ynfier	Module weromsette ynfier. De reset wurdt folslein kontrolearre troch de Fault Injection Debugger.
error_injected	útfier	Jout oan dat in flater is ynjeksje yn CRAM lykas besteld fia de JTAG ynterface. De lingte fan tiid dat dit sinjaal beweart hinget ôf fan jo ynstellingen fan 'e JTAG TCK en kontrôle blok sinjalen. Typysk is de tiid sawat 20 kloksyklusen fan it TCK-sinjaal.
error_scrubbed	útfier	Jout oan dat it skrobjen fan it apparaat foltôge is lykas besteld fia de JTAG ynterface. De lingte fan tiid dat dit sinjaal beweart hinget ôf fan jo ynstellingen fan 'e JTAG TCK en kontrôle blok sinjalen. Typysk is de tiid sawat 20 kloksyklusen fan it TCK-sinjaal.
ynsc	útfier	Opsjonele útfier. De Fault Injection IP brûkt dizze klok, bygelyksample, om it EMR_unloader-blok te klokken.

Fault Injection IP Pin Diagram

Mei help fan de Fault Injection Debugger en Fault Injection IP Core

De Fault Injection Debugger wurket gear mei de Fault Injection IP-kearn. As earste instantieearje jo de IP-kearn yn jo ûntwerp, kompilearje en download de resultearjende konfiguraasje file yn dyn apparaat. Dan rinne jo de Fault Injection Debugger fanút de Intel Quartus Prime-software of fanút de kommandorigel om sêfte flaters te simulearjen.

• De Fault Injection Debugger lit jo eksperiminten foar foutynjeksje ynteraktyf as troch batchkommando's operearje, en kinne jo de logyske gebieten yn jo ûntwerp foar foutynjeksjes opjaan.
• De kommando-rigelynterface is nuttich foar it útfieren fan de debugger fia in skript.

Noat

De Fault Injection Debugger kommunisearret mei de Fault Injection IP-kearn fia de JTAG ynterface. De Fault Injection IP akseptearret kommando's fan 'e JTAG ynterface en rapportearret status werom fia de JTAG ynterface. De Fault Injection IP-kearn wurdt ymplementearre yn sêfte logika yn jo apparaat; dêrom moatte jo rekken hâlde mei dit logikagebrûk yn jo ûntwerp. Ien metodyk is om de reaksje fan jo ûntwerp op SEU yn it laboratoarium te karakterisearjen en dan de IP-kearn oer te litten fan jo definitive ynset ûntwerp.

Jo brûke de Fault Injection IP-kearn mei de folgjende IP-kearnen:

• De IP-kearn fan 'e Unloader foar flaterberjochtregistraasje, dy't gegevens lêst en bewarret fan 'e ferhurde flaterdeteksjekringen yn Intel FPGA-apparaten.
• (Opsjoneel) De Avansearre SEU Detection Intel FPGA IP-kearn, dy't fergeliket single-bit flater lokaasjes mei in gefoelichheid map ûnder apparaat operaasje om te bepalen oft in sêfte flater beynfloedet it.

Fault Injection Debugger oerview Blokdiagram

Notysjes:

1. De Fault Injection IP draait de bits fan 'e doellogika om.
2. De Fault Injection Debugger en Advanced SEU Detection IP brûke deselde EMR Unloader-eksimplaar.
3. De Advanced SEU Detection IP-kearn is opsjoneel.

Related Information

• Oer SMH Files op side 13
• Oer de EMR Unloader IP Core op side 10
• Oer de Advanced SEU Detection IP Core op side 11

Instantiearje de Fault Injection IP Core

NOAT

De Fault Injection IP-kearn fereasket jo gjin parameters yn te stellen. Om de IP-kearn te brûken, meitsje in nije IP-eksimplaar, befetsje it yn jo Platform Designer (Standert) systeem, en ferbine de sinjalen as passend. Jo moatte de Fault Injection IP-kearn brûke mei de EMR Unloader IP-kearn. De Fault Injection en de EMR Unloader IP-kearnen binne beskikber yn Platform Designer en de IP Catalog. Opsjoneel kinne jo se direkt yn jo RTL-ûntwerp ynstantiearje, mei Verilog HDL, SystemVerilog, of VHDL.

Oer de EMR Unloader IP Core
De EMR Unloader IP-kearn biedt in ynterface foar de EMR, dy't kontinu bywurke wurdt troch de EDCRC fan it apparaat dat de CRAM-bits CRC fan it apparaat kontrolearret op sêfte flaters.

Example Platfoarm Designer System Ynklusyf de Fault Injection IP Core en EMR Unloader IP Core

Example Fault Injection IP Core en EMR Unloader IP Core Block Diagram

Related Information
Flaterberjocht Registrearje Unloader Intel FPGA IP Core User Guide

Oer de Advanced SEU Detection IP Core

Brûk de Advanced SEU Detection (ASD) IP-kearn as SEU-tolerânsje in ûntwerpsoarch is. Jo moatte de EMR Unloader IP-kearn brûke mei de ASD IP-kearn. Dêrom, as jo de ASD IP en de Fault Injection IP yn itselde ûntwerp brûke, moatte se de EMR Unloader-útfier diele fia in Avalon®-ST-splitterkomponint. De folgjende figuer lit in Platform Designer-systeem sjen wêryn in Avalon-ST-splitter de EMR-ynhâld ferspriedt nei de ASD- en Fault Injection IP-kearnen.

It brûken fan de ASD en Fault Injection IP yn itselde platfoarmûntwerpersysteem

Related Information
Avansearre SEU Detection Intel FPGA IP Core User Guide

Defining Fault Injection Areas
Jo kinne spesifike regio's fan 'e FPGA definiearje foar foutynjeksje mei in gefoelichheidskaartkoptekst (.smh) file. It hannelvolumint fan 'SMH file bewarret de koördinaten fan it apparaat CRAM bits, harren tawiisd regio (ASD Region), en krityk. Tidens it ûntwerpproses brûke jo hierargy taggong om de regio te meitsjen. Dan, tidens kompilaasje, genereart de Intel Quartus Prime Assembler de SMH file. De Fault Injection Debugger beheint flaterynjeksjes ta spesifike apparaatregio's dy't jo definiearje yn 'e SMH file.

It útfieren fan hierargy Tagging
Jo definiearje de FPGA-regio's foar testen troch in ASD-regio oan 'e lokaasje ta te jaan. Jo kinne in ASD-regio-wearde opjaan foar elk diel fan jo ûntwerphierarchy mei it Untwerp Partitions Finster.

1. Kies Opdrachten ➤ Finster foar partysjes ûntwerp.
2. Rjochtsklik oeral yn 'e koptekst en skeakelje ASD-regio yn om de kolom ASD-regio wer te jaan (as it net al werjûn is).
3. Fier in wearde yn fan 0 oant 16 foar elke partysje om it oan in spesifike ASD-regio te jaan.
   • ASD-regio 0 is reservearre foar net brûkte dielen fan it apparaat. Jo kinne in partysje oan dizze regio tawize om dizze as net-kritysk oan te jaan.
   • ASD-regio 1 is de standertregio. Alle brûkte dielen fan it apparaat wurde tawiisd oan dizze regio, útsein as jo de tawizing fan ASD-regio eksplisyt feroarje.

Oer SMH Files

It hannelvolumint fan 'SMH file befettet de folgjende ynformaasje:

• As jo ​​gjin hiërargy brûke tagging (dat wol sizze, it ûntwerp hat gjin eksplisite ASD-regio-opdrachten yn 'e ûntwerphierarchy), de SMH file list alle CRAM bit en jout oan oft it is gefoelich foar it ûntwerp.
• As jo ​​hawwe útfierd hiërargy tagging en feroare standert ASD Region opdrachten, de SMH file listet elke CRAM-bit en it is tawiisd ASD-regio.

De Fault Injection Debugger kin ynjeksjes beheine ta ien of mear spesifisearre regio's. Om de Assembler te rjochtsjen om in SMH te generearjen file:

• Kies Opdrachten ➤ Apparaat ➤ Opsjes foar apparaat en pin ➤ Flaterdeteksje CRC.
• Skeakelje de Generate SEU gefoelichheid kaart file (.smh) opsje.

Mei help fan de Fault Injection Debugger

NOAT
Om de Fault Injection Debugger te brûken, ferbine jo mei jo apparaat fia de JTAG ynterface. Dan, konfigurearje it apparaat en útfiere fout ynjeksje. Om de Fault Injection Debugger te starten, kies Tools ➤ Fault Injection Debugger yn 'e Intel Quartus Prime software. It konfigurearjen of programmearjen fan it apparaat is fergelykber mei de proseduere dy't brûkt wurdt foar de Programmer of Signal Tap Logic Analyzer.

Fault Injection Debugger

Om jo JTAG ketting:

1. Klik op Hardware Setup. It ark toant de programmearring hardware ferbûn oan jo kompjûter.
2. Selektearje de programmearring hardware dy't jo wolle brûke.
3. Klik op Slute.
4. Klikje op Auto Detect, dy't de apparaatketen befolket mei de programmeerbere apparaten fûn yn 'e JTAG ketting.

Related Information
Funksje foar doelrjochte foutynjeksje op side 21

Hardware en software easken

De folgjende hardware en software is nedich om de Fault Injection Debugger te brûken:

• FEATURE line yn jo Intel FPGA lisinsje dy't mooglik makket de Fault Injection IP kearn. Foar mear ynformaasje, nim dan kontakt op mei jo lokale Intel FPGA-fertsjintwurdiger.
• Download kabel (Intel FPGA Download Cable, Intel FPGA Download Cable II, , of II).
• Intel FPGA-ûntwikkelingskit as brûker ûntworpen boerd mei in JTAG ferbining mei it apparaat ûnder test.
• (Opsjoneel) FEATURE line yn jo Intel FPGA lisinsje dy't mooglik makket de Advanced SEU Detection IP kearn.

Jo apparaat konfigurearje en de foutynjeksje-debugger

De Fault Injection Debugger brûkt in .sof en (opsjoneel) in Sensitivity Map Header (.smh) file. It softwareobjekt File (.sof) konfigurearret de FPGA. De .smh file definiearret de gefoelichheid fan de CRAM bits yn it apparaat. As jo ​​net jouwe in .smh file, de Fault Injection Debugger injects flaters willekeurich troch de CRAM bits. Om in .sof oan te jaan:

1. Selektearje de FPGA dy't jo wolle konfigurearje yn 'e Device chain box.
2. Klik Selektearje File.
3. Navigearje nei de .sof en klikje op OK. De Fault Injection Debugger lêst de .sof.
4. (Opsjoneel) Selektearje de SMH file.
   As jo ​​net oantsjutte in SMH file, de Fault Injection Debugger injects flaters willekeurich oer it hiele apparaat. As jo ​​oantsjutte in SMH file, kinne jo ynjeksjes beheine ta de brûkte gebieten fan jo apparaat.
   • Rjochts-klikke op it apparaat yn it fakje Device chain en klik dan op Selektearje SMH File.
   • Selektearje jo SMH file.
   • Klik OK.
5. Skeakelje Programma / Konfigurearje yn.
6. Klik Start.

De Fault Injection Debugger konfigurearret it apparaat mei de .sof.

Kontekstmenu foar it selektearjen fan de SMH File

Beheinende regio's foar skuldynjeksje

Nei it laden fan in SMH file, kinne jo de Fault Injection Debugger rjochtsje om allinich op spesifike ASD-regio's te operearjen. Om de ASD-regio('s) oan te jaan wêryn't flaters moatte ynjeksje:

1. Rjochts-klikke op 'e FPGA yn' e Device chain box, en klikje op Show Device Sensitivity Map.
2. Selektearje de ASD-regio(s) foar foutynjeksje.

Apparaat gefoelichheid Map Viewer

It opjaan fan flatersoarten

Jo kinne ferskate soarten flaters opjaan foar ynjeksje.

• Single flaters (SE)
• Dûbele neistlizzende flaters (DAE)
• Unkorrigierbare multi-bit flaters (EMBE)

Intel FPGA-apparaten kinne sels-korrizjearje inkele en dûbele neistlizzende flaters as de scrubbing funksje is ynskeakele. Intel FPGA-apparaten kinne multi-bit flaters net korrigearje. Ferwize nei it haadstik oer it ferminderjen fan SEU's foar mear ynformaasje oer it debuggen fan dizze flaters. Jo kinne it mingsel fan fouten oantsjutte om te ynjeksje en it ynterval fan ynjeksje. Om it ynterval foar ynjeksje op te jaan:

1. Kies Tools ➤ Opsjes yn 'e Fault Injection Debugger.
2. Sleep de reade controller nei de miks fan flaters. As alternatyf kinne jo de mix numeryk opjaan.
3. Spesifisearje de ynjeksje ynterval tiid.
4. Klik OK.

figuer 12. It opjaan fan it mingsel fan SEU Fault Types

Related Information Mitigating Single Event Upset

Ynjeksje flaters

Jo kinne flaters yn ferskate modi ynjeksje:

• Inject ien flater op kommando
• Inject meardere flaters op kommando
• Inject flaters oant opdracht om te stopjen

Om dizze fouten te ynjeksje:

1. Skeakelje de opsje Inject Fault yn.
2. Kies of jo flaterynjeksje wolle útfiere foar in oantal iteraasjes of oant stoppe:
   • As jo ​​​​kieze om te rinnen oant it stopjen is, ynjeksje de foutynjeksje-debugger flaters op it ynterval oanjûn yn it dialoochfinster Tools ➤ Opsjes.
   • As jo ​​​​flaterynjeksje wolle útfiere foar in spesifyk oantal iteraasjes, fier dan it nûmer yn.
3. Klik Start.

Noat: De Fault Injection Debugger rint foar it opjûne oantal iteraasjes of oant stopt. It finster fan Intel Quartus Prime-berjochten lit berjochten sjen oer de flaters dy't ynjeksje wurde. Klikje op Lês EMR foar oanfoljende ynformaasje oer de ynjeksjede fouten. De Fault Injection Debugger lêst de EMR fan it apparaat en toant de ynhâld yn it berjochtenfinster.

Intel Quartus Prime-flaterynjeksje en EMR-ynhâldberjochten

Opname flaters
Jo kinne de lokaasje fan elke ynjeksjeare fout opnimme troch de parameters te notearjen dy't rapporteare binne yn it finster fan Intel Quartus Prime-berjochten. As bglample, in ynjeksjeare skuld resultearret yn gedrach dat jo graach opnij wolle, kinne jo rjochtsje op dy lokaasje foar ynjeksje. Jo fiere doelrjochte ynjeksje mei de kommandorigelynterface Fault Injection Debugger.

Clearing Injected Errors
Om de normale funksje fan 'e FPGA te herstellen, klikje op Scrub. As jo ​​in flater scrubje, wurde de EDCRC-funksjes fan it apparaat brûkt om de flaters te korrigearjen. It scrub-meganisme is fergelykber mei dat dat brûkt wurdt by it wurk fan it apparaat.

Kommando-rigel ynterface
Jo kinne de Fault Injection Debugger útfiere op 'e kommandorigel mei it útfierbere quartus_fid, wat nuttich is as jo flaterynjeksje wolle útfiere fanút in skript.

Tabel 5. Kommandorigel Arguminten foar Fault Injection

Koarte argumint	Lang argumint	Beskriuwing
c	kabel	Spesifisearje programmearring hardware of kabel. (ferplicht)
i	yndeks	Spesifisearje it aktive apparaat foar injecting flater. (ferplicht)
n	nûmer	Spesifisearje it oantal flaters om te ynjeksje. De standertwearde is 1. (Opsjoneel)
t	tiid	Ynterval tiid tusken ynjeksjes. (Fakultatyf)

Noat: Brûk quartus_fid -help om view alle beskikbere opsjes. De folgjende koade jout eksamples mei help fan de Fault Injection Debugger kommandorigel ynterface.
##########################################

• # Fyn út hokker USB-kabels beskikber binne foar dit eksimplaar
• # It resultaat lit sjen dat ien kabel beskikber is, mei de namme "USB-Blaster" #
• $ quartus_fid -list . . .
• Info: Kommando: quartus_fid –list
  1. USB-Blaster op sj-sng-z4 [USB-0] Info: Intel Quartus Prime 64-Bit Fault Injection Debugger wie suksesfol. 0 flaters, 0 warskôging
• ##########################################
• # Fyn hokker apparaten beskikber binne op USB-Blaster-kabel
• # It resultaat toant twa apparaten: in Stratix V A7, en in MAX V CPLD. #
• $ quartus_fid –kabel USB-Blaster -a
• Info: Kommando: quartus_fid –cable=USB-Blaster -a
• Info (208809): Mei help fan programmearkabel "USB-Blaster op sj-sng-z4 [USB-0]"
  1. USB-Blaster op sj-sng-z4 [USB-0]
• 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
• 020A40DD 5M2210Z/EPM2210
• Info: Intel Quartus Prime 64-Bit Fault Injection Debugger wie suksesfol.
• 0 flaters, 0 warskôgings
• ##########################################
• # Programmearje it Stratix V-apparaat
• # De opsje -index spesifiseart operaasjes útfierd op in ferbûn apparaat.
• # "=svgx.sof" assosjearret in .sof file mei it apparaat
• # "#p" betsjut programmearje it apparaat #
• $ quartus_fid –kabel USB-Blaster –index “@1=svgx.sof#p” . . .
• Info (209016): Apparaatyndeks konfigurearje 1
• Info (209017): Apparaat 1 befettet JTAG ID koade 0x029030DD
• Info (209007): Konfiguraasje slagge - 1 apparaat(en) konfigurearre
• Info (209011): operaasje(s) mei súkses útfierd
• Info (208551): Programma hântekening yn apparaat 1.
• Info: Intel Quartus Prime 64-Bit Fault Injection Debugger wie suksesfol.
• 0 flaters, 0 warskôgings
• ##########################################
• # Injeksje in fout yn it apparaat.
• # De operator #i jout oan om fouten te ynjeksje
• # -n 3 jout oan om 3 fouten te ynjeksje #
• $ quartus_fid –kabel USB-Blaster –index “@1=svgx.sof#i” -n 3
• Info: Kommando: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
• Info (208809): Mei help fan programmearkabel "USB-Blaster op sj-sng-z4 [USB-0]"
• Info (208521): Injects 3 flater(s) in device(s)
• Info: Intel Quartus Prime 64-Bit Fault Injection Debugger wie suksesfol.
• 0 flaters, 0 warskôgings
• ##########################################
• # Ynteraktive modus.
• # It brûken fan de #i-operaasje mei -n 0 set de debugger yn ynteraktive modus.
• # Tink derom dat 3 fouten yn 'e foarige sesje binne ynjeksje;
• # "E" lêst de flaters op it stuit yn 'e EMR Unloader IP-kearn. #
• $ quartus_fid –kabel USB-Blaster –index “@1=svgx.sof#i” -n 0
• Info: Kommando: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
• Info (208809): Mei help fan programmearkabel "USB-Blaster op sj-sng-z4 [USB-0]"
• Enter:
• 'F' om fout te ynjeksje
• 'E' om EMR te lêzen
• 'S' om flater(s) te skrobjen
• 'Q' om E
• Info (208540): Reading EMR array
• Info (208544): 3 frame flater(s) ûntdutsen yn apparaat 1.
• Info (208545): Flater #1: Single flater yn frame 0x1028 by bit 0x21EA.
• Info (10914): Flater #2: Net te korrigearjen multi-bit flater yn frame 0x1116.
• Info (208545): Flater #3: Single flater yn frame 0x1848 by bit 0x128C.
• 'F' om fout te ynjeksje
• 'E' om EMR te lêzen
• 'S' om flater(s) te skrobjen
• 'Q' om Q te ferlitten
• Info: Intel Quartus Prime 64-Bit Fault Injection Debugger wie suksesfol. 0 flaters, 0 warskôgings
• Info: Peak firtuele ûnthâld: 1522 megabytes
• Info: Ferwurking einige: Mon Novimber 3 18:50:00 2014
• Info: Ferline tiid: 00:00:29
• Info: Totale CPU tiid (op alle processors): 00:00:13

Targeted Fault Injection Feature

Noat

De Fault Injection Debugger injects willekeurich fouten yn 'e FPGA. De funksje Targeted Fault Injection lit jo lykwols fouten ynjeksje yn doelbere lokaasjes yn 'e CRAM. Dizze operaasje kin nuttich wêze, bygelyksample, as jo opmurken in SEU evenemint en wolle testen de FPGA of systeem antwurd op itselde evenemint nei't wizige in hersteltiid strategy. De funksje Targeted Fault Injection is allinich beskikber fanút de kommandorigelynterface. Jo kinne opjaan dat flaters wurde ynjeksje fan de kommandorigel of yn promptmodus. Related Ynformaasje

AN 539: Testmetoade of flaterdeteksje en -herstel mei CRC yn Intel FPGA-apparaten

In flaterlist opjaan fanút de kommandorigel

De funksje Targeted Fault Injection lit jo in flaterlist opjaan fan 'e kommandorigel, lykas werjûn yn' e folgjende eks.ample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ Wêr: c 1 jout oan dat de FPGA wurdt kontrolearre troch de earste kabel op jo kompjûter. i "@1= six.sof#i " jout oan dat it earste apparaat yn 'e keten is laden mei it objekt file svgx.sof en sil wurde ynjeksje mei flaters. n 2 jout oan dat twa flaters wurde ynjeksje. brûker=”@1= 0x2274 0x05EF 0x2264 0x0500” is in troch de brûker spesifisearre list fan ynjeksje fouten. Yn dizze eksample, apparaat 1 hat twa flaters: by frame 0x2274, bit 0x05EF en by frame 0x2264, bit 0x0500.

It opjaan fan in flaterlist út promptmodus

Jo kinne de funksje Targeted Fault Injection ynteraktyf betsjinje troch it oantal fouten op te jaan as 0 (-n 0). De Fault Injection Debugger presintearret kommando's foar promptmodus en har beskriuwingen.

Prompt Mode Kommando	Beskriuwing
F	Injeksje in fout
E	Lês de EMR
S	Scrub flaters
Q	Quit

Yn 'e promptmodus kinne jo it F-kommando allinich útjaan om in inkele fout te ynjeksje op in willekeurige lokaasje yn it apparaat. Yn it folgjende examples mei it F-kommando yn promptmodus, wurde trije flaters ynjeksje. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

• Flater 1 - Single bit flater by frame 0x12, bit 0x34
• Flater 2 - Net te korrigearjen flater by frame 0x56, bit 0x78 (in * jout in multi-bit flater oan)
• Flater 3 - Dûbele neistlizzende flater by frame 0x9A, bit 0xBC (a + jout in dûbele bitflater oan)

F 0x12 0x34 0x56 0x78 * Ien (standert) flater wurdt ynjeksje: Flater 1 - Single bit flater by frame 0x12, bit 0x34. Lokaasjes nei de earste frame / bit lokaasje wurde negearre. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

Trije flaters wurde ynjeksje:

• Flater 1 - Single bit flater by frame 0x12, bit 0x34
• Flater 2 - Net te korrigearjen flater by frame 0x56, bit 0x78
• Flater 3 - Dûbele neistlizzende flater by frame 0x9A, bit 0xBC
• Lokaasjes nei de earste 3 frame / bit pearen wurde negearre

Bepale CRAM Bit Lokaasjes

Noat: 

As de Fault Injection Debugger in CRAM EDCRC-flater detektearret, befettet it Error Message Register (EMR) it syndroom, framenûmer, bitlokaasje en flatertype (ien, dûbel of multi-bit) fan 'e ûntdutsen CRAM-flater. Bewarje tidens systeemtesten de EMR-ynhâld rapportearre troch de Fault Injection Debugger as jo in EDCRC-flater ûntdekke. Mei de opnommen EMR-ynhâld kinne jo it frame- en bitnûmers leverje oan 'e Fault Injection Debugger om de flaters opmurken by systeemtesten opnij te spyljen, om fierder te ûntwerpen en in systeemherstelreaksje op dy flater te karakterisearjen.

Related Information
AN 539: Testmetoade of flaterdeteksje en -herstel mei CRC yn Intel FPGA-apparaten

Avansearre kommandorigelopsjes: ASD-regio's en flatertypegewicht

Jo kinne de kommandorigelynterface fan Fault Injection Debugger brûke om flaters yn ASD-regio's te ynjeksje en de flatersoarten te gewichten. Earst spesifisearje jo de miks fan flatersoarten (single bit, dûbele neistlizzende, en multi-bit net te korrigearjen) mei it -gewicht . . opsje. Bygelyksample, foar in miks fan 50% inkele flaters, 30% dûbele neistlizzende flaters, en 20% multi-bit uncorrigable flaters, brûk de opsje -weight = 50.30.20. Brûk dan, om in ASD-regio te rjochtsjen, de -smh-opsje om de SMH op te nimmen file en jouwe de ASD-regio oan om te doelen. Bygelyksample: $ quartus_fid –cable=USB-BlasterII –index “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –number=30

Dizze eksample kommando:

• Programmearret it apparaat en ynjeksjet fouten (pi-string)
• Injects 100% single-bit flaters (100.0.0)
• Injects allinne yn ASD_REGION 2 (oanjûn troch de #2)
• Injects 30 flaters

Fault Injection IP Core User Guide Archives

IP Core Ferzje	Brûkersgids
18.0	Fault Injection Intel FPGA IP Core User Guide
17.1	Intel FPGA Fault Injection IP Core User Guide
16.1	Altera Fault Injection IP Core User Guide
15.1	Altera Fault Injection IP Core User Guide

As in IP-kearnferzje net fermeld is, jildt de brûkersgids foar de foarige IP-kearnferzje.

Document Revision Skiednis foar Fault Injection IP Core User Guide

Dokumint Ferzje	Intel Quartus Prime Ferzje	Feroarings
2019.07.09	18.1	Updated de Fault Injection IP Pin Beskriuwing ûnderwerp te ferdúdlikjen de Reset, error_injected, en error_scrubbed sinjalen.
2018.05.16	18.0	• De folgjende ûnderwerpen tafoege fan Intel Quartus Prime Pro Edition Handbook: —   Defining Fault Injection Areas en subûnderwerpen. —   Mei help fan de Fault Injection Debugger en subûnderwerpen. —   Kommando-rigel ynterface en subûnderwerpen. • Omdoopt Intel FPGA Fault Injection IP kearn nei Fault Injection Intel FPGA IP.

Datum	Ferzje	Feroarings
2017.11.06	17.1	• Rebranded as Intel. • Added Intel Cyclone 10 GX apparaat stipe.
2016.10.31	16.1	Updated apparaat stipe.
2015.12.15	15.1	• Feroare Quartus II nei Quartus Prime software. • Fêste selsferwizing relatearre keppeling.
2015.05.04	15.0	Inisjele release.

 

Dokuminten / Resources

intel UG-01173 Fault Injection FPGA IP Core [pdf] Brûkersgids UG-01173 Fault Injection FPGA IP Core, UG-01173, Fault Injection FPGA IP Core, Ynjeksje c, Ynjeksje FPGA IP Core

Referinsjes

• User Manual