intel UG-01173 Fault Injection FPGA IP Core

Fault Injection Intel® FPGA IP Core Erabiltzailearen Gida

Fault Injection Intel® FPGA IP nukleoak akatsak txertatzen ditu FPGA gailu baten konfigurazio RAM-an (CRAM). Prozedura honek funtzionamendu arruntean gerta daitezkeen akats bigunak simulatzen ditu gertaera bakarreko gorabeherak (SEU) direla eta. SEUak gertakari arraroak dira eta, beraz, zailak dira probatzea. Fault Injection IP nukleoa zure diseinuan instantziatu eta zure gailua konfiguratu ondoren, Intel Quartus® Prime Fault Injection Debugger tresna erabil dezakezu FPGAn nahita akatsak eragiteko sistemak akats hauen aurrean duen erantzuna probatzeko.

Lotutako informazioa

• Gertaera bakarreko gorabeherak
• AN 737: SEU detekzioa eta berreskuratzea Intel Arria 10 gailuetan

Ezaugarriak

• Gertaera bakarreko eten funtzionalak (SEFI) arintzeko sistemaren erantzuna ebaluatzeko aukera ematen du.
• SEFI karakterizazioa etxean egiteko aukera ematen du, sistema osoko habe-probak egiteko beharra ezabatuz. Horren ordez, habe-probak denboran (FIT)/Mb neurketetara mugatu ditzakezu gailu mailan.
• Eskalatu FIT tasak zure diseinu-arkitekturari dagokion SEFI ezaugarriaren arabera. Akatsen injekzioak ausaz banatu ditzakezu gailu osoan zehar, edo eremu funtzional zehatzetara mugatu probak bizkortzeko.
• Optimizatu zure diseinua gertaera bakar baten gorabeherak (SEU) eragindako etenaldiak murrizteko.

Gailuaren laguntza

Fault Injection IP nukleoak Intel Arria® 10, Intel Cyclone® 10 GX eta Stratix® V familiako gailuak onartzen ditu. Cyclone V familiak Fault Injection onartzen du eskaera-kodean -SC atzizkia duten gailuetan. Jarri harremanetan tokiko salmenta-ordezkariarekin -SC atzizkia Cyclone V gailuei buruzko informazioa eskatzeko.

Baliabideen erabilera eta errendimendua
Intel Quartus Prime softwareak baliabideen estimazio hau sortzen du Stratix V A7 FPGArako. Beste gailu batzuen emaitzak antzekoak dira.

Intel Corporation. Eskubide guztiak erreserbatuak. Intel, Intel logotipoa eta beste Intel marka Intel Corporation edo bere filialen marka komertzialak dira. Intel-ek bere FPGA eta erdieroaleen produktuen errendimendua bermatzen du uneko zehaztapenekin, Intel-en berme estandarraren arabera, baina edozein unetan edozein produktu eta zerbitzutan aldaketak egiteko eskubidea gordetzen du jakinarazi gabe. Intel-ek ez du bere gain hartzen hemen deskribatutako edozein informazio, produktu edo zerbitzuren aplikazio edo erabileratik eratorritako erantzukizunik edo erantzukizunik, Intel-ek idatziz berariaz hitzartutakoa izan ezik. Intel-eko bezeroei gomendatzen zaie gailuaren zehaztapenen azken bertsioa eskuratzea argitaratutako edozein informaziotan oinarritu aurretik eta produktu edo zerbitzuen eskaerak egin aurretik. *Beste izen eta markak beste batzuen jabetza direla erreklamatu daitezke.

Fault Injection IP Core FPGA Errendimendua eta Baliabideen Erabilera

Gailua	ALMak	Erregistro logikoak		M20K
		Lehen mailakoa	Bigarren mailakoa
Stratix V A7	3,821	5,179	0	0

Intel Quartus Prime softwarearen instalazioak Intel FPGA IP liburutegia barne hartzen du. Liburutegi honek IP nukleo erabilgarri asko eskaintzen ditu produkzioan erabiltzeko lizentzia gehigarririk beharrik gabe. Intel FPGA IP nukleo batzuek lizentzia bereizi bat erostea eskatzen dute ekoizpen erabiltzeko. Intel FPGA IP Ebaluazio Moduak baimendutako Intel FPGA IP nukleo hauek simulazioan eta hardwarean ebaluatzeko aukera ematen du, ekoizpen osoko IP core lizentzia bat erostea erabaki aurretik. Intel IP nukleo lizentziadunentzako ekoizpen-lizentzia osoa erosi behar duzu hardware-probak amaitu ondoren eta IPa produkzioan erabiltzeko prest zaudenean. Intel Quartus Prime softwareak lehenespenez kokapen hauetan instalatzen ditu IP nukleoak:

IP Core Instalazio Bidea

IP Core Instalazio-kokapenak

Kokapena	Softwarea	Plataforma
:\intelFPGA_pro\quartus\ip\altera	Intel Quartus Prime Pro Edition	Windows *
:\intelFPGA\quartus\ip\altera	Intel Quartus Prime Standard Edition	Leihoak
:/intelFPGA_pro/quartus/ip/altera	Intel Quartus Prime Pro Edition	Linux *
:/intelFPGA/quartus/ip/altera	Intel Quartus Prime Standard Edition	Linux

Oharra: Intel Quartus Prime softwareak ez du espaziorik onartzen instalazio-bidean.

IP Nukleoak pertsonalizatzea eta sortzea
IP nukleoak pertsonaliza ditzakezu hainbat aplikazio onartzeko. Intel Quartus Prime IP Katalogoak eta parametroen editoreak IP oinarrizko portuak, eginbideak eta irteera azkar hautatzeko eta konfiguratzeko aukera ematen du. files.

IP katalogoa eta parametroen editorea
IP Katalogoak zure proiekturako eskuragarri dauden IP nukleoak erakusten ditu, Intel FPGA IP eta IP Katalogoko bilaketa-bidera gehitzen dituzun beste IP batzuk barne. Erabili IP Katalogoaren ezaugarri hauek IP nukleo bat aurkitzeko eta pertsonalizatzeko:

• Iragazi IP katalogoa gailu familia aktiboaren IP erakusteko edo gailu familia guztien IP Erakutsi. Proiekturik irekita ez baduzu, hautatu IP Katalogoko Gailuen Familia.
• Idatzi Bilatu eremuan IP katalogoan edozein IP nukleoaren izen osoa edo partziala aurkitzeko.
• Egin klik eskuineko botoiaz IP nukleoaren izen batean IP Katalogoan onartzen diren gailuei buruzko xehetasunak bistaratzeko, IP nukleoaren instalazio karpeta irekitzeko eta IP dokumentaziorako estekak ikusteko.
• Egin klik Bilatu Partner IP to access partner IP information on the web.

Parametroen editoreak IP aldakuntzaren izena, aukerako atakak eta irteera zehazteko eskatzen dizu file belaunaldi aukerak. Parametroen editoreak goi-mailako Intel Quartus Prime IP bat sortzen du file (.ip) Intel Quartus Prime Pro Edition proiektuetako IP aldakuntza baterako. Parametroen editoreak goi-mailako Quartus IP bat sortzen du file (.qip) Intel Quartus Prime Standard Edition proiektuetako IP aldakuntza baterako. Hauek files-ek proiektuko IP aldakuntza adierazten dute eta parametrizazio-informazioa gordetzen dute.

IP parametroen editorea (Intel Quartus Prime Standard Edition)

IP Core Sorkuntzako irteera (Intel Quartus Prime Pro Edition)

Intel Quartus Prime softwareak irteera hau sortzen du file Platform Designer sistema baten parte ez diren IP nukleo indibidualentzako egitura.

Banakako IP Core Sorkuntzako irteera (Intel Quartus Prime Pro Edition)

• Zure IP core aldakuntzarako onartzen eta gaituta badago.

Irteera FileIntel FPGA IP Generation

File Izena	Deskribapena
<zure_ip>.ip	Goi-mailako IP aldakuntza file zure proiektuan IP nukleo baten parametrizazioa dauka. IP aldakuntza Platform Designer sistema baten parte bada, parametro-editoreak .qsys bat ere sortzen du file.
<zure_ip>.cmp	VHDL osagaien adierazpena (.cmp) file testu bat da file VHDL diseinuan erabiltzen dituzun tokiko definizio generikoak eta portuen definizioak dituena files.
<zure_ip>_generation.rpt	IP edo Platform Designer sorrerako erregistroa file. IP sortzean mezuen laburpena erakusten du.
jarraitu…

File Izena	Deskribapena
<zure_ip>.qgsimc (Platform Designer sistemak soilik)	Simulazioaren cachea file .qsys eta .ip konparatzen dituena files Platform Designer sistemaren eta IP nukleoaren egungo parametrizazioarekin. Konparazio honek zehazten du Platform Designer-ek HDL-aren birsorkuntza saltatu dezakeen.
<zure_ip>.qgsynth (Platform Designer sistemak soilik)	Sintesiaren cachea file .qsys eta .ip konparatzen dituena files Platform Designer sistemaren eta IP nukleoaren egungo parametrizazioarekin. Konparazio honek zehazten du Platform Designer-ek HDL-aren birsorkuntza saltatu dezakeen.
<zure_ip>.qip	IP osagaia integratzeko eta biltzeko informazio guztia dauka.
<zure_ip>.csv	IP osagaiaren berritze-egoerari buruzko informazioa dauka.
.bsf	Bloke Diagraman erabiltzeko IP aldakuntzaren sinboloa Files (.bdf).
<zure_ip>.spd	Sarrera file ip-make-simscript-ek simulazio-scriptak sortzeko eskatzen duela. .spd file zerrenda bat dauka files simulaziorako sortzen duzun, hasieratzen dituzun oroitzapenei buruzko informazioarekin batera.
<zure_ip>.ppf	Pin Planner File (.ppf) Pin Planner-ekin erabiltzeko sortzen dituzun IP osagaien ataka eta nodo esleipenak gordetzen ditu.
<zure_ip> _bb.v	Erabili Verilog blackbox (_bb.v) file modulu hutsaren deklarazio gisa, kutxa beltz gisa erabiltzeko.
<zure_ip>_inst.v edo _inst.vhd	HDL adibidezample instantziazio txantiloia. Kopiatu eta itsatsi honen edukia file zure HDL sartu file IP aldakuntza instantziatzeko.
<zure_ip>.erregmapa	IPak erregistro-informazioa badu, Intel Quartus Prime softwareak .regmap sortzen du file. Erregmapa file maisu eta esklabo interfazeen erregistro-mapa informazioa deskribatzen du. Hau file osagarriak .sopcinfo file sistemari buruzko erregistro-informazio zehatzagoa emanez. Hau file erregistroa bistaratzea ahalbidetzen du views eta erabiltzaileak pertsonaliza daitezkeen estatistikak System Consolen.
<zure_ip>.svd	HPS sistemaren arazketa tresnei aukera ematen die view Platform Designer sistema baten barruan HPSra konektatzen diren periferikoen erregistro-mapak. Sintesian, Intel Quartus Prime softwareak .svd gordetzen du file.sof-eko sistemaren kontsolaren maisuentzat ikusgai dagoen interfaze esklaborako file arazketa saioan. Sistemaren kontsolak atal hau irakurtzen du, plataforma-diseinatzaileak erregistro-mapen informazioa kontsultatzen duena. Sistemaren esklaboentzat, Platform Designer-ek izenaren arabera sartzen ditu erregistroetara.
<zure_ip>.v <zure_ip>.vhd	HDL files, azpimodulu edo seme-alaba IP nukleo bakoitza instantziatzen duten sintesia edo simulaziorako.
tutorea/	Simulazio bat konfiguratzeko eta exekutatzeko msim_setup.tcl script bat dauka.
aldek/	Rivierapro_setup.tcl script bat dauka simulazio bat konfiguratzeko eta exekutatzeko.
/synopsys/vcs /synopsys/vcsmx	Simulazio bat konfiguratzeko eta exekutatzeko vcs_setup.sh shell script bat dauka. vcsmx_setup.sh eta synopsys_sim.setup shell script bat dauka file simulazio bat konfiguratu eta exekutatzeko.
/kadentzia	ncsim_setup.sh shell script bat eta beste konfigurazio batzuk ditu files simulazio bat konfiguratu eta exekutatzeko.
/xzelioa	Simulagailu paraleloko shell script xcelium_setup.sh eta beste konfigurazio batzuk ditu files simulazio bat konfiguratu eta exekutatzeko.
/azpimoduluak	HDL dauka files IP core azpimodulurako.
<IP azpimodulua>/	Platform Designer-ek /synth eta /sim azpidirektorioak sortzen ditu Platform Designer-ek sortzen duen IP azpimodulu direktorio bakoitzeko.

Deskribapen funtzionala
Fault Injection IP nukleoarekin, diseinatzaileek SEFI karakterizazioa egin dezakete barnean, FIT tasak SEFI karakterizazioaren arabera eskalatu eta diseinuak optimizatu SEUen eragina murrizteko.

Gertaera bakarreko asaldura arintzea

Zirkuitu integratuak eta FPGA bezalako gailu logiko programagarriak SEUak jasan ditzakete. SEUak ausazko gertakari ez suntsitzaileak dira, bi iturri nagusik eragindakoak: alfa partikulak eta izpi kosmikoetako neutroiak. Erradiazioak erregistro logikoa, txertatutako memoria bit edo konfigurazio RAM (CRAM) bit bat bere egoera iraultzea eragin dezake, eta, ondorioz, gailuaren ustekabeko funtzionamendua eragin dezake. Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V eta gailu berriek CRAM gaitasun hauek dituzte:

• Erroreak hautemateko erredundantzia ziklikoa egiaztatzea (EDCRC)
• CRAM nahasi baten zuzenketa automatikoa (scrubbing)
• CRAM egoera nahasi bat sortzeko gaitasuna (matxura injekzioa)

Intel FPGA gailuetan SEU arintzeari buruzko informazio gehiago lortzeko, ikusi dagokion gailuaren eskuliburuko SEU arintzeari buruzko kapitulua.

Matxura Injekzio IP Pin Deskribapena

Fault Injection IP nukleoak honako I/O pin hauek ditu.

Matxura Injekzio IP Core I/O Pinak

Pin izena	Pin Zuzendaritza	Pin deskribapena
crcerror_pin	sarrera	Errore-mezuaren sarrera Erregistratu Deskargatzailea Intel FPGA IP (EMR Unloader IP). Seinale hau gailuaren EDCRC-k CRC errore bat hautematen duenean baieztatzen da.
emr_data	sarrera	Errore-mezuen erregistroa (EMR) edukia. Ikusi gailuaren eskuliburu egokia EMR eremuetarako. Sarrera honek Avalon Streaming datu interfazearen seinalearekin bat dator.
emr_balioa	sarrera	Emr_data sarrerek baliozko datuak dituztela adierazten du. Hau Avalon Streaming-en baliozko interfaze-seinalea da.
Berrezarri	sarrera	Modulua berrezartzeko sarrera. Berrezartzea guztiz kontrolatzen du Fault Injection debugger-ek.
error_injected	irteera	Errore bat injektatu dela adierazten du CRAM-en J bidez agindu bezalaTAG interfazea. Seinale honek baieztatzen duen denbora J-ren ezarpenen araberakoa daTAG TCK eta kontrol-blokeen seinaleak. Normalean, denbora TCK seinalearen 20 erloju-ziklo ingurukoa da.
error_scrubbed	irteera	Gailuaren garbiketa amaitu dela adierazten du J bidez agindu bezalaTAG interfazea. Seinale honek baieztatzen duen denbora J-ren ezarpenen araberakoa daTAG TCK eta kontrol-blokeen seinaleak. Normalean, denbora TCK seinalearen 20 erloju-ziklo ingurukoa da.
intosc	irteera	Aukerako irteera. Fault Injection IP-ak erloju hau erabiltzen du, adibidezample, EMR_unloader blokea erlojutzeko.

Matxura Injekzio IP Pin Diagrama

Fault Injection Araztailea eta Fault Injection IP Core erabiliz

Fault Injection Araztatzaileak Fault Injection IP nukleoarekin batera funtzionatzen du. Lehenik eta behin, zure diseinuan IP nukleoa instantziatzen duzu, konpilatu eta ondoriozko konfigurazioa deskargatu file zure gailuan. Ondoren, Fault Injection Debugger exekutatzen duzu Intel Quartus Prime softwaretik edo komando-lerrotik akats bigunak simulatzeko.

• Fault Injection Debugger-ek akatsen injekzio-esperimentuak modu interaktiboarekin edo batch komandoen bidez funtzionatzeko aukera ematen du, eta akatsen injekzioetarako zure diseinuko eremu logikoak zehazteko aukera ematen du.
• Komando-lerroko interfazea erabilgarria da script baten bidez arazketa exekutatzeko.

Oharra

Fault Injection Araztailea Fault Injection IP nukleoarekin komunikatzen da JTAG interfazea. Fault Injection IP-ak J-ren komandoak onartzen dituTAG interfazea eta egoeraren berri ematen du JTAG interfazea. Fault Injection IP core logika bigunean inplementatzen da zure gailuan; beraz, logika erabilera hori kontuan hartu behar duzu zure diseinuan. Metodologia bat zure diseinuak SEUri emandako erantzuna laborategian ezaugarritzea da eta, ondoren, IP muina ezabatzea inplementatutako azken diseinutik.

Fault Injection IP nukleoa IP nukleo hauekin erabiltzen duzu:

• Error Message Register Unloader IP nukleoa, Intel FPGA gailuetan erroreak hautemateko zirkuituen datuak irakurtzen eta gordetzen dituena.
• (Aukera) SEU detekzio aurreratua Intel FPGA IP nukleoa, bit bakarreko erroreen kokapenak gailuaren funtzionamenduan zehar sentsibilitate-mapa batekin konparatzen dituena, akats bigun batek eragiten dion ala ez zehazteko.

Matxura injekzio arazketa amaitu daview Blokearen diagrama

Oharrak:

1. Fault Injection IP-k helburuko logikaren bitak iraultzen ditu.
2. Fault Injection debugger eta Advanced SEU Detection IP-ek EMR Unloader instantzia bera erabiltzen dute.
3. SEU detekzio aurreratua IP nukleoa aukerakoa da.

Lotutako informazioa

• SMHri buruz Files 13. orrialdean
• EMR Unloader IP Core-ri buruz 10. orrialdean
• SEU detekzio aurreratuaren IP Core-ri buruz 11. orrialdean

Fault Injection IP Core instantziatzea

OHARRA

Fault Injection IP nukleoak ez du parametrorik ezarri behar. IP nukleoa erabiltzeko, sortu IP instantzia berri bat, sartu zure Platform Designer (estandarra) sisteman eta konektatu seinaleak behar bezala. Fault Injection IP nukleoa EMR Unloader IP nukleoarekin erabili behar duzu. Fault Injection eta EMR Unloader IP nukleoak Platform Designer-en eta IP Katalogoan daude eskuragarri. Aukeran, zuzenean instantzia ditzakezu zure RTL diseinuan, Verilog HDL, SystemVerilog edo VHDL erabiliz.

EMR Unloader IP Core-ri buruz
EMR Unloader IP nukleoak EMR-rako interfaze bat eskaintzen du, gailuaren EDCRC-k etengabe eguneratzen duena, gailuaren CRAM bit CRC akats bigunak ikusteko.

Example Platform Designer System Fault Injection IP Core eta EMR Unloader IP Core barne

Example Fault Injection IP Core eta EMR Unloader IP Core Block Diagrama

Lotutako informazioa
Errore-mezua Erregistratu Deskargatzailea Intel FPGA IP Core Erabiltzailearen Gida

SEU detekzio aurreratuaren IP Nukleoari buruz

Erabili SEU detekzio aurreratua (ASD) IP muina SEU tolerantzia diseinuaren kezka denean. EMR Unloader IP nukleoa ASD IP nukleoarekin erabili behar duzu. Hori dela eta, ASD IP eta Fault Injection IP diseinu berean erabiltzen badituzu, EMR Unloader irteera partekatu beharko dute Avalon®-ST zatitzaile osagai baten bidez. Hurrengo irudiak Platform Designer sistema bat erakusten du, non Avalon-ST banatzaile batek EMR edukia ASD eta Fault Injection IP nukleoetara banatzen duen.

ASD eta Fault Injection IP plataforma bera diseinatzailearen sisteman erabiltzea

Lotutako informazioa
SEU detekzio aurreratua Intel FPGA IP Core Erabiltzailearen Gida

Matxurak Injekzio Eremuak zehaztea
FPGAren eskualde zehatzak defini ditzakezu matxurak injekziorako Sentsibilitate maparen goiburua (.smh) erabiliz file. SMH file gailuaren CRAM biten koordenatuak, esleitutako eskualdea (ASD Eskualdea) eta kritikotasuna gordetzen ditu. Diseinu prozesuan hierarkia erabiltzen duzu tageskualdea sortzeko ging. Ondoren, konpilazioan, Intel Quartus Prime Assembler-ek SMH sortzen du file. Fault Injection debugger-ek errore-injekzioak mugatzen ditu SMHn definitzen dituzun gailu-eskualde zehatzetara file.

Hierarkia egitea Tagging
Proba egiteko FPGA eskualdeak definitzen dituzu ASD Eskualde bat kokapenari esleituta. Diseinuaren hierarkiaren edozein zatiren ASD Eskualdeko balio bat zehaztu dezakezu Diseinu-partizioak leihoa erabiliz.

1. Aukeratu Esleipenak ➤ Diseinu partizioak leihoa.
2. Egin klik eskuineko botoiarekin goiburuko errenkadaren edozein lekutan eta aktibatu ASD Eskualdea ASD Eskualdea zutabea bistaratzeko (dagoeneko bistaratzen ez bada).
3. Sartu 0tik 16ra arteko balio bat edozein partiziorako ASD Eskualde zehatz bati esleitzeko.
   • ASD eskualdea 0 erabiltzen ez diren gailuaren zatietarako gordeta dago. Eskualde honi partizio bat esleitu diezaiokezu, ez-kritiko gisa zehazteko.
   • ASD eskualdea 1 eskualde lehenetsia da. Erabilitako gailuaren zati guztiak eskualde honetara esleitzen dira, ASD Eskualdearen esleipena esplizituki aldatzen ez baduzu.

SMHri buruz Files

SMH file informazio hau dauka:

• Hierarkia erabiltzen ari ez bazara tagging (hau da, diseinuak ez du ASD Eskualdearen esleipen espliziturik diseinuaren hierarkian), SMH file CRAM bit guztiak zerrendatzen ditu eta diseinurako sentikorra den adierazten du.
• Hierarkia egin baduzu tagging eta lehenetsitako ASD Eskualdeko esleipenak aldatu ziren, SMH file CRAM bit guztiak zerrendatzen ditu eta ASD eskualdea esleituta dago.

Fault Injection Araztatzaileak injekzioak mugatu ditzake zehaztutako eskualde batera edo gehiagotara. Muntatzailea SMH bat sortzeko bideratzea file:

• Aukeratu Esleipenak ➤ Gailua ➤ Gailua eta Pin aukerak ➤ Erroreak hautemateko CRC.
• Aktibatu Sortu SEU sentikortasun-mapa file (.smh) aukera.

Fault Injection arazketa erabiltzea

OHARRA
Fault Injection debugger erabiltzeko, zure gailura konektatzen zara JTAG interfazea. Ondoren, konfiguratu gailua eta egin akatsen injekzioa. Fault Injection debugger abiarazteko, aukeratu Tresnak ➤ Fault Injection debugger Intel Quartus Prime softwarean. Gailua konfiguratzea edo programatzea Programatzailerako edo Signal Tap Logic Analyzer-erako erabiltzen den prozeduraren antzekoa da.

Matxura injekzio arazketa

Zure JTAG katea:

1. Sakatu Hardwarearen konfigurazioa. Tresnak zure ordenagailura konektatutako programazio-hardwarea bistaratzen du.
2. Hautatu erabili nahi duzun programazio hardwarea.
3. Sakatu Itxi.
4. Egin klik Detektatzeko automatikoa, gailu-katea J-n aurkitutako gailu programagarriekin betetzen duenaTAG katea.

Lotutako informazioa
Matxura zuzendutako injekzio eginbidea 21. orrialdean

Hardware eta software eskakizunak

Fault Injection araztailea erabiltzeko hardware eta software hauek behar dira:

• Fault Injection IP nukleoa gaitzen duen Intel FPGA lizentziako FEATURE lerroa. Informazio gehiago lortzeko, jarri harremanetan zure tokiko Intel FPGA salmenta-ordezkariarekin.
• Deskargatu kablea (Intel FPGA Download Cable, Intel FPGA Download Cable II, edo II).
• Intel FPGA garapen-kit edo erabiltzaileak diseinatutako plaka JTAG proban dagoen gailuarekin konexioa.
• (Aukerakoa) Zure Intel FPGA lizentzian SEU Detekzio Aurreratua IP nukleoa gaitzen duen FEATURE lerroa.

Zure gailua eta akatsen injekzio arazketa-arazlea konfiguratzea

Fault Injection Araztatzaileak .sof eta (aukeran) Sentsibilitate Maparen goiburua (.smh) erabiltzen ditu file. Software Objektua File (.sof) FPGA konfiguratzen du. .smh file gailuko CRAM biten sentsibilitatea definitzen du. .smh bat ematen ez baduzu file, Fault Injection Debugger-ek akatsak ausaz injektatzen ditu CRAM bitetan zehar. .sof bat zehazteko:

1. Hautatu konfiguratu nahi duzun FPGA Gailu-katearen koadroan.
2. Sakatu Hautatu File.
3. Nabigatu .sof-era eta egin klik Ados. Fault Injection Araztatzaileak .sof irakurtzen du.
4. (Aukerakoa) Hautatu SMH file.
   SMHrik zehazten ez baduzu file, Fault Injection Araztatzaileak akatsak ausaz injektatzen ditu gailu osoan zehar. SMH bat zehazten baduzu file, injekzioak zure gailuko erabilitako eremuetara muga ditzakezu.
   • Egin klik eskuineko botoiaz Gailuaren katearen koadroan eta, ondoren, sakatu Hautatu SMH File.
   • Hautatu zure SMH file.
   • Sakatu Ados.
5. Aktibatu Programa/Konfiguratu.
6. Sakatu Hasi.

Fault Injection Araztatzaileak gailua konfiguratzen du .sof erabiliz.

SMH hautatzeko testuinguruko menua File

Akatsen injekziorako eskualdeak mugatzea

SMH bat kargatu ondoren file, Fault Injection Araztatzailea zuzen dezakezu ASD eskualde zehatzetan soilik funtziona dezan. Matxurak injektatzeko ASD eskualdea(k) zehazteko:

1. Egin klik eskuineko botoiaz FPGA Gailu-katearen koadroan, eta egin klik Erakutsi Gailuen Sentsibilitate-Mapa.
2. Hautatu matxura injekziorako ASD eskualdea(k).

Gailuaren sentsibilitatearen mapa Viewer

Errore motak zehaztea

Injekziorako hainbat akats mota zehaztu ditzakezu.

• Akats bakarrak (SE)
• Aldamen bikoitzeko erroreak (DAE)
• Bit anitzeko erroreak zuzenezinak (EMBE)

Intel FPGA gailuek aldameneko errore bakarrak eta bikoitzak autozuzen ditzakete garbiketa funtzioa gaituta badago. Intel FPGA gailuek ezin dituzte bit anitzeko akatsak zuzendu. Ikus SEUak arintzeari buruzko kapitulua errore hauen arazketari buruzko informazio gehiago lortzeko. Injektatu beharreko akatsen nahasketa eta injekzio denbora tartea zehaztu ditzakezu. Injekzio denbora-tartea zehazteko:

1. Fault Injection arazketan, aukeratu Tresnak ➤ Aukerak.
2. Arrastatu kontrolagailu gorria erroreen nahasketara. Bestela, nahasketa zenbakiz zehaztu dezakezu.
3. Zehaztu injekzio tartearen denbora.
4. Sakatu Ados.

12. Irudia SEU faila-moten nahasketa zehaztea

Lotutako informazioa Gertaera bakarra arintzea

Akatsak injektatzen

Akatsak hainbat modutan sar ditzakezu:

• Injektatu errore bat komandoan
• Sartu hainbat errore komandoan
• Injektatu erroreak gelditzeko agindu arte

Akats hauek injektatzeko:

1. Aktibatu Inject Fault aukera.
2. Aukeratu errore-injekzioa hainbat iteraziotan edo gelditu arte exekutatu nahi duzun:
   • Gelditu arte exekutatzeko aukeratzen baduzu, Fault Injection Araztatzaileak erroreak sartzen ditu Tresnak ➤ Aukerak elkarrizketa-koadroan zehaztutako tartean.
   • Errore-injekzioa iterazio kopuru zehatz baterako exekutatu nahi baduzu, idatzi zenbakia.
3. Sakatu Hasi.

Oharra: Fault Injection Araztailea zehaztutako iterazio-kopururako exekutatzen da edo gelditu arte. Intel Quartus Prime Messages leihoak injektatzen diren akatsei buruzko mezuak erakusten ditu. Injektatutako akatsei buruzko informazio gehiago lortzeko, sakatu Irakurri EMR. Fault Injection Araztatzaileak gailuaren EMR irakurtzen du eta edukia bistaratzen du Mezuak leihoan.

Intel Quartus Prime Error Injection eta EMR edukiaren mezuak

Akatsak grabatzeko
Injektatutako edozein akatsen kokapena erregistra dezakezu Intel Quartus Prime mezuak leihoan jakinarazitako parametroak kontuan hartuta. Bada, adibidezampIzan ere, injektatutako akats batek errepikatu nahi duzun portaera sortzen du, kokapen hori bideratu dezakezu injekziorako. Helburuko injekzioa egiten duzu Fault Injection Debugger komando-lerroko interfazea erabiliz.

Injektatutako akatsak garbitzea
FPGAren funtzio normala berreskuratzeko, sakatu Scrub. Errore bat garbitzen duzunean, gailuaren EDCRC funtzioak erabiltzen dira akatsak zuzentzeko. Garbiketa mekanismoa gailuaren funtzionamenduan erabiltzen denaren antzekoa da.

Komando-lerroko interfazea
Fault Injection debugger exekutatu dezakezu komando-lerroan quartus_fid exekutagarriarekin, eta hori erabilgarria da script batetik akatsen injekzioa egin nahi baduzu.

5. taula. Aginte-lerroaren argudioak Matxurak injekziorako

Argudio laburra	Argudio luzea	Deskribapena
c	kablea	Zehaztu programazio-hardwarea edo kablea. (Derrigorrezkoa)
i	aurkibidea	Zehaztu matxura injektatzeko gailu aktiboa. (Derrigorrezkoa)
n	zenbakia	Zehaztu injektatu beharreko errore kopurua. Balio lehenetsia da 1. (Aukerakoa)
t	denbora	Injekzioen arteko tartea. (Aukerakoa)

Oharra: Erabili quartus_fid –help to view eskuragarri dauden aukera guztiak. Ondorengo kodeak eskaintzen du adibampFault Injection Debugger komando lerroko interfazea erabiliz.
############################################

• # Aurki ezazu zein USB kable dauden eskuragarri instantzia honetarako
• # Emaitza erakusten du kable bat eskuragarri dagoela, "USB-Blaster" izenekoa #
• $ quartus_fid –zerrenda . . .
• Informazioa: Komandoa: quartus_fid –list
  1. USB-Blaster sj-sng-z4-n [USB-0] Informazioa: Intel Quartus Prime 64-bit Fault Injection debugger arrakastatsua izan da. 0 errore, 0 abisu
• ###########################################
• # Bilatu zein gailu dauden eskuragarri USB-Blaster kablean
• # Emaitzak bi gailu erakusten ditu: Stratix V A7 bat eta MAX V CPLD bat. #
• $ quartus_fid –kablea USB-Blaster -a
• Informazioa: Komandoa: quartus_fid –cable=USB-Blaster -a
• Informazioa (208809): "USB-Blaster on sj-sng-z4 [USB-0]" programazio kablea erabiliz
  1. USB-Blaster sj-sng-z4-n [USB-0]
• 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
• 020A40DD 5M2210Z/EPM2210
• Informazioa: Intel Quartus Prime 64-bit Fault Injection Araztaileak arrakasta izan du.
• 0 errore, 0 abisu
• ###########################################
• # Programatu Stratix V gailua
• # –index aukerak konektatutako gailu batean egindako eragiketak zehazten ditu.
• # "=svgx.sof"-k .sof bat lotzen du file gailuarekin
• # "#p" gailua # programatzea esan nahi du
• $ quartus_fid –kablea USB-Blaster –index “@1=svgx.sof#p” . . .
• Informazioa (209016): Gailuaren indizea 1 konfiguratzen
• Informazioa (209017): 1. gailuak JTAG ID kodea 0x029030DD
• Informazioa (209007): konfigurazioa arrakastatsua da — 1 gailu konfiguratuta
• Informazioa (209011): arrakastaz burututako eragiketak
• Informazioa (208551): Programatu sinadura 1. gailuan.
• Informazioa: Intel Quartus Prime 64-bit Fault Injection Araztaileak arrakasta izan du.
• 0 errore, 0 abisu
• ###########################################
• # Injektatu matxura bat gailuan.
• # #i operadoreak akatsak sartzea adierazten du
• # -n 3-k 3 akats injektatzea adierazten du #
• $ quartus_fid –kable USB-Blaster –index “@1=svgx.sof#i” -n 3
• Informazioa: Komandoa: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
• Informazioa (208809): "USB-Blaster on sj-sng-z4 [USB-0]" programazio kablea erabiliz
• Informazioa (208521): 3 errore injektatzen ditu gailuetan
• Informazioa: Intel Quartus Prime 64-bit Fault Injection Araztaileak arrakasta izan du.
• 0 errore, 0 abisu
• ###########################################
• # Modu interaktiboa.
• # #i eragiketa -n 0-rekin erabiltzeak araztailea modu interaktiboan jartzen du.
• # Kontuan izan aurreko saioan 3 akats injektatu zirela;
• # "E"-k EMR Unloader IP nukleoan dauden akatsak irakurtzen ditu. #
• $ quartus_fid –kable USB-Blaster –index “@1=svgx.sof#i” -n 0
• Informazioa: Komandoa: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
• Informazioa (208809): "USB-Blaster on sj-sng-z4 [USB-0]" programazio kablea erabiliz
• Sartu:
• 'F' matxura injektatzeko
• 'E' EMR irakurtzeko
• 'S' akatsak garbitzeko
• 'Q' E irteteko
• Informazioa (208540): EMR array irakurtzen
• Informazioa (208544): 3 fotograma-errore detektatu dira 1 gailuan.
• Informazioa (208545): Error #1: Errore bakarra 0x1028 fotograman 0x21EA bit-ean.
• Informazioa (10914): Error #2: Zuzenezina den bit anitzeko errorea 0x1116 fotograman.
• Informazioa (208545): Error #3: Errore bakarra 0x1848 fotograman 0x128C bit-ean.
• 'F' matxura injektatzeko
• 'E' EMR irakurtzeko
• 'S' akatsak garbitzeko
• 'Q' Q irteteko
• Informazioa: Intel Quartus Prime 64-bit Fault Injection Araztaileak arrakasta izan du. 0 errore, 0 abisu
• Informazioa: Gehienezko memoria birtuala: 1522 megabyte
• Informazioa: Prozedura amaitu zen: 3ko azaroaren 18an, 50:00:2014
• Informazioa: Igarotako denbora: 00:00:29
• Informazioa: PUZaren denbora osoa (prozesadore guztietan): 00:00:13

Matxura zuzendutako injekzio-eginbidea

Oharra

Fault Injection Debugger-ek akatsak FPGAn injektatzen ditu ausaz. Hala ere, Targeted Fault Injection funtzioari esker, matxurak injektatzeko aukera ematen dizu CRAM-ko helburuko kokapenetan. Eragiketa hau erabilgarria izan daiteke, adibidezample, SEU gertaera bat nabaritu baduzu eta FPGA edo sistemaren erantzuna gertaera beraren aurrean probatu nahi baduzu, berreskuratze estrategia bat aldatu ondoren. Targeted Fault Injection funtzioa komando lerroko interfazetik soilik dago erabilgarri. Akatsak komando-lerrotik edo gonbita moduan injektatzen direla zehaztu dezakezu. Lotutako informazioa

AN 539: Proba metodologia edo Erroreak hautematea eta berreskuratzea CRC erabiliz Intel FPGA gailuetan

Errore-zerrenda bat zehaztea Komando-lerrotik

Targeted Fault Injection funtzioak komando-lerrotik errore-zerrenda bat zehaztea ahalbidetzen du, hurrengo adibidean erakusten den moduan.ample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ Non: c 1-k FPGA kontrolatuta dagoela adierazten du ordenagailuko lehen kablearen bidez. i “@1= six.sof#i ”-k kateko lehen gailua objektuarekin kargatuta dagoela adierazten du file svgx.sof eta akatsak injektatuko dira. n 2k bi akats injektatuko direla adierazten du. user="@1= 0x2274 0x05EF 0x2264 0x0500" erabiltzaileak zehaztutako akatsen zerrenda da. Adib honetanample, 1 gailuak bi akats ditu: 0x2274 markoan, 0x05EF bitean eta 0x2264 markoan, 0x0500 bitean.

Errore-zerrenda bat zehaztea Galde-modutik

Targeted Fault Injection funtzioa modu interaktiboan funtziona dezakezu akatsen kopurua 0 (-n 0) izan behar dela zehaztuz. Fault Injection debugger-ek gonbita moduko komandoak eta haien deskribapenak aurkezten ditu.

Galdetzeko moduko komandoa	Deskribapena
F	Matxura bat injektatu
E	Irakurri EMR
S	Arrasketa akatsak
Q	Irten

Galdera moduan, F komandoa bakarrik eman dezakezu akats bakarra gailuan ausazko kokapen batean sartzeko. Hurrengo adibideanampF komandoa gonbita moduan erabiliz, hiru errore sartzen dira. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

• Error 1 - Bit bakarreko errorea 0x12 markoan, 0x34 bitean
• 2. errorea - Zuzen ezinezko errorea 0x56 markoan, 0x78 bitean (* batek bit anitzeko errorea adierazten du)
• 3. errorea - Aldamen bikoitzeko errorea 0x9A fotograman, 0xBC bitean (a + biko errorea adierazten du)

F 0x12 0x34 0x56 0x78 * Errore bat (lehenetsia) injektatzen da: Error 1 - Bit bakarreko errorea 0x12 fotograman, 0x34 bit. Lehenengo fotograma/bit-kokapenaren ondorengo kokapenak ez dira aintzat hartzen. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

Hiru akats sartzen dira:

• Error 1 - Bit bakarreko errorea 0x12 markoan, 0x34 bitean
• 2. errorea - 0x56 markoan, 0x78 biteko errorea zuzenezina
• 3. errorea - Aldamen bikoitzeko errorea 0x9A markoan, 0xBC bitean
• Lehenengo 3 fotograma/bit bikoteen ondorengo kokapenak ez dira aintzat hartzen

CRAM bit-kokapenak zehaztea

Oharra: 

Fault Injection Debugger-ek CRAM EDCRC errore bat detektatzen duenean, Error Message Register (EMR) detektaturiko CRAM errorearen sindromea, fotograma-zenbakia, bit-kokapena eta errore-mota (bit bakarra, bikoitza edo multi-bit) ditu. Sistemaren probak zehar, gorde Fault Injection Debugger-ek jakinarazitako EMR edukia EDCRC akats bat hautematen duzunean. Grabatutako EMR edukiarekin, fotograma eta bit-zenbakiak horni diezazkiokezu Fault Injection Araztatzaileari, sistemaren probetan adierazitako akatsak errepikatzeko, gehiago diseinatzeko eta sistema berreskuratzeko erantzuna akats horren aurrean ezaugarritzeko.

Lotutako informazioa
AN 539: Proba metodologia edo Erroreak hautematea eta berreskuratzea CRC erabiliz Intel FPGA gailuetan

Komando-lerroko aukera aurreratuak: ASD eskualdeak eta errore motaren ponderazioa

Fault Injection Debugger komando-lerroko interfazea erabil dezakezu akatsak ASD eskualdeetan sartzeko eta errore motak ponderatzeko. Lehenik eta behin, errore-moten nahasketa zehazten duzu (bit bakarra, ondoan bikoitza eta bit anitzeko zuzenezina) -weight erabiliz . . aukera. Adibidezample, % 50 errore bakarren, % 30 alboko errore bikoitzak eta % 20 bit anitzeko akats zuzenezinak nahasteko, erabili –weight=50.30.20 aukera. Ondoren, ASD eskualde batera bideratzeko, erabili -smh aukera SMH sartzeko file eta adierazi xede nahi den ASD eskualdea. Adibidezample: $ quartus_fid –kable=USB-BlasterII –index “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –zenbakia=30

Adibampkomandoa:

• Gailua programatzen du eta akatsak sartzen ditu (pi katea)
• Bit bakarreko akatsen % 100 injektatzen ditu (100.0.0)
• ASD_REGION 2-n bakarrik injektatzen da (#2-k adierazita)
• 30 akats injektatzen ditu

Fault Injection IP Core Erabiltzailearen Gida Artxiboak

IP Core bertsioa	Erabiltzailearen Gida
18.0	Fault Injection Intel FPGA IP Core Erabiltzailearen Gida
17.1	Intel FPGA Fault Injection IP Core Erabiltzailearen Gida
16.1	Altera Fault Injection IP Core Erabiltzailearen Gida
15.1	Altera Fault Injection IP Core Erabiltzailearen Gida

IP core bertsio bat zerrendatzen ez bada, aurreko IP core bertsioaren erabiltzailearen gida aplikatuko da.

Fault Injection IP Core Erabiltzailearen Gidaren Dokumentuen Berrikuspen Historia

Dokumentuaren bertsioa	Intel Quartus Prime bertsioa	Aldaketak
2019.07.09	18.1	Eguneratu da Matxura Injekzio IP Pin Deskribapena Gaia Berrezarri, error_injected eta error_scrubbed seinaleak argitzeko.
2018.05.16	18.0	• Intel Quartus Prime Pro Edition Eskuliburuko gai hauek gehitu dira: —   Matxurak Injekzio Eremuak zehaztea eta azpigaiak. —   Fault Injection arazketa erabiltzea eta azpigaiak. —   Komando-lerroko interfazea eta azpigaiak. • Intel FPGA Fault Injection IP muina Fault Injection Intel FPGA IP izena aldatu du.

Data	Bertsioa	Aldaketak
2017.11.06	17.1	• Intel izenez birmarkatu. • Intel Cyclone 10 GX gailuaren euskarria gehitu da.
2016.10.31	16.1	Gailuaren laguntza eguneratua.
2015.12.15	15.1	• Quartus II Quartus Prime softwarera aldatu da. • Autoerreferentziarekin lotutako esteka konpondu da.
2015.05.04	15.0	Hasierako kaleratzea.

 

Dokumentuak / Baliabideak

intel UG-01173 Fault Injection FPGA IP Core [pdfErabiltzailearen gida UG-01173 Matxura Injekzio FPGA IP Nukleoa, UG-01173, Matxura Injekzio FPGA IP Nukleoa, Injekzio c, Injekzio FPGA IP Nukleoa

Erreferentziak

• Erabiltzailearen eskuliburua