ינטעל UG-01173 שולד ינדזשעקשאַן פפּגאַ יפּ קאָר

שולד ינדזשעקשאַן Intel® FPGA IP קאָר באַניצער גייד

די שולד ינדזשעקשאַן Intel® FPGA IP האַרץ ינדזשעקץ ערראָרס אין די קאַנפיגיעריישאַן באַראַן (CRAM) פון אַ FPGA מיטל. דער פּראָצעדור סימיאַלייץ ווייך ערראָרס וואָס קענען פּאַסירן בעשאַס נאָרמאַל אָפּעראַציע רעכט צו איין געשעעניש אַפּסעץ (SEUs). SEUs זענען זעלטן געשעענישן און זענען דעריבער שווער צו פּרובירן. נאָך איר ינסטאַנטייט די שולד ינדזשעקשאַן IP האַרץ אין דיין פּלאַן און קאַנפיגיער דיין מיטל, איר קענען נוצן די Intel Quartus® Prime Fault Injection Debugger געצייַג צו פאַרשאַפן ינטענשאַנאַל ערראָרס אין די FPGA צו פּרובירן די סיסטעם ענטפער צו די ערראָרס.

פֿאַרבונדענע אינפֿאָרמאַציע

• איין געשעעניש אַפּסעץ
• AN 737: SEU דעטעקשאַן און רעקאָווערי אין Intel Arria 10 דעוויסעס

פֿעיִקייטן

• אַלאַוז איר צו אָפּשאַצן סיסטעם ענטפער פֿאַר מיטאַגייטינג פאַנגקשאַנאַל ינטעראַפּץ פון איין געשעעניש (SEFI).
• אַלאַוז איר צו דורכפירן SEFI כאַראַקטעריזיישאַן אין-הויז, ילימאַנייטינג די נויט פֿאַר גאַנץ סיסטעם שטראַל טעסטינג. אַנשטאָט, איר קענען באַגרענעצן די שטראַל טעסטינג צו פייליערז אין צייט (FIT) / מב מעזשערמאַנט אויף די מיטל מדרגה.
• וואָג FIT רייץ לויט די SEFI קעראַקטעריסטיקס וואָס איז באַטייַטיק פֿאַר דיין פּלאַן אַרקאַטעקטשער. איר קענען ראַנדאַמלי פאַרשפּרייטן שולד ינדזשעקשאַנז איבער די גאנצע מיטל, אָדער באַגרענעצן זיי צו ספּעציפיש פאַנגקשאַנאַל געביטן צו פאַרגיכערן טעסטינג.
• אָפּטימיזירן דיין פּלאַן צו רעדוצירן דיסראַפּשאַן געפֿירט דורך אַ איין געשעעניש אַפּסעץ (SEU).

מיטל שטיצן

די שולד ינדזשעקשאַן IP האַרץ שטיצט Intel Arria® 10, Intel Cyclone® 10 GX און Stratix® V משפּחה דעוויסעס. די Cyclone V משפּחה שטיצט שולד ינדזשעקשאַן אויף דעוויסעס מיט די -SC סאַפיקס אין די אָרדערינג קאָד. קאָנטאַקט דיין היגע פארקויפונג פארשטייער פֿאַר אָרדערינג אינפֿאָרמאַציע אויף -SC סאַפיקס Cyclone V דעוויסעס.

מיטל יוטאַלאַזיישאַן און פאָרשטעלונג
די Intel Quartus Prime ווייכווארג דזשענערייץ די פאלגענדע מיטל אָפּשאַצונג פֿאַר די Stratix V A7 FPGA. רעזולטאַטן פֿאַר אנדערע דעוויסעס זענען ענלעך.

Intel Corporation. אלע רעכטן רעזערווירט. ינטעל, די ינטעל לאָגאָ און אנדערע ינטעל מאַרקס זענען טריידמאַרקס פון ינטעל קאָרפּאָראַטיאָן אָדער זייַן סאַבסידיעריז. ינטעל וואָראַנטיז פאָרשטעלונג פון זייַן FPGA און סעמיקאַנדאַקטער פּראָדוקטן צו קראַנט ספּעסאַפאַקיישאַנז אין לויט מיט ינטעל ס נאָרמאַל וואָראַנטי, אָבער ריזערווז די רעכט צו מאַכן ענדערונגען צו קיין פּראָדוקטן און באַדינונגס אין קיין צייט אָן באַמערקן. ינטעל אַסומז קיין פֿאַראַנטוואָרטלעכקייט אָדער אַכרייַעס וואָס איז שטייענדיק פֿון די אַפּלאַקיישאַן אָדער נוצן פון קיין אינפֿאָרמאַציע, פּראָדוקט אָדער דינסט דיסקרייבד דאָ, אַחוץ ווי ינטעל איז עקספּרעסלי מסכים צו שרייבן. ינטעל קאַסטאַמערז זענען אַדווייזד צו קריגן די לעצטע ווערסיע פון ​​די מיטל ספּעסאַפאַקיישאַנז איידער זיי פאַרלאָזנ אויף קיין ארויס אינפֿאָרמאַציע און איידער פּלייסינג אָרדערס פֿאַר פּראָדוקטן אָדער באַדינונגס. * אנדערע נעמען און בראַנדז קען זיין קליימד ווי די פאַרמאָג פון אנדערע.

שולד ינדזשעקשאַן IP קאָר פפּגאַ פאָרשטעלונג און ריסאָרס יוטאַלאַזיישאַן

מיטל	ALMs	לאָגיק רעדזשיסטערז		M20K
		ערשטיק	צווייטיק
Stratix V A7	3,821	5,179	0	0

די Intel Quartus Prime ווייכווארג ינסטאַלירונג כולל די Intel FPGA IP ביבליאָטעק. די ביבליאָטעק גיט פילע נוציק IP קאָרעס פֿאַר דיין פּראָדוקציע נוצן אָן די נויט פֿאַר אַן נאָך דערלויבעניש. עטלעכע Intel FPGA IP קאָרעס דאַרפן קויפן אַ באַזונדער דערלויבעניש פֿאַר פּראָדוקציע נוצן. די Intel FPGA IP עוואַלואַטיאָן מאָדע אַלאַוז איר צו אָפּשאַצן די לייסאַנסט Intel FPGA IP קאָרעס אין סימיאַליישאַן און ייַזנוואַרג, איידער איר באַשלאָסן צו קויפן אַ פול פּראָדוקציע IP האַרץ דערלויבעניש. איר נאָר דאַרפֿן צו קויפן אַ פול פּראָדוקציע דערלויבעניש פֿאַר לייסאַנסט Intel IP קאָרעס נאָך איר פאַרענדיקן ייַזנוואַרג טעסטינג און זענען גרייט צו נוצן די IP אין פּראָדוקציע. די Intel Quartus Prime ווייכווארג ינסטאָלז IP קאָרעס אין די פאלגענדע לאָוקיישאַנז דורך פעליקייַט:

IP Core ינסטאַללאַטיאָן פּאַט

IP קאָר ינסטאַללאַטיאָן לאָוקיישאַנז

אָרט	ווייכווארג	פּלאַטפאָרמע
:\intelFPGA_pro\quartus\ip\altera	Intel Quartus Prime Pro אַדישאַן	Windows *
:\intelFPGA\quartus\ip\altera	Intel Quartus Prime Standard Edition	Windows
:/intelFPGA_pro/quartus/ip/altera	Intel Quartus Prime Pro אַדישאַן	Linux *
:/intelFPGA/quartus/ip/altera	Intel Quartus Prime Standard Edition	לינוקס

באַמערקונג: די Intel Quartus Prime ווייכווארג שטיצט נישט ספּייסאַז אין די ינסטאַלירונג דרך.

קאַסטאַמייז און דזשענערייטינג IP קאָרעס
איר קענען קאַסטאַמייז IP קאָרעס צו שטיצן אַ ברייט פאַרשיידנקייַט פון אַפּלאַקיישאַנז. די Intel Quartus Prime IP קאַטאַלאָג און פּאַראַמעטער רעדאַקטאָר אַלאַוז איר צו געשווינד אויסקלייַבן און קאַנפיגיער IP האַרץ פּאָרץ, פֿעיִקייטן און רעזולטאַט. files.

IP קאַטאַלאָג און פּאַראַמעטער עדיטאָר
די IP קאַטאַלאָג דיספּלייז די IP קאָרעס בנימצא פֿאַר דיין פּרויעקט, אַרייַנגערעכנט Intel FPGA IP און אנדערע IP וואָס איר לייגן צו די IP קאַטאַלאָג זוכן דרך.

• פילטער IP קאַטאַלאָג צו ווייַזן IP פֿאַר אַקטיוו מיטל משפּחה אָדער ווייַזן IP פֿאַר אַלע מיטל פאַמיליעס. אויב איר האָבן קיין פּרויעקט עפענען, אויסקלייַבן די מיטל משפּחה אין IP קאַטאַלאָג.
• אַרייַן די זוכן פעלד צו געפֿינען קיין פול אָדער פּאַרטיייש IP האַרץ נאָמען אין IP קאַטאַלאָג.
• רעכט גיט אַן IP האַרץ נאָמען אין IP קאַטאַלאָג צו ווייַזן דעטאַילס וועגן געשטיצט דעוויסעס, צו עפֿענען די ייַנמאָנטירונג טעקע פון ​​די IP האַרץ און פֿאַר לינקס צו IP דאַקיומענטיישאַן.
• דריקט זוכן פֿאַר Partner IP to access partner IP information on the web.

דער פּאַראַמעטער רעדאַקטאָר פּראַמפּס איר צו ספּעציפיצירן אַן IP ווערייישאַן נאָמען, אַפּשאַנאַל פּאָרץ און רעזולטאַט file דור אָפּציעס. דער פּאַראַמעטער רעדאַקטאָר דזשענערייץ אַ שפּיץ-מדרגה Intel Quartus Prime IP file (.יפּ) פֿאַר אַן IP ווערייישאַן אין Intel Quartus Prime Pro Edition פּראַדזשעקס. דער פּאַראַמעטער רעדאַקטאָר דזשענערייץ אַ שפּיץ-מדרגה קוואַרטוס IP file (.קיפּ) פֿאַר אַן IP ווערייישאַן אין Intel Quartus Prime Standard Edition פּראַדזשעקס. די fileס פאָרשטעלן די IP ווערייישאַן אין די פּרויעקט, און קראָם פּאַראַמעטעריזאַטיאָן אינפֿאָרמאַציע.

IP Parameter Editor (Intel Quartus Prime Standard Edition)

IP Core Generation Output (Intel Quartus Prime Pro Edition)

די Intel Quartus Prime ווייכווארג דזשענערייץ די פאלגענדע רעזולטאַט file סטרוקטור פֿאַר יחיד IP קאָרעס וואָס זענען נישט טייל פון אַ פּלאַטפאָרמע דיזיינער סיסטעם.

ינדיווידזשואַל IP קאָר גענעראַטיאָן רעזולטאַט (ינטעל קוואַרטוס פּריים פּראָ אַדישאַן)

• אויב געשטיצט און ענייבאַלד פֿאַר דיין IP האַרץ ווערייישאַן.

רעזולטאַט Files פון Intel FPGA IP Generation

File נאָמען	באַשרייַבונג
<דיין_יפּ>.יפּ	שפּיץ-מדרגה IP ווערייישאַן file וואָס כּולל די פּאַראַמעטעריזאַטיאָן פון אַן IP האַרץ אין דיין פּרויעקט. אויב די IP ווערייישאַן איז טייל פון אַ פּלאַטפאָרמע דיזיינער סיסטעם, דער פּאַראַמעטער רעדאַקטאָר אויך דזשענערייץ אַ .קסיס file.
<דיין_יפּ>.קמפּ	די VHDL קאָמפּאָנענט דעקלאַראַציע (.קמפּ) file איז אַ טעקסט file וואָס כּולל היגע דזשאַנעריק און פּאָרט זוך וואָס איר נוצן אין VHDL פּלאַן files.
<דיין_יפּ>_generation.rpt	IP אָדער פּלאַטפאָרם דיזיינער דור קלאָץ file. דיספּלייז אַ קיצער פון די אַרטיקלען בעשאַס IP דור.
פארבליבן...

File נאָמען	באַשרייַבונג
<דיין_יפּ>.qgsimc (בלויז פּלאַטפאָרם דיזיינער סיסטעמען)	סימיאַליישאַן קאַטשינג file אַז קאַמפּערז די .קסיס און .יפּ fileמיט די קראַנט פּאַראַמעטעראַזיישאַן פון די פּלאַטפאָרמע דיזיינער סיסטעם און IP האַרץ. דער פאַרגלייַך דיטערמאַנז אויב פּלאַטפאָרם דיזיינער קענען האָפּקען רידזשענעריישאַן פון די HDL.
<דיין_יפּ>.qgsynth (בלויז פּלאַטפאָרם דיזיינער סיסטעמען)	סינטעז קאַטשינג file אַז קאַמפּערז די .קסיס און .יפּ fileמיט די קראַנט פּאַראַמעטעראַזיישאַן פון די פּלאַטפאָרמע דיזיינער סיסטעם און IP האַרץ. דער פאַרגלייַך דיטערמאַנז אויב פּלאַטפאָרם דיזיינער קענען האָפּקען רידזשענעריישאַן פון די HDL.
<דיין_יפּ>.קיפּ	כּולל אַלע אינפֿאָרמאַציע צו ויסשטימען און צונויפנעמען די IP קאָמפּאָנענט.
<דיין_יפּ>.קסוו	כּולל אינפֿאָרמאַציע וועגן די אַפּגרייד סטאַטוס פון די IP קאָמפּאָנענט.
.bsf	א סימבאָל פאַרטרעטונג פון די IP ווערייישאַן פֿאַר נוצן אין בלאַק דיאַגראַמע Files (.בדף).
<דיין_יפּ>.spd	אַרייַנשרייַב file אַז ip-make-simscript ריקווייערז צו דזשענערייט סימיאַליישאַן סקריפּס. די .ספּד file כּולל אַ רשימה פון fileס איר דזשענערייט פֿאַר סימיאַליישאַן, צוזאמען מיט אינפֿאָרמאַציע וועגן מעמעריז אַז איר ינישאַלייז.
<דיין_יפּ>.ppf	שפּיל די שפּילקע פּלאַננער File (.פּפּף) סטאָרז די פּאָרט און נאָדע אַסיינמאַנץ פֿאַר IP קאַמפּאָונאַנץ איר מאַכן פֿאַר נוצן מיט די שפּילקע פּלאַננער.
<דיין_יפּ>_bb.v	ניצן די Verilog Blackbox (_bb.v) file ווי אַ ליידיק מאָדולע דעקלאַראַציע פֿאַר נוצן ווי אַ בלאַקבאָקס.
<דיין_יפּ>_inst.v אָדער _inst.vhd	HDL עקסampדי ינסטאַנטיישאַן מוסטער. קאָפּי און פּאַפּ די אינהאַלט פון דעם file אין דיין HDL file צו ינסטאַלירן די IP ווערייישאַן.
<דיין_יפּ>.רעגמאַפּ	אויב די IP כּולל רעגיסטרירן אינפֿאָרמאַציע, די Intel Quartus Prime ווייכווארג דזשענערייץ די .רעגמאַפּ file. די .רעגמאַפּ file באשרייבט די רעגיסטרירן מאַפּע אינפֿאָרמאַציע פון ​​בעל און שקלאַף ינטערפייסיז. דאס file קאַמפּלאַמאַנץ די .sopcinfo file דורך פּראַוויידינג מער דיטיילד רעגיסטרירן אינפֿאָרמאַציע וועגן דעם סיסטעם. דאס file ינייבאַלז רעגיסטרירן אַרויסווייַזן views און באַניצער קוסטאָמיזאַבלע סטאַטיסטיק אין סיסטעם קאַנסאָול.
<דיין_יפּ>.svd	אַלאַוז HPS סיסטעם דעבוג מכשירים צו view די רעגיסטרירן מאַפּס פון פּעריפעראַלס וואָס פאַרבינדן צו HPS אין אַ פּלאַטפאָרמע דיזיינער סיסטעם. בעשאַס סינטעז, די Intel Quartus Prime ווייכווארג סטאָרז די .svd fileס פֿאַר שקלאַף צובינד קענטיק צו די סיסטעם קאַנסאָול הארן אין די .סאָף file אין די דיבאַג סעסיע. סיסטעם קאַנסאָול לייענט דעם אָפּטיילונג, וואָס פּלאַטפאָרמע דיזיינער פֿראגן פֿאַר רעגיסטרירן מאַפּע אינפֿאָרמאַציע. פֿאַר סיסטעם סלאַוועס, פּלאַטפאָרמע דיזיינער אַקסעס די רעדזשיסטערז דורך נאָמען.
<דיין_יפּ>.v <דיין_יפּ>.vhd	HDL fileס אַז ינסטאַנטייט יעדער סובמאָדול אָדער קינד IP האַרץ פֿאַר סינטעז אָדער סימיאַליישאַן.
מאַדרעך/	כּולל אַ msim_setup.tcl שריפט צו שטעלן אַרויף און לויפן אַ סימיאַליישאַן.
אלדעק/	כּולל אַ שריפט rivierapro_setup.tcl צו סעטאַפּ און לויפן אַ סימיאַליישאַן.
/synopsys/vcs /synopsys/vcsmx	כּולל אַ שאָל שריפט vcs_setup.sh צו שטעלן אַרויף און לויפן אַ סימיאַליישאַן. כּולל אַ שאָל שריפט vcsmx_setup.sh און synopsys_sim.setup file צו שטעלן אַרויף און לויפן אַ סימיאַליישאַן.
/קאַדענסע	כּולל אַ שאָל שריפט ncsim_setup.sh און אנדערע סעטאַפּ fileס צו שטעלן אַרויף און לויפן אַ סימיאַליישאַן.
/קסעליום	כּולל אַ פּאַראַלעל סימיאַלייטער שאָל שריפט xcelium_setup.sh און אנדערע סעטאַפּ fileס צו שטעלן אַרויף און לויפן אַ סימיאַליישאַן.
/ סובמאָדולעס	כּולל HDL files פֿאַר די IP האַרץ סובמאָדולע.
<IP סובמאָדול>/	פּלאַטפאָרמע דיזיינער דזשענערייץ / סינטה און / סים סאַב-דירעקטאָריעס פֿאַר יעדער IP סובמאָדולע וועגווייַזער וואָס פּלאַטפאָרם דיזיינער דזשענערייץ.

פאַנגקשאַנאַל באַשרייַבונג
מיט די שולד ינדזשעקשאַן IP האַרץ, דיזיינערז קענען דורכפירן SEFI קעראַקטעריסטיקס אין-הויז, וואָג FIT רייץ לויט צו SEFI קעראַקטעריסטיקס און אַפּטאַמייז דיזיינז צו רעדוצירן די ווירקונג פון SEUs.

איין געשעעניש יבערקערן מיטיגיישאַן

ינטעגראַטעד סערקאַץ און פּראָוגראַמאַבאַל לאָגיק דעוויסעס אַזאַ ווי FPGAs זענען סאַסעפּטאַבאַל צו SEUs. SEUs זענען טראַפ, ניט-דעסטרוקטיווע געשעענישן, געפֿירט דורך צוויי הויפּט קוואלן: אַלף פּאַרטיקאַלז און נעוטראָן פון קאָסמיש שטראַלן. ראַדיאַציע קענען אָנמאַכן אָדער די לאָגיק רעגיסטרירן, עמבעדיד זכּרון ביסל, אָדער אַ קאַנפיגיעריישאַן באַראַן (CRAM) ביסל צו אומקערן זייַן שטאַט, אַזוי לידינג צו אומגעריכט מיטל אָפּעראַציע. Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V און נייַער דעוויסעס האָבן די פאלגענדע CRAM קייפּאַבילאַטיז:

• טעות דעטעקשאַן סיקליקאַל רעדונדאַנסע קאָנטראָלירונג (EDCRC)
• אָטאַמאַטיק קערעקשאַן פון אַ יבערקערן CRAM (סקראַבינג)
• פיייקייט צו שאַפֿן אַ יבערקערן CRAM צושטאַנד (שולד ינדזשעקשאַן)

פֿאַר מער אינפֿאָרמאַציע וועגן SEU מיטיגיישאַן אין Intel FPGA דעוויסעס, אָפּשיקן צו די SEU מיטיגאַטיאָן קאַפּיטל אין די ריספּעקטיוו מיטל האַנטבוך.

שולד ינדזשעקשאַן IP שפּילקע באַשרייַבונג

די שולד ינדזשעקשאַן IP האַרץ כולל די פאלגענדע י / אָ פּינס.

שולד ינדזשעקשאַן יפּ קאָר י / אָ פּינס

שפּילקע נאָמען	שפּילקע ריכטונג	שפּילקע באַשרייַבונג
crcerror_pin	אַרייַנשרייַב	אַרייַנשרייַב פון טעות אָנזאָג רעגיסטרירן ונלאָאַדער Intel FPGA IP (EMR Unloader IP). דער סיגנאַל איז באשטעטיקט ווען אַ CRC טעות איז דיטעקטאַד דורך די EDCRC פון די מיטל.
emr_data	אַרייַנשרייַב	אינהאַלט פון טעות אָנזאָג רעגיסטרירן (EMR). אָפּשיקן צו די צונעמען מיטל האַנדבאָאָק פֿאַר די EMR פעלדער. דער אַרייַנשרייַב קאַמפּלייז מיט די Avalon Streaming דאַטן צובינד סיגנאַל.
emr_valid	אַרייַנשרייַב	ינדיקייץ די emr_data ינפּוץ אַנטהאַלטן גילטיק דאַטן. דאָס איז אַ Avalon Streaming גילטיק צובינד סיגנאַל.
באַשטעטיק	אַרייַנשרייַב	מאָדולע באַשטעטיק אַרייַנשרייַב. די באַשטעטיק איז גאָר קאַנטראָולד דורך די שולד ינדזשעקשאַן דעבוגגער.
error_injected	רעזולטאַט	ינדיקייץ אַז אַ טעות איז ינדזשעקטיד אין CRAM ווי באפוילן דורך די JTAG צובינד. די לענג פון צייט וואָס דער סיגנאַל טענהט דעפּענדס אויף דיין סעטטינגס פון די JTAG TCK און קאָנטראָל בלאָק סיגנאַלז. טיפּיקאַללי, די צייט איז אַרום 20 זייגער סייקאַלז פון די TCK סיגנאַל.
error_scrubbed	רעזולטאַט	ינדיקייץ אַז די סקראַבינג פון די מיטל איז גאַנץ ווי באפוילן דורך די JTAG צובינד. די לענג פון צייט וואָס דער סיגנאַל טענהט דעפּענדס אויף דיין סעטטינגס פון די JTAG TCK און קאָנטראָל בלאָק סיגנאַלז. טיפּיקאַללי, די צייט איז אַרום 20 זייגער סייקאַלז פון די TCK סיגנאַל.
insc	רעזולטאַט	אָפּטיאָנאַל רעזולטאַט. די שולד ינדזשעקשאַן IP ניצט דעם זייגער, למשלample, צו זייגער די EMR_unloader בלאָק.

שולד ינדזשעקשאַן יפּ שפּילקע דיאַגראַמע

ניצן די שולד ינדזשעקשאַן דעבוגגער און שולד ינדזשעקשאַן IP קאָר

די שולד ינדזשעקשאַן דעבוגגער אַרבעט צוזאַמען מיט די שולד ינדזשעקשאַן IP האַרץ. ערשטער, איר ינסטאַנטייט די IP האַרץ אין דיין פּלאַן, צונויפנעמען און אראפקאפיע די ריזאַלטינג קאַנפיגיעריישאַן file אין דיין מיטל. דערנאָך, איר לויפן די שולד ינדזשעקשאַן דעבוגגער פֿון די Intel Quartus Prime ווייכווארג אָדער פֿון די באַפֿעלן שורה צו סימולירן ווייך ערראָרס.

• די שולד ינדזשעקשאַן דעבוגגער אַלאַוז איר צו אַרבעטן שולד ינדזשעקשאַן יקספּעראַמאַנץ ינטעראַקטיוועלי אָדער דורך פּעקל קאַמאַנדז, און אַלאַוז איר צו ספּעציפיצירן די לאַדזשיקאַל געביטן אין דיין פּלאַן פֿאַר שולד ינדזשעקשאַנז.
• די באַפֿעלן שורה צובינד איז נוציק פֿאַר פליסנדיק די דיבוגגער דורך אַ שריפט.

באַמערקונג

די שולד ינדזשעקשאַן דעבוגגער קאַמיונאַקייץ מיט די שולד ינדזשעקשאַן IP האַרץ דורך די JTAG צובינד. די שולד ינדזשעקשאַן IP אַקסעפּץ קאַמאַנדז פון די JTAG צובינד און ריפּאָרץ סטאַטוס צוריק דורך די JTAG צובינד. די שולד ינדזשעקשאַן IP האַרץ איז ימפּלאַמענאַד אין ווייך לאָגיק אין דיין מיטל; דעריבער, איר מוזן חשבון פֿאַר דעם לאָגיק באַניץ אין דיין פּלאַן. איין מעטאַדאַלאַדזשי איז צו קעראַקטערייז די ענטפער פון דיין פּלאַן צו SEU אין די לאַבאָראַטאָריע און דערנאָך פאַרלאָזן די IP האַרץ פון דיין לעצט דיפּלויד פּלאַן.

איר נוצן די שולד ינדזשעקשאַן IP האַרץ מיט די פאלגענדע IP קאָרעס:

• די טעות אָנזאָג רעגיסטרירן ונלאָאַדער IP האַרץ, וואָס לייענט און סטאָרז דאַטן פון די פאַרגליווערט טעות דיטעקשאַן סערקיאַליישאַן אין Intel FPGA דעוויסעס.
• (אָפּטיאָנאַל) די אַוואַנסירטע SEU דעטעקשאַן Intel FPGA IP האַרץ, וואָס קאַמפּערז איין-ביסל טעות לאָוקיישאַנז צו אַ סענסיטיוויטי מאַפּע בעשאַס די אָפּעראַציע פון ​​די מיטל צו באַשליסן צי אַ ווייך טעות אַפעקץ עס.

שולד ינדזשעקשאַן דעבוגגער איבערview פאַרשפּאַרן דיאַגראַמע

הערות:

1. די שולד ינדזשעקשאַן IP פליפּס די ביטן פון די טאַרגעטעד לאָגיק.
2. די שולד ינדזשעקשאַן דעבוגגער און Advanced SEU דעטעקשאַן IP נוצן די זעלבע EMR Unloader בייַשפּיל.
3. די Advanced SEU דעטעקשאַן IP האַרץ איז אַפּשאַנאַל.

פֿאַרבונדענע אינפֿאָרמאַציע

• וועגן SMH Files אויף בלאַט 13
• וועגן די EMR Unloader IP קאָר אויף בלאַט 10
• וועגן די Advanced SEU דעטעקשאַן IP קאָר אויף בלאַט 11

ינסטאַנטיאַטינג די שולד ינדזשעקשאַן IP קאָר

נאָטיץ

די שולד ינדזשעקשאַן IP האַרץ טוט נישט דאַרפן איר צו שטעלן קיין פּאַראַמעטערס. צו נוצן די IP האַרץ, שאַפֿן אַ נייַע IP בייַשפּיל, אַרייַננעמען עס אין דיין פּלאַטפאָרמע דיזיינער (סטאַנדאַרד) סיסטעם, און פאַרבינדן די סיגנאַלז ווי צונעמען. איר מוזן נוצן די שולד ינדזשעקשאַן IP האַרץ מיט די EMR Unloader IP האַרץ. די שולד ינדזשעקשאַן און די EMR Unloader IP קאָרעס זענען בארעכטיגט אין פּלאַטפאָרמע דיזיינער און די IP קאַטאַלאָג. אָפּטיאָנאַללי, איר קענען ינסטאַנטייט זיי גלייך אין דיין RTL פּלאַן, ניצן Verilog HDL, SystemVerilog אָדער VHDL.

וועגן די EMR Unloader IP Core
די EMR Unloader IP האַרץ גיט אַן צובינד צו די EMR, וואָס איז קאַנטיניואַסלי דערהייַנטיקט דורך די EDCRC פון די מיטל וואָס קאָנטראָלירן די CRAM ביטן פון די מיטל CRC פֿאַר ווייך ערראָרס.

Exampדי פּלאַטפאָרמע דיזיינער סיסטעם אַרייַנגערעכנט די שולד ינדזשעקשאַן IP קאָר און EMR Unloader IP קאָר

Exampדי שולד ינדזשעקשאַן יפּ קאָר און EMR ונלאָאַדער יפּ קאָר בלאַק דיאַגראַמע

פֿאַרבונדענע אינפֿאָרמאַציע
טעות אָנזאָג רעגיסטרירן ונלאָאַדער Intel FPGA IP Core User Guide

וועגן די Advanced SEU דעטעקשאַן IP קאָר

ניצן די Advanced SEU דעטעקשאַן (ASD) IP האַרץ ווען SEU טאָלעראַנץ איז אַ פּלאַן דייַגע. איר מוזן נוצן די EMR Unloader IP האַרץ מיט די ASD IP האַרץ. דעריבער, אויב איר נוצן די ASD IP און די שולד ינדזשעקשאַן IP אין דער זעלביקער פּלאַן, זיי מוזן טיילן די EMR Unloader רעזולטאַט דורך אַ Avalon®-ST ספּליטטער קאָמפּאָנענט. די פאלגענדע פיגור ווייזט אַ פּלאַטפאָרמע דיזיינער סיסטעם אין וואָס אַ Avalon-ST ספּליטטער דיסטריביוץ די EMR אינהאַלט צו די ASD און Fault Injection IP קאָרעס.

ניצן די ASD און Fault Injection IP אין דער זעלביקער פּלאַטפאָרמע דיזיינער סיסטעם

פֿאַרבונדענע אינפֿאָרמאַציע
אַוואַנסירטע SEU דעטעקשאַן Intel FPGA IP Core User Guide

דעפינירן שולד ינדזשעקשאַן געביטן
איר קענען דעפינירן ספּעציפיש מקומות פון די פפּגאַ פֿאַר שולד ינדזשעקשאַן ניצן אַ סענסיטיוויטי מאַפּע כעדער (.סמה) file. די SMH file סטאָרז די קאָואָרדאַנאַץ פון די מיטל CRAM ביטן, זייער אַסיינד געגנט (אַסד קאנט) און קריטיקאַטי. בעשאַס די פּלאַן פּראָצעס איר נוצן כייעראַרקי tagגינג צו שאַפֿן די געגנט. דערנאָך, בעשאַס זאַמלונג, די Intel Quartus Prime Assembler דזשענערייץ די SMH file. די שולד ינדזשעקשאַן דעבוגגער לימאַץ טעות ינדזשעקשאַנז צו ספּעציפיש מיטל מקומות איר דעפינירן אין די SMH file.

פּערפאָרמינג כייעראַרקי Tagging
איר דעפינירן די FPGA מקומות פֿאַר טעסטינג דורך אַסיינינג אַ ASD קאנט צו דעם אָרט. איר קענען ספּעציפיצירן אַ ASD קאנט ווערט פֿאַר קיין טייל פון דיין פּלאַן כייעראַרקי ניצן די דיזיין פּאַרטישאַנז פֿענצטער.

1. קלייַבן אַסיינמאַנץ ➤ דיזיין פּאַרטישאַנז פֿענצטער.
2. רעכט גיט ערגעץ אין די כעדער רודערן און קער אויף ASD קאנט צו ווייַזן די ASD קאנט זייַל (אויב עס איז נישט שוין געוויזן).
3. אַרייַן אַ ווערט פון 0 צו 16 פֿאַר קיין צעטיילונג צו באַשטימען עס צו אַ ספּעציפיש ASD קאנט.
   • ASD געגנט 0 איז רעזערווירט פֿאַר אַניוזד פּאָרשאַנז פון די מיטל. איר קענען באַשטימען אַ צעטיילונג צו דעם געגנט צו ספּעציפיצירן עס ווי ניט-קריטיש.
   • ASD געגנט 1 איז די פעליקייַט געגנט. אַלע געוויינט פּאָרשאַנז פון די מיטל זענען אַסיינד צו דעם געגנט סייַדן איר בפירוש טוישן די אַסיינד אַסד קאנט.

וועגן SMH Files

די SMH file כּולל די פאלגענדע אינפֿאָרמאַציע:

• אויב איר טאָן ניט נוצן כייעראַרקי tagינג (ד"ה, דער פּלאַן האט קיין יקספּליסאַט אַסד קאנט אַסיינמאַנץ אין די פּלאַן כייעראַרקי), די SMH file רשימות יעדער CRAM ביסל און ינדיקייץ צי עס איז שפּירעוודיק פֿאַר די פּלאַן.
• אויב איר האָט דורכגעקאָכט כייעראַרקי tagינג און טשיינדזשד פעליקייַט אַסד קאנט אַסיינמאַנץ, די SMH file רשימות יעדער CRAM ביסל און עס איז אַסיינד אַסד געגנט.

די שולד ינדזשעקשאַן דעבוגגער קענען באַגרענעצן ינדזשעקשאַנז צו איינער אָדער מער ספּעסיפיעד מקומות. צו באַווייזן די אַסעמבלער צו דזשענערייט אַ SMH file:

• קלייַבן אַסיינמאַנץ ➤ מיטל ➤ מיטל און שטיפט אָפּציעס ➤ טעות דעטעקטיאָן קרק.
• קער אויף די גענעראַטע SEU סענסיטיוויטי מאַפּע file (.סמה) אָפּציע.

ניצן די שולד ינדזשעקשאַן דעבוגגער

נאָטיץ
צו נוצן די שולד ינדזשעקשאַן דעבוגגער, איר פאַרבינדן צו דיין מיטל דורך די JTAG צובינד. דערנאָך, קאַנפיגיער די מיטל און דורכפירן שולד ינדזשעקשאַן. צו קאַטער די שולד ינדזשעקשאַן דעבוגגער, קלייַבן מכשירים ➤ שולד ינדזשעקשאַן דעבוגגער אין די Intel Quartus Prime ווייכווארג. קאַנפיגיער אָדער פּראָגראַממינג די מיטל איז ענלעך צו דער פּראָצעדור געניצט פֿאַר די פּראָגראַמיסט אָדער סיגנאַל טאַפּ לאָגיק אַנאַליזער.

שולד ינדזשעקשאַן דעבוגגער

צו קאַנפיגיער דיין JTAG קייט:

1. דריקט Hardware Setup. די געצייַג דיספּלייז די פּראָגראַממינג ייַזנוואַרג קאָננעקטעד צו דיין קאָמפּיוטער.
2. אויסקלייַבן די פּראָגראַממינג ייַזנוואַרג איר ווילן צו נוצן.
3. דריקט נאָענט.
4. גיט אַוטאָ דעטעקט, וואָס פּאַפּיאַלייץ די מיטל קייט מיט די פּראָוגראַמאַבאַל דעוויסעס געפֿונען אין די JTAG קייט.

פֿאַרבונדענע אינפֿאָרמאַציע
טאַרגעטעד שולד ינדזשעקשאַן שטריך אויף בלאַט 21

האַרדוואַרע און ווייכווארג רעקווירעמענץ

די פאלגענדע ייַזנוואַרג און ווייכווארג איז פארלאנגט צו נוצן די שולד ינדזשעקשאַן דעבוגגער:

• שטריך שורה אין דיין Intel FPGA דערלויבעניש וואָס ינייבאַלז די שולד ינדזשעקשאַן IP האַרץ. פֿאַר מער אינפֿאָרמאַציע, קאָנטאַקט דיין היגע Intel FPGA סאַלעס פארשטייער.
• אראפקאפיע קאַבלע (ינטעל FPGA דאַונלאָוד קאַבלע, Intel FPGA דאַונלאָוד קאַבלע וו, אָדער וו).
• Intel FPGA אַנטוויקלונג קיט אָדער באַניצער דיזיינד ברעט מיט אַ JTAG קשר צו די מיטל אונטער פּרובירן.
• (אָפּטיאָנאַל) שטריך שורה אין דיין Intel FPGA דערלויבעניש וואָס ינייבאַלז די Advanced SEU דעטעקשאַן IP האַרץ.

קאַנפיגיער דיין מיטל און די שולד ינדזשעקשאַן דעבוגגער

די שולד ינדזשעקשאַן דעבוגגער ניצט אַ .סאָף און (אָפּטיאָנאַללי) אַ סענסיטיוויטי מאַפּע כעדער (.סמה) file. די ווייכווארג אָבדזשעקט File (.סאָף) קאַנפיגיער די פפּגאַ. די .סמה file דיפיינז די סענסיטיוויטי פון די CRAM ביטן אין די מיטל. אויב איר טאָן ניט צושטעלן אַ .סמה file, די שולד ינדזשעקשאַן דעבוגגער ינדזשעקץ חסרונות ראַנדאַמלי איבער די CRAM ביטן. צו ספּעציפיצירן אַ .סאָף:

1. אויסקלייַבן די FPGA איר ווילן צו קאַנפיגיער אין די מיטל קייט קעסטל.
2. דריקט אויסקלייַבן File.
3. נאַוויגירן צו די .סאָף און גיט OK. די שולד ינדזשעקשאַן דעבוגגער לייענט די .סאָף.
4. (אָפּטיאָנאַל) אויסקלייַבן די SMH file.
   אויב איר טאָן ניט ספּעציפיצירן אַ SMH file, די שולד ינדזשעקשאַן דעבוגגער ינדזשעקץ חסרונות ראַנדאַמלי איבער די גאנצע מיטל. אויב איר ספּעציפיצירן אַ SMH file, איר קענען באַגרענעצן ינדזשעקשאַנז צו די געוויינט געביטן פון דיין מיטל.
   • רעכט גיט די מיטל אין די מיטל קייט קעסטל און דעמאָלט גיט אויסקלייַבן SMH File.
   • סעלעקטירן דיין SMH file.
   • דריקט OK.
5. קער אויף פּראָגראַם / קאַנפיגיער.
6. דריקט אָנהייב.

די שולד ינדזשעקשאַן דעבוגגער קאַנפיגיער די מיטל ניצן די .סאָף.

קאָנטעקסט מעניו פֿאַר סאַלעקטינג די SMH File

קאַנסטריינינג רעגיאָנס פֿאַר שולד ינדזשעקשאַן

נאָך לאָודינג אַ SMH file, איר קענען אָנווענדן די שולד ינדזשעקשאַן דעבוגגער צו אַרבעטן בלויז אויף ספּעציפיש אַסד מקומות. צו ספּעציפיצירן די ASD געגנט (s) אין וואָס צו אַרייַנשפּריצן חסרונות:

1. רעכט גיט די FPGA אין די מיטל קייט קעסטל, און גיט ווייַזן דיווייס סענסיטיוויטי מאַפּע.
2. אויסקלייַבן די ASD געגנט (s) פֿאַר שולד ינדזשעקשאַן.

מיטל סענסיטיוויטי מאַפּע Viewer

ספּעציפיצירן טעות טייפּס

איר קענען ספּעציפיצירן פאַרשידן טייפּס פון ערראָרס פֿאַר ינדזשעקשאַן.

• איין ערראָרס (SE)
• טאָפּל שכייניש ערראָרס (DAE)
• ונקאָררעקטאַבלע מולטי-ביסל ערראָרס (EMBE)

Intel FPGA דעוויסעס קענען זיך-ריכטיק איין און טאָפּל שכייניש ערראָרס אויב די סקראַבינג שטריך איז ענייבאַלד. Intel FPGA דעוויסעס קענען נישט ריכטיק מאַלטי-ביסל ערראָרס. אָפּשיקן צו די קאַפּיטל וועגן מיטאַגייטינג SEUs פֿאַר מער אינפֿאָרמאַציע וועגן דיבאַגינג די ערראָרס. איר קענען ספּעציפיצירן די געמיש פון חסרונות צו אַרייַנשפּריצן און די ינדזשעקשאַן צייט מעהאַלעך. צו ספּעציפיצירן די ינדזשעקשאַן צייט מעהאַלעך:

1. אין די שולד ינדזשעקשאַן דעבוגגער, קלייַבן מכשירים ➤ אָפּציעס.
2. שלעפּן די רויט קאָנטראָללער צו די מישן פון ערראָרס. אַלטערנאַטיוועלי, איר קענען ספּעציפיצירן די מיקס נומעריק.
3. ספּעציפיצירן די ינדזשעקשאַן מעהאַלעך צייט.
4. דריקט OK.

פיגורע 12. ספּעציפיצירן די געמיש פון סעו שולד טייפּס

פֿאַרבונדענע אינפֿאָרמאַציע מיטאַגייטינג איין געשעעניש יבערקערן

ינדזשעקטינג ערראָרס

איר קענען אַרייַנשפּריצן ערראָרס אין עטלעכע מאָדעס:

• אַרייַנשפּריצן איין טעות אויף באַפֿעל
• אַרייַנשפּריצן קייפל ערראָרס אויף באַפֿעל
• אַרייַנשפּריצן ערראָרס ביז באפוילן צו האַלטן

צו אַרייַנשפּריצן די חסרונות:

1. קער אויף די Inject Fault אָפּציע.
2. קלייַבן צי איר ווילן צו לויפן טעות ינדזשעקשאַן פֿאַר אַ נומער פון יטעריישאַנז אָדער ביז איר סטאַפּט:
   • אויב איר קלייַבן צו לויפן ביז סטאַפּט, די שולד ינדזשעקשאַן דעבוגגער ינדזשעקץ ערראָרס אין די מעהאַלעך ספּעסיפיעד אין די מכשירים ➤ אָפּציעס דיאַלאָג קעסטל.
   • אויב איר ווילן צו לויפן טעות ינדזשעקשאַן פֿאַר אַ ספּעציפיש נומער פון יטעריישאַנז, אַרייַן די נומער.
3. דריקט אָנהייב.

באַמערקונג: די שולד ינדזשעקשאַן דעבוגגער לויפט פֿאַר די ספּעסיפיעד נומער פון יטעריישאַנז אָדער ביז סטאַפּט. די Intel Quartus Prime אַרטיקלען פֿענצטער ווייַזן אַרטיקלען וועגן די ערראָרס וואָס זענען ינדזשעקטיד. פֿאַר נאָך אינפֿאָרמאַציע וועגן די ינדזשעקטיד חסרונות, גיט לייענען EMR. די שולד ינדזשעקשאַן דעבוגגער לייענט די EMR פון די מיטל און דיספּלייז די אינהאַלט אין די אַרטיקלען פֿענצטער.

ינטעל קוואַרטוס פּריים טעות ינדזשעקשאַן און EMR אינהאַלט אַרטיקלען

רעקאָרדינג ערראָרס
איר קענען רעקאָרדירן די אָרט פון קיין ינדזשעקטיד שולד דורך באמערקן די פּאַראַמעטערס רעפּאָרטעד אין די Intel Quartus Prime אַרטיקלען פֿענצטער. אויב, למשלampאויב, אַ ינדזשעקטיד שולד רעזולטאַט אין נאַטור איר וואָלט ווי צו ריפּליי, איר קענען ציל דעם אָרט פֿאַר ינדזשעקשאַן. איר דורכפירן טאַרגעטעד ינדזשעקשאַן ניצן די Fault Injection Debugger באַפֿעלן שורה צובינד.

ויסמעקן ינדזשעקטיד ערראָרס
צו ומקערן די נאָרמאַל פונקציע פון ​​די FPGA, גיט סקרוב. ווען איר רייַבן אַ טעות, די EDCRC פאַנגקשאַנז פון די מיטל זענען געניצט צו פאַרריכטן די ערראָרס. די רייַבן מעקאַניזאַם איז ענלעך צו די געניצט בעשאַס די אָפּעראַציע פון ​​די מיטל.

באַפֿעלן-ליניע צובינד
איר קענען לויפן די שולד ינדזשעקשאַן דעבוגגער ביי די באַפֿעלן שורה מיט די quartus_fid עקסעקוטאַבלע, וואָס איז נוציק אויב איר ווילן צו דורכפירן שולד ינדזשעקשאַן פֿון אַ שריפט.

טיש 5. באַפֿעלן שורה אַרגומענטן פֿאַר שולד ינדזשעקשאַן

קורץ אַרגומענט	לאנגע טענה	באַשרייַבונג
c	קאַבלע	ספּעציפיצירן פּראָגראַממינג ייַזנוואַרג אָדער קאַבלע. (פארלאנגט)
i	אינדעקס	ספּעציפיצירן די אַקטיוו מיטל צו אַרייַנשפּריצן שולד. (פארלאנגט)
n	נומער	ספּעציפיצירן די נומער פון ערראָרס צו אַרייַנשפּריצן. די פעליקייַט ווערט איז 1. (אָפּטיאָנאַל)
t	צייט	ינטערוואַל צייט צווישן ינדזשעקשאַנז. (אָפּטיאָנאַל)

באַמערקונג: ניצן quartus_fid –help to view אַלע בנימצא אָפּציעס. די פאלגענדע קאָד גיט עקסampניצן די שולד ינדזשעקשאַן דעבוגגער קאָממאַנדלינע צובינד.
#########################################

• # געפֿינען זיך וואָס וסב קייבאַלז זענען בארעכטיגט פֿאַר דעם בייַשפּיל
• # דער רעזולטאַט ווייזט אַז איין קאַבלע איז בנימצא, געהייסן "וסב-בלאַסטער" #
• $ quartus_fid -ליסט. . .
• אינפֿאָרמאַציע: באַפֿעל: quartus_fid –ליסט
  1. וסב-בלאַסטער אויף sj-sng-z4 [USB-0] אינפֿאָרמאַציע: Intel Quartus Prime 64-Bit Fault Injection Debugger איז געווען געראָטן. 0 ערראָרס, 0 ווארענונג
• #########################################
• # געפֿינען וואָס דעוויסעס זענען בארעכטיגט אויף די וסב-בלאַסטער קאַבלע
• # דער רעזולטאַט ווייַזן צוויי דעוויסעס: אַ Stratix V A7 און אַ MAX V CPLD. #
• $ quartus_fid -קאַבלע וסב-בלאַסטער -אַ
• אינפֿאָרמאַציע: באַפֿעל: quartus_fid –cable=USB-Blaster -a
• אינפֿאָרמאַציע (208809): ניצן פּראָגראַממינג קאַבלע "וסב-בלאַסטער אויף sj-sng-z4 [וסב-0]"
  1. וסב-בלאַסטער אויף sj-sng-z4 [וסב-0]
• 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
• 020A40DD 5M2210Z/EPM2210
• אינפֿאָרמאַציע: Intel Quartus Prime 64-Bit Fault Injection Debugger איז געווען געראָטן.
• 0 ערראָרס, 0 וואָרנינגז
• #########################################
• # פּראָגראַם די Stratix V מיטל
• # די -אינדעקס אָפּציע ספּעסאַפייז אַפּעריישאַנז געטאן אויף אַ קאָננעקטעד מיטל.
• # "=svgx.sof" אַססאָסיאַטעס אַ .sof file מיט די מיטל
• # "# פּ" מיטל פּראָגראַם די מיטל #
• $ quartus_fid –קאַבלע וסב-בלאַסטער –אינדעקס “@1=svgx.sof#p” . . .
• אינפֿאָרמאַציע (209016): קאַנפיגיער מיטל אינדעקס 1
• אינפֿאָרמאַציע (209017): מיטל 1 כּולל יTAG שייַן קאָד 0x029030DD
• אינפֿאָרמאַציע (209007): קאַנפיגיעריישאַן סאַקסידאַד - 1 מיטל (s) קאַנפיגיערד
• אינפֿאָרמאַציע (209011): הצלחה דורכגעקאָכט אָפּעראַציע (s)
• אינפֿאָרמאַציע (208551): פּראָגראַם כסימע אין מיטל 1.
• אינפֿאָרמאַציע: Intel Quartus Prime 64-Bit Fault Injection Debugger איז געווען געראָטן.
• 0 ערראָרס, 0 וואָרנינגז
• #########################################
• # אַרייַנשפּריצן אַ טעות אין די מיטל.
• # דער #i אָפּעראַטאָר ינדיקייץ צו אַרייַנשפּריצן חסרונות
• # -n 3 ינדיקייץ צו אַרייַנשפּריצן 3 חסרונות #
• $ quartus_fid –קאַבלע וסב-בלאַסטער –אינדעקס “@1=svgx.sof#i” -n 3
• אינפֿאָרמאַציע: באַפֿעל: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
• אינפֿאָרמאַציע (208809): ניצן פּראָגראַממינג קאַבלע "וסב-בלאַסטער אויף sj-sng-z4 [וסב-0]"
• אינפֿאָרמאַציע (208521): ינדזשעקץ 3 טעות (s) אין מיטל (s)
• אינפֿאָרמאַציע: Intel Quartus Prime 64-Bit Fault Injection Debugger איז געווען געראָטן.
• 0 ערראָרס, 0 וואָרנינגז
• #########################################
• # ינטעראַקטיווע מאָדע.
• # ניצן די #i אָפּעראַציע מיט -n 0 לייגט די דיבוגגער אין ינטעראַקטיוו מאָדע.
• # באַמערקונג אַז 3 חסרונות זענען ינדזשעקטיד אין די פריערדיקע סעסיע;
• # "E" לייענט די חסרונות דערווייַל אין די EMR Unloader IP האַרץ. #
• $ quartus_fid –קאַבלע וסב-בלאַסטער –אינדעקס “@1=svgx.sof#i” -n 0
• אינפֿאָרמאַציע: באַפֿעל: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
• אינפֿאָרמאַציע (208809): ניצן פּראָגראַממינג קאַבלע "וסב-בלאַסטער אויף sj-sng-z4 [וסב-0]"
• אַרייַן:
• 'F' צו אַרייַנשפּריצן שולד
• 'E' צו לייענען EMR
• 'S' צו רייַבן טעות (s)
• 'Q' צו פאַרלאָזן E
• אינפֿאָרמאַציע (208540): לייענען EMR מענגע
• אינפֿאָרמאַציע (208544): 3 ראַם טעות (s) דיטעקטאַד אין מיטל 1.
• אינפֿאָרמאַציע (208545): טעות #1: איין טעות אין ראַם 0קס1028 ביי ביסל 0קס21עאַ.
• אינפֿאָרמאַציע (10914): טעות #2: ונקאָררעקטאַבלע מאַלטי-ביסל טעות אין ראַם 0x1116.
• אינפֿאָרמאַציע (208545): טעות #3: איין טעות אין ראַם 0קס1848 ביי ביסל 0קס128ק.
• 'F' צו אַרייַנשפּריצן שולד
• 'E' צו לייענען EMR
• 'S' צו רייַבן טעות (s)
• 'Q' צו פאַרלאָזן ק
• אינפֿאָרמאַציע: Intel Quartus Prime 64-Bit Fault Injection Debugger איז געווען געראָטן. 0 ערראָרס, 0 וואָרנינגז
• אינפֿאָרמאַציע: שפּיץ ווירטואַל זכּרון: 1522 מעגאבייט
• אינפֿאָרמאַציע: פּראַסעסינג געענדיקט: מאנטיק נאוועמבער 3 18:50:00 2014
• אינפֿאָרמאַציע: ילאַפּסט צייט: 00:00:29
• אינפֿאָרמאַציע: גאַנץ קפּו צייט (אויף אַלע פּראַסעסערז): 00:00:13

טאַרגעטעד שולד ינדזשעקשאַן שטריך

באַמערקונג

די שולד ינדזשעקשאַן דעבוגגער ינדזשעקץ חסרונות אין די FPGA ראַנדאַמלי. אָבער, די טאַרגעטעד שולד ינדזשעקשאַן שטריך אַלאַוז איר צו אַרייַנשפּריצן חסרונות אין טאַרגעטעד לאָוקיישאַנז אין די CRAM. די אָפּעראַציע קען זיין נוציק, למשלampאויב איר האָט באמערקט אַ SEU געשעעניש און איר ווילן צו פּרובירן די FPGA אָדער סיסטעם ענטפער צו דער זעלביקער געשעעניש נאָך מאַדאַפייינג אַ אָפּזוך סטראַטעגיע. די טאַרגעטעד שולד ינדזשעקשאַן שטריך איז בנימצא בלויז פֿון די באַפֿעלן שורה צובינד. איר קענען ספּעציפיצירן אַז ערראָרס זענען ינדזשעקטיד פֿון די באַפֿעלן שורה אָדער אין פּינטלעך מאָדע. פֿאַרבונדענע אינפֿאָרמאַציע

אַן 539: פּרובירן מעטאַדאַלאַדזשי אָדער טעות דעטעקשאַן און רעקאָווערי ניצן CRC אין Intel FPGA דעוויסעס

ספּעציפיצירן אַ טעות רשימה פֿון די באַפֿעלן שורה

די טאַרגעטעד שולד ינדזשעקשאַן שטריך אַלאַוז איר צו ספּעציפיצירן אַ טעות רשימה פֿון די באַפֿעלן שורה, ווי געוויזן אין די פאלגענדע עקס.ample: c:\Users\sng> quartus_fid -c 1 – איך "@1= svgx.sof#i" -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ ווו: c 1 ינדיקייץ אַז די FPGA איז קאַנטראָולד דורך דער ערשטער קאַבלע אויף דיין קאָמפּיוטער. איך "@1= six.sof#i" ינדיקייץ אַז דער ערשטער מיטל אין דער קייט איז לאָודיד מיט די כייפעץ file svgx.sof און וועט זיין ינדזשעקטיד מיט חסרונות. n 2 ינדיקייץ אַז צוויי חסרונות וועט זיין ינדזשעקטיד. user=”@1= 0x2274 0x05EF 0x2264 0x0500” איז אַ באַניצער-ספּעסיפיעד רשימה פון חסרונות צו זיין ינדזשעקטיד. אין דעם עקסampליי, מיטל 1 האט צוויי חסרונות: אין ראַם 0x2274, ביסל 0x05EF און אין ראַם 0x2264, ביסל 0x0500.

ספּעציפיצירן אַ טעות רשימה פֿון פּינטלעך מאָדע

איר קענען אַרבעטן די טאַרגעטעד שולד ינדזשעקשאַן שטריך ינטעראַקטיוועלי דורך ספּעציפיצירן די נומער פון חסרונות צו זיין 0 (-ן 0). די שולד ינדזשעקשאַן דעבוגגער גיט פּינטלעך מאָדע קאַמאַנדז און זייער דיסקריפּשאַנז.

פּינטלעך מאָדע באַפֿעל	באַשרייַבונג
F	אַרייַנשפּריצן אַ שולד
E	לייענען די EMR
S	סקראַב ערראָרס
Q	פאַרלאָזן

אין פּינטלעך מאָדע, איר קענען אַרויסגעבן די F באַפֿעל אַליין צו אַרייַנשפּריצן אַ איין שולד אין אַ טראַפ - אָרט אין די מיטל. אין די פאלגענדע עקסampמיט די F באַפֿעל אין פּינטלעך מאָדע, דריי ערראָרס זענען ינדזשעקטיד. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

• טעות 1 - איין ביסל טעות אין ראַם 0x12, ביסל 0x34
• טעות 2 - ונקאָררעקטאַבלע טעות אין ראַם 0x56, ביסל 0x78 (אַן * ינדיקייץ אַ מאַלטי-ביסל טעות)
• טעות 3 - טאָפּל שכייניש טעות אין ראַם 0x9A, ביסל 0xBC (אַ + ינדיקייץ אַ טאָפּל ביסל טעות)

F 0x12 0x34 0x56 0x78 * איין (פעליקייַט) טעות איז ינדזשעקטיד: טעות 1 - איין ביסל טעות אין ראַם 0x12, ביסל 0x34. לאָוקיישאַנז נאָך דער ערשטער ראַם / ביסל אָרט זענען איגנאָרירט. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

דריי ערראָרס זענען ינדזשעקטיד:

• טעות 1 - איין ביסל טעות אין ראַם 0x12, ביסל 0x34
• טעות 2 - ונקאָררעקטאַבלע טעות אין ראַם 0x56, ביסל 0x78
• טעות 3 - טאָפּל שכייניש טעות אין ראַם 0x9A, ביסל 0xBC
• לאָוקיישאַנז נאָך דער ערשטער 3 ראַם / ביסל פּערז זענען איגנאָרירט

דיטערמאַנינג CRAM ביט לאָוקיישאַנז

באַמערקונג: 

ווען די שולד ינדזשעקשאַן דעבוגגער דיטעקץ אַ CRAM EDCRC טעות, די טעות אָנזאָג רעגיסטרירן (EMR) כּולל די סינדראָום, ראַם נומער, ביסל אָרט און טעות טיפּ (איין, טאָפּל אָדער מאַלטי-ביסל) פון די דיטעקטאַד CRAM טעות. בעשאַס סיסטעם טעסטינג, ראַטעווען די EMR אינהאַלט רעפּאָרטעד דורך די שולד ינדזשעקשאַן דעבוגגער ווען איר דעטעקט אַן EDCRC שולד. מיט די רעקאָרדעד EMR אינהאַלט, איר קענען צושטעלן די ראַם און ביסל נומערן צו די שולד ינדזשעקשאַן דעבוגגער צו ריפּליי די ערראָרס באמערקט בעשאַס סיסטעם טעסטינג, צו ווייַטער פּלאַן און קעראַקטערייז אַ סיסטעם אָפּזוך ענטפער צו דעם טעות.

פֿאַרבונדענע אינפֿאָרמאַציע
AN 539: טעסט מעטאַדאַלאַדזשי אָדער טעות דעטעקשאַן און רעקאָווערי ניצן CRC אין Intel FPGA דעוויסעס

אַוואַנסירטע באַפֿעלן שורה אָפּציעס: אַסד רעגיאָנס און טעות טיפּ ווייטינג

איר קענען נוצן די Fault Injection Debugger באַפֿעלן שורה צובינד צו אַרייַנשפּריצן ערראָרס אין ASD מקומות און וואָג די טעות טייפּס. ערשטער, איר ספּעציפיצירן די מישן פון טעות טייפּס (איין ביסל, טאָפּל שכייניש און מאַלטי-ביסל אַנקערעקטאַבאַל) ניצן די -וואָג . . אָפּציע. פֿאַר עקסampפֿאַר אַ מישן פון 50% איין ערראָרס, 30% טאָפּל שכייניש ערראָרס און 20% מאַלטי-ביסל אַנקערעקטאַבאַל ערראָרס, נוצן די אָפּציע -וואָג = 50.30.20. דערנאָך, צו ציל אַן ASD געגנט, נוצן די -smh אָפּציע צו אַרייַננעמען די SMH file און אָנווייַזן די ASD געגנט צו ציל. פֿאַר עקסample: $ quartus_fid –cable=USB-BlasterII –index “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –נומער=30

דעם עקסampדי באַפֿעל:

• פּראָגראַמען די מיטל און ינדזשעקץ חסרונות (פּי שטריקל)
• ינדזשעקץ 100% איין-ביסל חסרונות (100.0.0)
• ינדזשעקץ בלויז אין ASD_REGION 2 (ינדיקאַטעד דורך די #2)
• ינדזשעקץ 30 חסרונות

שולד ינדזשעקשאַן IP קאָר באַניצער גייד אַרכיוון

IP קאָר ווערסיע	באַניצער גייד
18.0	שולד ינדזשעקשאַן Intel FPGA IP Core User Guide
17.1	Intel FPGA שולד ינדזשעקשאַן IP קאָר באַניצער גייד
16.1	אַלטעראַ שולד ינדזשעקשאַן IP קאָר באַניצער גייד
15.1	אַלטעראַ שולד ינדזשעקשאַן IP קאָר באַניצער גייד

אויב אַן IP האַרץ ווערסיע איז נישט ליסטעד, דער באַניצער פירער פֿאַר די פריערדיקע IP האַרץ ווערסיע אַפּלייז.

דאָקומענט רעוויזיע געשיכטע פֿאַר שולד ינדזשעקשאַן IP קאָר באַניצער גייד

דאָקומענט ווערסיע	Intel Quartus Prime ווערסיע	ענדערונגען
2019.07.09	18.1	דערהייַנטיקט די שולד ינדזשעקשאַן IP שפּילקע באַשרייַבונג טעמע צו דערקלערן די באַשטעטיק, error_injected און error_scrubbed סיגנאַלז.
2018.05.16	18.0	• צוגעגעבן די פאלגענדע טעמעס פון Intel Quartus Prime Pro Edition האַנדבאָאָק: —   דעפינירן שולד ינדזשעקשאַן געביטן און סובטעמעס. —   ניצן די שולד ינדזשעקשאַן דעבוגגער און סובטעמעס. —   באַפֿעלן-ליניע צובינד און סובטעמעס. • ריניימד Intel FPGA שולד ינדזשעקשאַן יפּ האַרץ צו שולד ינדזשעקשאַן ינטעל פפּגאַ יפּ.

טאָג	ווערסיע	ענדערונגען
2017.11.06	17.1	• ריבראַנדיד ווי ינטעל. • צוגעלייגט ינטעל סיקלאָנע 10 גקס מיטל שטיצן.
2016.10.31	16.1	דערהייַנטיקט מיטל שטיצן.
2015.12.15	15.1	• טשיינדזשד Quartus II צו Quartus Prime ווייכווארג. • פאַרפעסטיקט זיך-רעפערענסינג פֿאַרבונדענע לינק.
2015.05.04	15.0	ערשט מעלדונג.

 

דאָקומענטן / רעסאָורסעס

ינטעל UG-01173 שולד ינדזשעקשאַן פפּגאַ יפּ קאָר [pdfבאַניצער גייד UG-01173 שולד ינדזשעקשאַן פפּגאַ יפּ קאָר, UG-01173, שולד ינדזשעקשאַן פפּגאַ יפּ קאָר, ינדזשעקשאַן c, ינדזשעקשאַן FPGA IP קאָר

רעפערענצן

• באַניצער מאַנואַל