intel UG-01173 Fault Injection FPGA IP Core

Fault Injection Uporabniški priročnik za Intel® FPGA IP Core

Jedro Intel® FPGA IP za vstavljanje napak vnese napake v konfiguracijski RAM (CRAM) naprave FPGA. Ta postopek simulira mehke napake, ki se lahko pojavijo med normalnim delovanjem zaradi motenj posameznega dogodka (SEU). SEU so redki dogodki in jih je zato težko preizkusiti. Ko vstavite jedro IP Fault Injection v svojo zasnovo in konfigurirate svojo napravo, lahko uporabite orodje Intel Quartus® Prime Fault Injection Debugger, da povzročite namerne napake v FPGA in preizkusite odziv sistema na te napake.

Povezane informacije

• Posamezni dogodki
• AN 737: Zaznavanje in obnovitev SEU v napravah Intel Arria 10

Lastnosti

• Omogoča vam, da ocenite odziv sistema za ublažitev funkcijskih prekinitev posameznega dogodka (SEFI).
• Omogoča vam, da karakterizacijo SEFI izvedete v podjetju, s čimer odpravite potrebo po testiranju snopa celotnega sistema. Namesto tega lahko omejite testiranje žarka na meritve časa (FIT)/Mb na ravni naprave.
• Stopnje FIT prilagodite glede na karakterizacijo SEFI, ki je pomembna za vašo zasnovo arhitekture. Injekcije napak lahko naključno porazdelite po celotni napravi ali pa jih omejite na določena funkcionalna področja, da pospešite testiranje.
• Optimizirajte svojo zasnovo, da zmanjšate motnje, ki jih povzroči motnja v enem samem dogodku (SEU).

Podpora za naprave

IP jedro Fault Injection podpira naprave družine Intel Arria® 10, Intel Cyclone® 10 GX in Stratix® V. Družina Cyclone V podpira Fault Injection na napravah s pripono -SC v kodi za naročanje. Za informacije o naročanju naprav Cyclone V s pripono -SC se obrnite na lokalnega prodajnega predstavnika.

Uporaba virov in uspešnost
Programska oprema Intel Quartus Prime ustvari naslednjo oceno virov za Stratix V A7 FPGA. Rezultati za druge naprave so podobni.

Intel Corporation. Vse pravice pridržane. Intel, logotip Intel in druge znamke Intel so blagovne znamke družbe Intel Corporation ali njenih podružnic. Intel jamči za delovanje svojih izdelkov FPGA in polprevodnikov v skladu s trenutnimi specifikacijami v skladu z Intelovo standardno garancijo, vendar si pridržuje pravico do sprememb katerega koli izdelka in storitve kadar koli brez predhodnega obvestila. Intel ne prevzema nobene odgovornosti ali obveznosti, ki izhaja iz uporabe ali uporabe katere koli informacije, izdelka ali storitve, opisanih tukaj, razen če je Intel izrecno pisno privolil v to. Intelovim strankam svetujemo, da pridobijo najnovejšo različico specifikacij naprave, preden se zanesejo na kakršne koli objavljene informacije in preden oddajo naročila za izdelke ali storitve. *Druga imena in blagovne znamke so lahko last drugih.

Fault Injection IP Core FPGA Zmogljivost in uporaba virov

Naprava	ALMs	Logični registri		M20K
		Primarni	Sekundarno
Stratix V A7	3,821	5,179	0	0

Namestitev programske opreme Intel Quartus Prime vključuje knjižnico IP Intel FPGA. Ta knjižnica ponuja veliko uporabnih jeder IP za vašo produkcijsko uporabo brez potrebe po dodatni licenci. Nekatera jedra Intel FPGA IP zahtevajo nakup ločene licence za produkcijsko uporabo. Način ocenjevanja Intel FPGA IP vam omogoča, da ocenite ta licencirana jedra IP Intel FPGA v simulaciji in strojni opremi, preden se odločite za nakup licence za polno proizvodno jedro IP. Popolno produkcijsko licenco za licencirana jedra Intel IP morate kupiti šele, ko dokončate testiranje strojne opreme in ste pripravljeni na uporabo IP-ja v proizvodnji. Programska oprema Intel Quartus Prime privzeto namesti jedra IP na naslednje lokacije:

Namestitvena pot jedra IP

Lokacije namestitve jedra IP

Lokacija	Programska oprema	Platforma
:\intelFPGA_pro\quartus\ip\altera	Intel Quartus Prime Pro Edition	Windows *
:\intelFPGA\quartus\ip\altera	Intel Quartus Prime Standard Edition	Windows
:/intelFPGA_pro/quartus/ip/altera	Intel Quartus Prime Pro Edition	Linux *
:/intelFPGA/quartus/ip/altera	Intel Quartus Prime Standard Edition	Linux

Opomba: Programska oprema Intel Quartus Prime ne podpira presledkov v namestitveni poti.

Prilagajanje in generiranje jeder IP
Jedra IP lahko prilagodite tako, da podpirajo široko paleto aplikacij. Intel Quartus Prime IP Catalog in urejevalnik parametrov vam omogočata hitro izbiro in konfiguracijo jedrnih vrat IP, funkcij in izhoda files.

Urejevalnik IP kataloga in parametrov
Katalog IP prikazuje jedra IP, ki so na voljo za vaš projekt, vključno z IP-jem Intel FPGA in drugimi IP-ji, ki jih dodate v iskalno pot kataloga IP. Uporabite naslednje funkcije kataloga IP, da poiščete in prilagodite jedro IP:

• Filtrirajte katalog IP tako, da prikaže IP za aktivno družino naprav ali Prikaži IP za vse družine naprav. Če nimate odprtega nobenega projekta, izberite družino naprav v katalogu IP.
• Vnesite v iskalno polje, da poiščete celotno ali delno ime jedra IP v katalogu IP.
• Z desno tipko miške kliknite ime jedra IP v katalogu IP, da prikažete podrobnosti o podprtih napravah, odprete namestitveno mapo jedra IP in si ogledate povezave do dokumentacije IP.
• Kliknite Iskanje Partner IP to access partner IP information on the web.

Urejevalnik parametrov vas pozove, da določite ime različice IP, neobvezna vrata in izhod file generacije možnosti. Urejevalnik parametrov ustvari Intel Quartus Prime IP najvišje ravni file (.ip) za različico IP v projektih Intel Quartus Prime Pro Edition. Urejevalnik parametrov ustvari Quartus IP najvišje ravni file (.qip) za različico IP v projektih Intel Quartus Prime Standard Edition. te files predstavljajo variacijo IP v projektu in shranjujejo informacije o parametriranju.

Urejevalnik parametrov IP (Intel Quartus Prime Standard Edition)

IP Core Generation Output (Intel Quartus Prime Pro Edition)

Programska oprema Intel Quartus Prime ustvari naslednje rezultate file strukturo za posamezna jedra IP, ki niso del sistema Platform Designer.

Individualni IP Core Generation Output (Intel Quartus Prime Pro Edition)

• Če je podprto in omogočeno za vašo različico jedra IP.

Izhod Files Intel FPGA IP generacije

File Ime	Opis
<tvoj_ip>.ip	Različica IP najvišje ravni file ki vsebuje parametrizacijo jedra IP v vašem projektu. Če je različica IP del sistema Platform Designer, urejevalnik parametrov ustvari tudi .qsys file.
<tvoj_ip>.cmp	Deklaracija komponente VHDL (.cmp) file je besedilo file ki vsebuje lokalne generične definicije in definicije vrat, ki jih uporabljate pri oblikovanju VHDL files.
<tvoj_ip>_generation.rpt	Dnevnik generiranja IP ali Platform Designer file. Prikaže povzetek sporočil med ustvarjanjem IP-ja.
nadaljevanje ...

File Ime	Opis
<tvoj_ip>.qgsimc (samo sistemi Platform Designer)	Predpomnjenje simulacije file ki primerja .qsys in .ip files trenutno parametrizacijo sistema Platform Designer in jedra IP. Ta primerjava določa, ali lahko Platform Designer preskoči regeneracijo HDL.
<tvoj_ip>.qgsynth (samo sistemi Platform Designer)	Predpomnjenje sinteze file ki primerja .qsys in .ip files trenutno parametrizacijo sistema Platform Designer in jedra IP. Ta primerjava določa, ali lahko Platform Designer preskoči regeneracijo HDL.
<tvoj_ip>.qip	Vsebuje vse informacije za integracijo in prevajanje komponente IP.
<tvoj_ip>.csv	Vsebuje informacije o statusu nadgradnje komponente IP.
.bsf	Simbolna predstavitev različice IP za uporabo v blokovnem diagramu Files (.bdf).
<tvoj_ip>.spd	Vnos file ki ga ip-make-simscript zahteva za ustvarjanje simulacijskih skriptov. .spd file vsebuje seznam fileustvarite za simulacijo, skupaj z informacijami o spominih, ki jih inicializirate.
<tvoj_ip>.ppf	Načrtovalnik žebljičkov File (.ppf) shrani dodelitve vrat in vozlišč za komponente IP, ki jih ustvarite za uporabo s Pin Plannerjem.
<tvoj_ip>_bb.v	Uporabite Verilog blackbox (_bb.v) file kot prazno deklaracijo modula za uporabo kot blackbox.
<tvoj_ip>_inst.v ali _inst.vhd	HDL example instanciacijska predloga. Kopirajte in prilepite vsebino tega file v vaš HDL file za instanciranje različice IP.
<tvoj_ip>.regmap	Če IP vsebuje podatke o registru, programska oprema Intel Quartus Prime ustvari .regmap file. .regmap file opisuje informacije o zemljevidu registra glavnega in podrejenega vmesnika. to file dopolnjuje .sopcinfo file z zagotavljanjem podrobnejših registrskih informacij o sistemu. to file omogoča prikaz registra views in uporabniško prilagodljivo statistiko v sistemski konzoli.
<tvoj_ip>.svd	Orodjem za odpravljanje napak v sistemu HPS omogoča view zemljevide registra perifernih naprav, ki se povezujejo s HPS znotraj sistema Platform Designer. Med sintezo programska oprema Intel Quartus Prime shrani .svd files za podrejeni vmesnik, viden glavnim sistemskim konzolam v datoteki .sof file v seji za odpravljanje napak. Sistemska konzola prebere ta razdelek, ki ga Platform Designer poizveduje za podatke zemljevida registra. Za podrejene sisteme Platform Designer dostopa do registrov po imenu.
<tvoj_ip>.v <tvoj_ip>.vhd	HDL fileki instancirajo vsak podmodul ali podrejeno jedro IP za sintezo ali simulacijo.
mentor/	Vsebuje skript msim_setup.tcl za nastavitev in zagon simulacije.
aldec/	Vsebuje skript rivierapro_setup.tcl za nastavitev in zagon simulacije.
/synopsys/vcs /synopsys/vcsmx	Vsebuje lupinski skript vcs_setup.sh za nastavitev in zagon simulacije. Vsebuje lupinski skript vcsmx_setup.sh in synopsys_sim.setup file za nastavitev in izvajanje simulacije.
/kadenca	Vsebuje lupinski skript ncsim_setup.sh in druge nastavitve files za nastavitev in zagon simulacije.
/xcelium	Vsebuje skript lupine vzporednega simulatorja xcelium_setup.sh in druge nastavitve files za nastavitev in zagon simulacije.
/podmoduli	Vsebuje HDL files za jedrni podmodul IP.
<podmodul IP>/	Platform Designer ustvari podimenika /synth in /sim za vsak imenik podmodula IP, ki ga ustvari Platform Designer.

Funkcionalni opis
Z jedrom Fault Injection IP lahko načrtovalci sami izvedejo karakterizacijo SEFI, prilagodijo stopnje FIT glede na karakterizacijo SEFI in optimizirajo načrte za zmanjšanje učinka SEU.

Zmanjšanje motenj pri posameznem dogodku

Integrirana vezja in programabilne logične naprave, kot so FPGA, so dovzetne za SEU. SEU so naključni, nedestruktivni dogodki, ki jih povzročata dva glavna vira: delci alfa in nevtroni iz kozmičnih žarkov. Sevanje lahko povzroči, da logični register, vgrajeni pomnilniški bit ali konfiguracijski RAM (CRAM) bit obrne svoje stanje, kar povzroči nepričakovano delovanje naprave. Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V in novejše naprave imajo naslednje zmogljivosti CRAM:

• Odkrivanje napak, ciklično preverjanje redundance (EDCRC)
• Samodejno popravljanje motenj CRAM (čiščenje)
• Sposobnost ustvarjanja motečega stanja CRAM (vbrizgavanje napake)

Za več informacij o ublažitvi SEU v napravah Intel FPGA glejte poglavje o ublažitvi SEU v priročniku za ustrezno napravo.

Napaka Injection IP Pin Opis

Jedro IP za vstavljanje napak vključuje naslednje V/I zatiče.

Injection IP Core I/O Pins

Pin Ime	Smer pin	Pin Opis
crcerror_pin	vnos	Vnos iz programa za razkladanje sporočila o napaki Intel FPGA IP (EMR Unloader IP). Ta signal se sproži, ko EDCRC naprave zazna napako CRC.
emr_podatki	vnos	Vsebina registra sporočil o napakah (EMR). Za polja EMR glejte priročnik ustrezne naprave. Ta vhod je skladen s signalom podatkovnega vmesnika Avalon Streaming.
emr_veljaven	vnos	Označuje, da vnosi emr_data vsebujejo veljavne podatke. To je veljaven signal vmesnika Avalon Streaming.
Ponastavi	vnos	Vhod za ponastavitev modula. Ponastavitev v celoti nadzoruje odpravljalnik napak za vstavljanje napak.
error_injected	izhod	Označuje, da je bila v CRAM vstavljena napaka, kot je bilo ukazano prek JTAG vmesnik. Dolžina časa, ki ga ta signal potrdi, je odvisna od vaših nastavitev JTAG TCK in signali krmilnega bloka. Običajno je čas približno 20 taktov signala TCK.
error_scrubbed	izhod	Označuje, da je čiščenje naprave končano, kot je ukazal JTAG vmesnik. Dolžina časa, ki ga ta signal potrdi, je odvisna od vaših nastavitev JTAG TCK in signali krmilnega bloka. Običajno je čas približno 20 taktov signala TCK.
intosc	izhod	Izbirni izhod. Fault Injection IP uporablja to uro, nprample, da ura blok EMR_unloader.

Napaka Injection IP Pin Diagram

Uporaba razhroščevalnika Fault Injection in IP Core Fault Injection

Razhroščevalnik Fault Injection deluje skupaj z jedrom IP Fault Injection. Najprej ustvarite primerek jedra IP v svoji zasnovi, prevedete in prenesete nastalo konfiguracijo file v vašo napravo. Nato zaženete Fault Injection Debugger iz programske opreme Intel Quartus Prime ali iz ukazne vrstice za simulacijo mehkih napak.

• Razhroščevalec Fault Injection vam omogoča, da interaktivno ali s paketnimi ukazi izvajate poskuse vstavljanja napak in vam omogoča, da določite logična področja v vašem dizajnu za vnašanje napak.
• Vmesnik ukazne vrstice je uporaben za zagon razhroščevalnika prek skripta.

Opomba

Razhroščevalnik Fault Injection komunicira z jedrom IP Fault Injection preko JTAG vmesnik. Fault Injection IP sprejema ukaze iz JTAG vmesnik in poroča o stanju nazaj prek JTAG vmesnik. IP jedro Fault Injection je implementirano v mehko logiko v vaši napravi; zato morate to logično uporabo upoštevati v svojem dizajnu. Ena od metodologij je opredelitev odziva vaše zasnove na SEU v laboratoriju in nato izpustite jedro IP iz končne razporejene zasnove.

Jedro IP za vstavljanje napak uporabljate z naslednjimi jedri IP:

• Jedro IP za odstranjevanje registra sporočil o napaki, ki bere in shranjuje podatke iz utrjenega vezja za odkrivanje napak v napravah Intel FPGA.
• (Izbirno) jedro Intel FPGA IP Advanced SEU Detection, ki primerja enobitne lokacije napak z zemljevidom občutljivosti med delovanjem naprave, da ugotovi, ali mehka napaka vpliva nanjo.

Napaka Injection Debugger Overview Diagram blokov

Opombe:

1. Fault Injection IP obrne bite ciljne logike.
2. Razhroščevalnik za vstavljanje napak in IP za napredno zaznavanje SEU uporabljata isto instanco EMR Unloader.
3. Jedro IP za napredno zaznavanje SEU ni obvezno.

Povezane informacije

• O SMH Files na strani 13
• O EMR Unloader IP Core na strani 10
• O jedru IP za napredno zaznavanje SEU na strani 11

Instanciranje jedra IP za vstavljanje napak

OPOMBA

Jedro IP za vstavljanje napak ne zahteva nastavitve nobenih parametrov. Če želite uporabiti jedro IP, ustvarite nov primerek IP, ga vključite v svoj sistem Platform Designer (Standard) in ustrezno povežite signale. Uporabiti morate IP jedro Fault Injection z IP jedrom EMR Unloader. IP jedra Fault Injection in EMR Unloader so na voljo v Platform Designerju in IP Catalogu. Po želji jih lahko instanciirate neposredno v svojo zasnovo RTL z uporabo Verilog HDL, SystemVerilog ali VHDL.

O EMR Unloader IP Core
IP jedro EMR Unloader zagotavlja vmesnik za EMR, ki ga stalno posodablja EDCRC naprave, ki preverja CRC bitov CRAM naprave za mehke napake.

Example Platform Designer System, vključno z IP Core Fault Injection in IP Core EMR Unloader

Example Fault Injection IP Core in EMR Unloader IP Core Block Diagram

Povezane informacije
Sporočilo o napaki Register Unloader Uporabniški priročnik za Intel FPGA IP Core

O jedru IP za napredno zaznavanje SEU

Uporabite jedro IP za napredno zaznavanje SEU (ASD), kadar je toleranca SEU zaskrbljujoča. IP jedro EMR Unloader morate uporabiti z jedrom IP ASD. Če torej uporabljate ASD IP in Fault Injection IP v isti zasnovi, morata deliti izhod EMR Unloader prek komponente razdelilnika Avalon®-ST. Naslednja slika prikazuje sistem Platform Designer, v katerem razdelilnik Avalon-ST distribuira vsebino EMR v jedra ASD in IP za vstavljanje napak.

Uporaba ASD in IP za vstavljanje napak v sistemu Same Platform Designer

Povezane informacije
Uporabniški priročnik za napredno zaznavanje SEU Intel FPGA IP Core

Določanje območij vbrizgavanja napak
Določite lahko določene regije FPGA za vstavljanje napak z uporabo glave zemljevida občutljivosti (.smh) file. SMH file shrani koordinate bitov CRAM naprave, njihovo dodeljeno regijo (ASD regija) in kritičnost. Med postopkom oblikovanja uporabljate hierarhijo tagustvarjanje regije. Nato med prevajanjem Intel Quartus Prime Assembler ustvari SMH file. Razhroščevalnik za vstavljanje napak omejuje vnašanje napak na določene regije naprave, ki jih določite v SMH file.

Izvajanje hierarhije Tagging
Regije FPGA za testiranje določite tako, da lokaciji dodelite regijo ASD. Z oknom za načrtovanje particij lahko podate vrednost regije ASD za kateri koli del vaše načrtovalske hierarhije.

1. Izberite Dodelitve ➤ Okno za načrtovanje particij.
2. Z desno tipko miške kliknite kjer koli v naslovni vrstici in vklopite ASD Region, da prikažete stolpec ASD Region (če še ni prikazan).
3. Vnesite vrednost od 0 do 16 za katero koli particijo, da jo dodelite določeni regiji ASD.
   • Območje ASD 0 je rezervirano za neuporabljene dele naprave. Tej regiji lahko dodelite particijo, da jo določite kot nekritično.
   • Regija ASD 1 je privzeta regija. Vsi uporabljeni deli naprave so dodeljeni tej regiji, razen če izrecno spremenite dodelitev regije ASD.

O SMH Files

SMH file vsebuje naslednje podatke:

• Če ne uporabljate hierarhije tagging (tj. zasnova nima eksplicitnih dodelitev regije ASD v hierarhiji zasnove), SMH file navede vsak bit CRAM in navede, ali je občutljiv za načrtovanje.
• Če ste izvedli hierarhijo tagin spremenjene privzete dodelitve regije ASD, SMH file navede vsak bit CRAM in mu je dodeljeno območje ASD.

Razhroščevalnik za vstavljanje napak lahko omeji vbrizgavanje na eno ali več določenih regij. Za usmerjanje Assemblerja, da ustvari SMH file:

• Izberite Dodelitve ➤ Naprava ➤ Možnosti naprave in pina ➤ Zaznavanje napak CRC.
• Vklopite Generate SEU sensitivity map file (.smh).

Uporaba razhroščevalnika za vstavljanje napak

OPOMBA
Za uporabo Fault Injection Debuggerja se povežete z napravo prek JTAG vmesnik. Nato konfigurirajte napravo in izvedite vbrizgavanje napak. Če želite zagnati Fault Injection Debugger, izberite Orodja ➤ Fault Injection Debugger v programski opremi Intel Quartus Prime. Konfiguriranje ali programiranje naprave je podobno postopku, ki se uporablja za programator ali logični analizator signalne pipe.

Razhroščevalec vbrizgavanja napak

Če želite konfigurirati svoj JTAG veriga:

1. Kliknite Nastavitev strojne opreme. Orodje prikaže strojno opremo za programiranje, povezano z vašim računalnikom.
2. Izberite strojno opremo za programiranje, ki jo želite uporabiti.
3. Kliknite Zapri.
4. Kliknite Samodejno zaznaj, ki zapolni verigo naprav s programabilnimi napravami, ki jih najdete v JTAG veriga.

Povezane informacije
Funkcija ciljanega vnašanja napak na strani 21

Zahteve glede strojne in programske opreme

Za uporabo odpravljalnika napak za vstavljanje napak je potrebna naslednja strojna in programska oprema:

• Vrstica FEATURE v vaši licenci Intel FPGA, ki omogoča jedro IP za vstavljanje napak. Za več informacij se obrnite na lokalnega prodajnega predstavnika Intel FPGA.
• Prenosni kabel (Intel FPGA Download Cable, Intel FPGA Download Cable II, , ali II).
• Razvojni komplet Intel FPGA ali uporabniško zasnovana plošča s črko JTAG povezavo s preskušano napravo.
• (Izbirno) Vrstica FEATURE v vaši licenci Intel FPGA, ki omogoča jedro IP Advanced SEU Detection.

Konfiguriranje vaše naprave in razhroščevalnika za vstavljanje napak

Odpravljalnik napak za vstavljanje napak uporablja .sof in (izbirno) glavo zemljevida občutljivosti (.smh) file. Objekt programske opreme File (.sof) konfigurira FPGA. .smh file določa občutljivost bitov CRAM v napravi. Če ne zagotovite .smh file, razhroščevalnik za vnašanje napak naključno vnaša napake skozi bite CRAM. Če želite določiti .sof:

1. V polju Veriga naprav izberite FPGA, ki ga želite konfigurirati.
2. Kliknite Izberi File.
3. Pomaknite se do .sof in kliknite V redu. Debugger za vstavljanje napak prebere datoteko .sof.
4. (Izbirno) Izberite SMH file.
   Če ne navedete SMH file, Fault Injection Debugger naključno vbrizga napake v celotno napravo. Če navedete SMH file, lahko omejite injekcije na uporabljena področja vaše naprave.
   • Z desno miškino tipko kliknite napravo v polju Veriga naprav in nato kliknite Izberi SMH File.
   • Izberite svoj SMH file.
   • Kliknite OK.
5. Vklopite Program/Konfiguriraj.
6. Kliknite Start.

Razhroščevalnik Fault Injection konfigurira napravo z uporabo datoteke .sof.

Kontekstni meni za izbiro SMH File

Omejevanje regij za vstavljanje napak

Po nalaganju SMH file, lahko razhroščevalnik za vstavljanje napak usmerite tako, da deluje samo na določenih regijah ASD. Če želite določiti regijo(-e) ASD, v katero želite vnesti napake:

1. Z desno tipko miške kliknite FPGA v polju Veriga naprav in kliknite Prikaži zemljevid občutljivosti naprave.
2. Izberite regijo(-e) ASD za vnos napake.

Zemljevid občutljivosti naprave Viewer

Določanje vrst napak

Določite lahko različne vrste napak za vbrizgavanje.

• Posamezne napake (SE)
• Dvojno sosednje napake (DAE)
• Nepopravljive večbitne napake (EMBE)

Naprave Intel FPGA lahko same popravijo enojne in dvojne sosednje napake, če je omogočena funkcija brisanja. Naprave Intel FPGA ne morejo popraviti večbitnih napak. Glejte poglavje o ublažitvi SEU za več informacij o odpravljanju napak pri teh napakah. Določite lahko mešanico napak za vbrizgavanje in časovni interval vbrizgavanja. Če želite določiti časovni interval vbrizgavanja:

1. V razhroščevalniku za vstavljanje napak izberite Orodja ➤ Možnosti.
2. Povlecite rdeči krmilnik na mešanico napak. Druga možnost je, da mešanico določite številčno.
3. Določite čas intervala vbrizgavanja.
4. Kliknite OK.

Slika 12. Določanje mešanice vrst napak SEU

Povezane informacije Ublažitev motnje zaradi posameznega dogodka

Napake pri vbrizgavanju

Napake lahko vnesete na več načinov:

• Vstavi eno napako na ukaz
• Vstavi več napak na ukaz
• Vnašajte napake, dokler ne dobite ukaza za ustavitev

Za vbrizgavanje teh napak:

1. Vklopite možnost Inject Fault.
2. Izberite, ali želite zagnati vbrizgavanje napak več iteracij ali dokler se ne ustavi:
   • Če se odločite za izvajanje do zaustavitve, Fault Injection Debugger vbrizga napake v intervalu, določenem v pogovornem oknu Orodja ➤ Možnosti.
   • Če želite zagnati vbrizgavanje napake za določeno število ponovitev, vnesite številko.
3. Kliknite Start.

Opomba: Razhroščevalnik za vstavljanje napak se izvaja določeno število ponovitev ali dokler se ne ustavi. Okno Intel Quartus Prime Messages prikazuje sporočila o vstavljenih napakah. Za dodatne informacije o vbrizganih napakah kliknite Preberi EMR. Debugger za vstavljanje napak prebere EMR naprave in prikaže vsebino v oknu Sporočila.

Intel Quartus Prime Error Injection in sporočila vsebine EMR

Napake pri snemanju
Zabeležite lahko lokacijo katere koli vbrizgane napake, tako da zabeležite parametre, ki so sporočeni v oknu Intel Quartus Prime Messages. Če nprampČe vbrizgana napaka povzroči vedenje, ki bi ga radi ponovili, lahko ciljate na to lokacijo za vbrizgavanje. Izvedete ciljno vbrizgavanje z vmesnikom ukazne vrstice Fault Injection Debugger.

Čiščenje vstavljenih napak
Če želite obnoviti normalno delovanje FPGA, kliknite Počisti. Ko počistite napako, se za odpravo napak uporabijo funkcije EDCRC naprave. Mehanizem za čiščenje je podoben tistemu, ki se uporablja med delovanjem naprave.

Vmesnik ukazne vrstice
Razhroščevalec za vstavljanje napak lahko zaženete v ukazni vrstici z izvršljivo datoteko quartus_fid, kar je uporabno, če želite izvesti vstavljanje napak iz skripta.

Tabela 5. Argumenti ukazne vrstice za vstavljanje napak

Kratek argument	Dolg argument	Opis
c	kabel	Določite strojno opremo ali kabel za programiranje. (obvezno)
i	kazalo	Določite aktivno napravo za vnos napake. (obvezno)
n	število	Določite število napak za vstavljanje. Privzeta vrednost je 1. (izbirno)
t	čas	Interval med injekcijami. (izbirno)

Opomba: Uporabite quartus_fid –pomoč za view vse razpoložljive možnosti. Naslednja koda zagotavlja nprampz uporabo vmesnika ukazne vrstice Fault Injection Debugger.
###############################################

• # Ugotovite, kateri kabli USB so na voljo za ta primer
• # Rezultat pokaže, da je na voljo en kabel z imenom »USB-Blaster« #
• $ quartus_fid – seznam. . .
• Informacije: Ukaz: quartus_fid –list
  1. USB-Blaster na sj-sng-z4 [USB-0] Informacije: Intel Quartus Prime 64-bit Fault Injection Debugger je bil uspešen. 0 napak, 0 opozoril
• ############################################## #
• # Poiščite, katere naprave so na voljo na kablu USB-Blaster
• # Rezultat prikazuje dve napravi: Stratix V A7 in MAX V CPLD. #
• $ quartus_fid –kabel USB-Blaster -a
• Informacije: Ukaz: quartus_fid –cable=USB-Blaster -a
• Informacije (208809): Uporaba kabla za programiranje “USB-Blaster on sj-sng-z4 [USB-0]”
  1. USB-Blaster na sj-sng-z4 [USB-0]
• 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
• 020A40DD 5M2210Z/EPM2210
• Informacije: Intel Quartus Prime 64-Bit Fault Injection Debugger je bil uspešen.
• 0 napak, 0 opozoril
• ############################################## #
• # Programirajte napravo Stratix V
• # Možnost –index določa operacije, ki se izvajajo na povezani napravi.
• # “=svgx.sof” povezuje .sof file z napravo
• # “#p” pomeni programiranje naprave #
• $ quartus_fid –kabel USB-Blaster –indeks “@1=svgx.sof#p” . . .
• Informacije (209016): Konfiguriranje indeksa naprave 1
• Info (209017): Naprava 1 vsebuje JTAG ID koda 0x029030DD
• Informacije (209007): Konfiguracija uspela — 1 konfigurirana naprava(e).
• Info (209011): Uspešno izvedena operacija(e)
• Informacije (208551): Programski podpis v napravo 1.
• Informacije: Intel Quartus Prime 64-Bit Fault Injection Debugger je bil uspešen.
• 0 napak, 0 opozoril
• ############################################## #
• # Vnesite napako v napravo.
• # Operator #i označuje vstavljanje napak
• # -n 3 označuje vbrizgavanje 3 napak #
• $ quartus_fid –kabel USB-Blaster –indeks “@1=svgx.sof#i” -n 3
• Informacije: Ukaz: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
• Informacije (208809): Uporaba kabla za programiranje “USB-Blaster on sj-sng-z4 [USB-0]”
• Podatki (208521): vnaša 3 napake v napravo(e)
• Informacije: Intel Quartus Prime 64-Bit Fault Injection Debugger je bil uspešen.
• 0 napak, 0 opozoril
• ############################################## #
• # Interaktivni način.
• # Uporaba operacije #i z -n 0 postavi razhroščevalnik v interaktivni način.
• # Upoštevajte, da so bile v prejšnji seji vstavljene 3 napake;
• # “E” bere napake, ki so trenutno v IP jedru EMR Unloader. #
• $ quartus_fid –kabel USB-Blaster –indeks “@1=svgx.sof#i” -n 0
• Informacije: Ukaz: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
• Informacije (208809): Uporaba kabla za programiranje “USB-Blaster on sj-sng-z4 [USB-0]”
• Vnesite :
• 'F' za vnos napake
• 'E' za branje EMR
• 'S' za brisanje napak(e)
• 'Q' za izhod iz E
• Informacije (208540): Branje EMR polja
• Informacije (208544): 3 napake okvirja, zaznane v napravi 1.
• Informacije (208545): Napaka št. 1: Ena napaka v okvirju 0x1028 pri bitu 0x21EA.
• Informacije (10914): Napaka #2: Nepopravljiva večbitna napaka v okviru 0x1116.
• Informacije (208545): Napaka št. 3: Ena napaka v okvirju 0x1848 pri bitu 0x128C.
• 'F' za vnos napake
• 'E' za branje EMR
• 'S' za brisanje napak(e)
• 'Q' za izhod iz Q-ja
• Informacije: Intel Quartus Prime 64-Bit Fault Injection Debugger je bil uspešen. 0 napak, 0 opozoril
• Informacije: Najvišji navidezni pomnilnik: 1522 megabajtov
• Informacije: Obdelava končana: Mon Nov 3 18:50:00 2014
• Informacije: Pretečeni čas: 00:00:29
• Informacije: Skupni procesorski čas (na vseh procesorjih): 00:00:13

Funkcija ciljnega vbrizgavanja napak

Opomba

Debugger za vnašanje napak naključno vnaša napake v FPGA. Vendar vam funkcija ciljanega vnašanja napak omogoča vnašanje napak na ciljne lokacije v CRAM. Ta operacija je lahko koristna, nprample, če ste opazili dogodek SEU in želite preizkusiti odziv FPGA ali sistema na isti dogodek po spremembi strategije obnovitve. Funkcija Targeted Fault Injection je na voljo samo v vmesniku ukazne vrstice. Določite lahko, da se napake vbrizgajo iz ukazne vrstice ali v načinu poziva. Povezane informacije

AN 539: Testna metodologija ali odkrivanje in obnovitev napak z uporabo CRC v napravah Intel FPGA

Določanje seznama napak v ukazni vrstici

Funkcija Targeted Fault Injection vam omogoča, da v ukazni vrstici določite seznam napak, kot je prikazano v naslednjem primeruample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ Kjer: c 1 označuje, da je FPGA nadzorovana s prvim kablom na vašem računalniku. i “@1= six.sof#i ” označuje, da je prva naprava v verigi naložena z objektom file svgx.sof in bo vstavljen z napakami. n 2 pomeni, da bosta vneseni dve napaki. user=”@1= 0x2274 0x05EF 0x2264 0x0500” je uporabniško določen seznam napak, ki jih je treba vnesti. V tem bivšemample ima naprava 1 dve napaki: pri okvirju 0x2274, bit 0x05EF in pri okvirju 0x2264, bit 0x0500.

Določanje seznama napak v načinu poziva

Funkcijo Targeted Fault Injection lahko upravljate interaktivno tako, da določite število napak na 0 (-n 0). Razhroščevalnik za vstavljanje napak predstavlja ukaze v načinu poziva in njihove opise.

Ukaz načina poziva	Opis
F	Vbrizgajte napako
E	Preberi EMR
S	Napake pri čiščenju
Q	Odnehaj

V načinu poziva lahko izdate samo ukaz F, da vstavite eno samo napako na naključno mesto v napravi. V naslednjem prampz uporabo ukaza F v pozivnem načinu, so vstavljene tri napake. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

• Napaka 1 – enobitna napaka pri okvirju 0x12, bit 0x34
• Napaka 2 – Nepopravljiva napaka pri okvirju 0x56, bit 0x78 (* označuje večbitno napako)
• Napaka 3 – dvojno sosednja napaka pri okvirju 0x9A, bit 0xBC (a + označuje dvojno bitno napako)

F 0x12 0x34 0x56 0x78 * Vstavljena je ena (privzeta) napaka: Napaka 1 – enobitna napaka pri okvirju 0x12, bit 0x34. Lokacije za prvim okvirjem/bitno lokacijo so prezrte. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

Vstavljene so tri napake:

• Napaka 1 – enobitna napaka pri okvirju 0x12, bit 0x34
• Napaka 2 – Nepopravljiva napaka pri okvirju 0x56, bit 0x78
• Napaka 3 – dvojna sosednja napaka pri okvirju 0x9A, bit 0xBC
• Lokacije po prvih 3 parih okvir/bit so prezrte

Določanje lokacij bitov CRAM

Opomba: 

Ko razhroščevalnik za vstavljanje napak zazna napako CRAM EDCRC, vsebuje register sporočil o napaki (EMR) sindrom, številko okvirja, lokacijo bita in vrsto napake (enojno, dvojno ali večbitno) zaznane napake CRAM. Med testiranjem sistema shranite vsebino EMR, ki jo sporoči odpravljalnik napak za vstavljanje napak, ko zaznate napako EDCRC. S posneto vsebino EMR lahko posredujete okvirne in bitne številke razhroščevalniku Fault Injection Debugger za ponovno predvajanje napak, opaženih med testiranjem sistema, za nadaljnje načrtovanje in karakterizacijo odziva obnovitve sistema na to napako.

Povezane informacije
AN 539: Testna metodologija ali odkrivanje in obnovitev napak z uporabo CRC v napravah Intel FPGA

Napredne možnosti ukazne vrstice: regije ASD in ponderiranje vrste napake

Z vmesnikom ukazne vrstice Fault Injection Debugger lahko vnesete napake v območja ASD in tehtate vrste napak. Najprej določite mešanico vrst napak (enobitne, dvojno sosednje in večbitne nepopravljive) z uporabo –weight . . možnost. Na primerample, za mešanico 50 % enojnih napak, 30 % dvojnih sosednjih napak in 20 % večbitnih nepopravljivih napak uporabite možnost –weight=50.30.20. Nato za ciljanje na regijo ASD uporabite možnost -smh, da vključite SMH file in navedite ciljno regijo ASD. Na primerample: $ quartus_fid –cable=USB-BlasterII –index “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –number=30

Ta bivšiample ukaz:

• Programira napravo in vnaša napake (niz pi)
• Vstavi 100 % enobitne napake (100.0.0)
• Vbrizga samo v ASD_REGION 2 (označeno z #2)
• Vbrizga 30 napak

Arhiv uporabniškega priročnika za IP Core Fault Injection

Različica IP Core	Uporabniški priročnik
18.0	Fault Injection Uporabniški priročnik za Intel FPGA IP Core
17.1	Uporabniški priročnik za Intel FPGA Fault Injection IP Core
16.1	Uporabniški priročnik za Altera Fault Injection IP Core
15.1	Uporabniški priročnik za Altera Fault Injection IP Core

Če različica jedra IP ni navedena, velja uporabniški priročnik za prejšnjo različico jedra IP.

Zgodovina revizij dokumenta za Fault Injection IP Core Uporabniški priročnik

Različica dokumenta	Različica Intel Quartus Prime	Spremembe
2019.07.09	18.1	Posodobil Napaka Injection IP Pin Opis temo za pojasnitev signalov Reset, error_injected in error_scrubbed.
2018.05.16	18.0	• Dodane so naslednje teme iz priročnika Intel Quartus Prime Pro Edition: —   Določanje območij vbrizgavanja napak in podteme. —   Uporaba razhroščevalnika za vstavljanje napak in podteme. —   Vmesnik ukazne vrstice in podteme. • Preimenovano jedro Intel FPGA Fault Injection IP v Fault Injection Intel FPGA IP.

Datum	Različica	Spremembe
2017.11.06	17.1	• Preimenovan v Intel. • Dodana podpora za naprave Intel Cyclone 10 GX.
2016.10.31	16.1	Posodobljena podpora za naprave.
2015.12.15	15.1	• Spremenjena programska oprema Quartus II v Quartus Prime. • Popravljena sorodna povezava s samoreferenco.
2015.05.04	15.0	Začetna izdaja.

 

Dokumenti / Viri

intel UG-01173 Fault Injection FPGA IP Core [pdf] Uporabniški priročnik UG-01173 jedro FPGA IP z vbrizgavanjem napak, UG-01173, jedro IP z vbrizgavanjem napak FPGA, vbrizgavanje c, jedro FPGA IP z vbrizgavanjem

Reference

• Uporabniški priročnik