intel UG-01173 Fault Injection FPGA IP Core

Panduan Pengguna Teras IP Intel® FPGA Suntikan Kesalahan

Teras IP Fault Injection Intel® FPGA menyuntik ralat ke dalam konfigurasi RAM (CRAM) peranti FPGA. Prosedur ini mensimulasikan ralat lembut yang boleh berlaku semasa operasi biasa disebabkan gangguan peristiwa tunggal (SEU). SEU adalah peristiwa yang jarang berlaku dan oleh itu sukar untuk diuji. Selepas anda memasukkan teras IP Suntikan Kesalahan ke dalam reka bentuk anda dan mengkonfigurasikan peranti anda, anda boleh menggunakan alat Penyahpepijat Injeksi Kerosakan Utama Intel Quartus® untuk mendorong ralat yang disengajakan dalam FPGA untuk menguji tindak balas sistem terhadap ralat ini.

Maklumat Berkaitan

• Kekacauan Peristiwa Tunggal
• AN 737: Pengesanan dan Pemulihan SEU dalam Peranti Intel Arria 10

Ciri-ciri

• Membolehkan anda menilai respons sistem untuk mengurangkan gangguan fungsi acara tunggal (SEFI).
• Membolehkan anda melakukan pencirian SEFI secara dalaman, menghapuskan keperluan untuk keseluruhan ujian rasuk sistem. Sebaliknya, anda boleh mengehadkan ujian pancaran kepada pengukuran kegagalan dalam masa (FIT)/Mb pada tahap peranti.
• Skalakan kadar FIT mengikut pencirian SEFI yang berkaitan dengan seni bina reka bentuk anda. Anda boleh mengedarkan suntikan kerosakan secara rawak ke seluruh peranti, atau mengekangnya ke kawasan berfungsi tertentu untuk mempercepatkan ujian.
• Optimumkan reka bentuk anda untuk mengurangkan gangguan yang disebabkan oleh gangguan peristiwa tunggal (SEU).

Sokongan Peranti

Teras IP Suntikan Fault menyokong peranti keluarga Intel Arria® 10, Intel Cyclone® 10 GX dan Stratix® V. Keluarga Cyclone V menyokong Fault Injection pada peranti dengan akhiran -SC dalam kod pesanan. Hubungi wakil jualan tempatan anda untuk mendapatkan maklumat pesanan tentang -SC akhiran Cyclone V peranti.

Penggunaan dan Prestasi Sumber
Perisian Intel Quartus Prime menjana anggaran sumber berikut untuk Stratix V A7 FPGA. Keputusan untuk peranti lain adalah serupa.

Perbadanan Intel. Hak cipta terpelihara. Intel, logo Intel dan tanda Intel lain ialah tanda dagangan Intel Corporation atau anak syarikatnya. Intel menjamin prestasi produk FPGA dan semikonduktornya mengikut spesifikasi semasa menurut waranti standard Intel, tetapi berhak untuk membuat perubahan pada mana-mana produk dan perkhidmatan pada bila-bila masa tanpa notis. Intel tidak memikul tanggungjawab atau liabiliti yang timbul daripada aplikasi atau penggunaan mana-mana maklumat, produk atau perkhidmatan yang diterangkan di sini kecuali seperti yang dipersetujui secara bertulis oleh Intel. Pelanggan Intel dinasihatkan untuk mendapatkan versi terkini spesifikasi peranti sebelum bergantung pada sebarang maklumat yang diterbitkan dan sebelum membuat pesanan untuk produk atau perkhidmatan. *Nama dan jenama lain boleh dituntut sebagai hak milik orang lain.

Prestasi FPGA Teras IP Suntikan Kesalahan dan Penggunaan Sumber

Peranti	SEDEKAH	Daftar Logik		M20K
		utama	Menengah
Stratix V A7	3,821	5,179	0	0

Pemasangan perisian Intel Quartus Prime termasuk perpustakaan IP FPGA Intel. Pustaka ini menyediakan banyak teras IP yang berguna untuk kegunaan pengeluaran anda tanpa memerlukan lesen tambahan. Sesetengah teras IP FPGA Intel memerlukan pembelian lesen berasingan untuk kegunaan pengeluaran. Mod Penilaian IP FPGA Intel membolehkan anda menilai teras IP FPGA Intel berlesen ini dalam simulasi dan perkakasan, sebelum membuat keputusan untuk membeli lesen teras IP pengeluaran penuh. Anda hanya perlu membeli lesen pengeluaran penuh untuk teras IP Intel berlesen selepas anda menyelesaikan ujian perkakasan dan bersedia untuk menggunakan IP dalam pengeluaran. Perisian Intel Quartus Prime memasang teras IP di lokasi berikut secara lalai:

Laluan Pemasangan Teras IP

Lokasi Pemasangan Teras IP

Lokasi	Perisian	Platform
:\intelFPGA_pro\quartus\ip\altera	Intel Quartus Prime Edisi Pro	Tingkap *
:\intelFPGA\quartus\ip\altera	Intel Quartus Prime Edisi Standard	Windows
:/intelFPGA_pro/quartus/ip/altera	Intel Quartus Prime Edisi Pro	Linux *
:/intelFPGA/quartus/ip/altera	Intel Quartus Prime Edisi Standard	Linux

Nota: Perisian Intel Quartus Prime tidak menyokong ruang dalam laluan pemasangan.

Menyesuaikan dan Menjana Teras IP
Anda boleh menyesuaikan teras IP untuk menyokong pelbagai jenis aplikasi. Katalog IP Intel Quartus Prime dan editor parameter membolehkan anda memilih dan mengkonfigurasi port teras IP, ciri dan output dengan cepat files.

Katalog IP dan Editor Parameter
Katalog IP memaparkan teras IP yang tersedia untuk projek anda, termasuk IP FPGA Intel dan IP lain yang anda tambahkan pada laluan carian Katalog IP.. Gunakan ciri Katalog IP berikut untuk mencari dan menyesuaikan teras IP:

• Tapis Katalog IP untuk Menunjukkan IP untuk keluarga peranti aktif atau Tunjukkan IP untuk semua keluarga peranti. Jika anda tiada projek terbuka, pilih Keluarga Peranti dalam Katalog IP.
• Taip dalam medan Carian untuk mencari mana-mana nama teras IP penuh atau separa dalam Katalog IP.
• Klik kanan nama teras IP dalam Katalog IP untuk memaparkan butiran tentang peranti yang disokong, untuk membuka folder pemasangan teras IP dan untuk pautan ke dokumentasi IP.
• klik Cari untuk Partner IP to access partner IP information on the web.

Editor parameter menggesa anda untuk menentukan nama variasi IP, port pilihan dan output file pilihan generasi. Editor parameter menjana IP Intel Quartus Prime peringkat atas file (.ip) untuk variasi IP dalam projek Intel Quartus Prime Pro Edition. Editor parameter menjana IP Quartus peringkat atas file (.qip) untuk variasi IP dalam projek Intel Quartus Prime Standard Edition. Ini files mewakili variasi IP dalam projek, dan menyimpan maklumat parameterisasi.

Editor Parameter IP (Edisi Standard Intel Quartus Prime)

Output Penjanaan Teras IP (Edisi Intel Quartus Prime Pro)

Perisian Intel Quartus Prime menjana output berikut file struktur untuk teras IP individu yang bukan sebahagian daripada sistem Pereka Platform.

Output Penjanaan Teras IP Individu (Edisi Intel Quartus Prime Pro)

• Jika disokong dan didayakan untuk variasi teras IP anda.

Keluaran Files daripada Intel FPGA IP Generation

File Nama	Penerangan
<your_ip>.ip	Variasi IP peringkat atas file yang mengandungi parameterisasi teras IP dalam projek anda. Jika variasi IP adalah sebahagian daripada sistem Pereka Platform, editor parameter juga menjana .qsys file.
<your_ip>.cmp	Pengisytiharan Komponen VHDL (.cmp) file ialah teks file yang mengandungi definisi generik dan port tempatan yang anda gunakan dalam reka bentuk VHDL files.
<your_ip>_generasi.rpt	Log penjanaan IP atau Pereka Platform file. Memaparkan ringkasan mesej semasa penjanaan IP.
bersambung…

File Nama	Penerangan
<your_ip>.qgsimc (Sistem Pereka Platform sahaja)	Caching simulasi file yang membandingkan .qsys dan .ip files dengan parameterisasi semasa sistem Pereka Platform dan teras IP. Perbandingan ini menentukan sama ada Pereka Platform boleh melangkau penjanaan semula HDL.
<your_ip>.qgsynth (Sistem Pereka Platform sahaja)	Caching sintesis file yang membandingkan .qsys dan .ip files dengan parameterisasi semasa sistem Pereka Platform dan teras IP. Perbandingan ini menentukan sama ada Pereka Platform boleh melangkau penjanaan semula HDL.
<your_ip>.qip	Mengandungi semua maklumat untuk menyepadukan dan menyusun komponen IP.
<your_ip>.csv	Mengandungi maklumat tentang status peningkatan komponen IP.
.bsf	Perwakilan simbol variasi IP untuk digunakan dalam Rajah Blok Files (.bdf).
<your_ip>.spd	Input file yang ip-make-simscript memerlukan untuk menjana skrip simulasi. The .spd file mengandungi senarai files anda menjana untuk simulasi, bersama-sama dengan maklumat tentang kenangan yang anda mulakan.
<your_ip>.ppf	Perancang Pin File (.ppf) menyimpan tugasan port dan nod untuk komponen IP yang anda buat untuk digunakan dengan Perancang Pin.
<your_ip>_bb.v	Gunakan kotak hitam Verilog (_bb.v) file sebagai pengisytiharan modul kosong untuk digunakan sebagai kotak hitam.
<your_ip>_inst.v atau _inst.vhd	HDL examptemplat instantiation. Salin dan tampal kandungan ini file ke dalam HDL anda file untuk membuat seketika variasi IP.
<your_ip>.regmap	Jika IP mengandungi maklumat daftar, perisian Intel Quartus Prime menjana .regmap file. .regmap file menerangkan maklumat peta daftar antara muka tuan dan hamba. ini file pelengkap yang .sopcinfo file dengan menyediakan maklumat daftar yang lebih terperinci tentang sistem. ini file membolehkan paparan daftar views dan statistik boleh disesuaikan pengguna dalam Konsol Sistem.
<your_ip>.svd	Membenarkan alat Nyahpepijat Sistem HPS untuk view peta daftar peranti yang bersambung ke HPS dalam sistem Pereka Platform. Semasa sintesis, perisian Intel Quartus Prime menyimpan .svd files untuk antara muka hamba boleh dilihat oleh induk Konsol Sistem dalam .sof file dalam sesi nyahpepijat. Konsol Sistem membaca bahagian ini, yang mana Pereka Platform bertanyakan untuk mendaftar maklumat peta. Untuk hamba sistem, Pereka Platform mengakses daftar mengikut nama.
<your_ip>.v <your_ip>.vhd	HDL files yang menjadikan setiap submodul atau teras IP anak untuk sintesis atau simulasi.
mentor/	Mengandungi skrip msim_setup.tcl untuk menyediakan dan menjalankan simulasi.
aldec/	Mengandungi skrip rivierapro_setup.tcl untuk menyediakan dan menjalankan simulasi.
/synopsys/vcs /synopsys/vcsmx	Mengandungi skrip shell vcs_setup.sh untuk menyediakan dan menjalankan simulasi. Mengandungi skrip shell vcsmx_setup.sh dan synopsys_sim.setup file untuk menyediakan dan menjalankan simulasi.
/irama	Mengandungi skrip shell ncsim_setup.sh dan persediaan lain files untuk menyediakan dan menjalankan simulasi.
/xcelium	Mengandungi skrip shell simulator selari xcelium_setup.sh dan persediaan lain files untuk menyediakan dan menjalankan simulasi.
/submodul	Mengandungi HDL files untuk submodul teras IP.
<submodul IP>/	Pereka Platform menjana sub-direktori /synth dan /sim untuk setiap direktori submodul IP yang dijana oleh Pereka Platform.

Penerangan Fungsian
Dengan teras IP Suntikan Kesalahan, pereka boleh melakukan pencirian SEFI secara dalaman, skala kadar FIT mengikut pencirian SEFI dan mengoptimumkan reka bentuk untuk mengurangkan kesan SEU.

Tebatan Kecelaruan Peristiwa Tunggal

Litar bersepadu dan peranti logik boleh atur cara seperti FPGA terdedah kepada SEU. SEU ialah peristiwa rawak dan tidak merosakkan, disebabkan oleh dua sumber utama: zarah alfa dan neutron daripada sinar kosmik. Sinaran boleh menyebabkan sama ada daftar logik, bit memori terbenam atau bit RAM konfigurasi (CRAM) terbalik keadaannya, sekali gus membawa kepada operasi peranti yang tidak dijangka. Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V dan peranti yang lebih baharu mempunyai keupayaan CRAM berikut:

• Pengesanan Ralat Pemeriksaan Kitaran Lebihan (EDCRC)
• Pembetulan automatik CRAM (menggosok) yang terganggu
• Keupayaan untuk mencipta keadaan CRAM yang kecewa (suntikan kesalahan)

Untuk mendapatkan maklumat lanjut tentang pengurangan SEU dalam peranti Intel FPGA, rujuk bab Pengurangan SEU dalam buku panduan peranti masing-masing.

Penerangan Pin IP Suntikan Kesalahan

Teras IP Suntikan Kesalahan termasuk pin I/O berikut.

Pin I/O Teras IP Suntikan Kesalahan

Nama Pin	Arah Pin	Perihalan Pin
crcerror_pin	input	Input daripada Mesej Ralat Daftar Unloader Intel FPGA IP (EMR Unloader IP). Isyarat ini ditegaskan apabila ralat CRC telah dikesan oleh EDCRC peranti.
emr_data	input	Kandungan Daftar Mesej Ralat (EMR). Rujuk buku panduan peranti yang sesuai untuk medan EMR. Input ini mematuhi isyarat antara muka data Avalon Streaming.
emr_valid	input	Menunjukkan input emr_data mengandungi data yang sah. Ini ialah isyarat antara muka yang sah Penstriman Avalon.
Tetapkan semula	input	Input set semula modul. Tetapan semula dikawal sepenuhnya oleh Penyahpepijat Suntikan Kesalahan.
ralat_disuntik	keluaran	Menunjukkan ralat telah disuntik ke dalam CRAM seperti yang diarahkan melalui JTAG antara muka. Tempoh masa yang dinyatakan oleh isyarat ini bergantung pada tetapan JTAG TCK dan mengawal isyarat blok. Biasanya, masa adalah sekitar 20 kitaran jam isyarat TCK.
error_scrubbed	keluaran	Menunjukkan penyentalan peranti telah selesai seperti yang diarahkan melalui JTAG antara muka. Tempoh masa yang dinyatakan oleh isyarat ini bergantung pada tetapan JTAG TCK dan mengawal isyarat blok. Biasanya, masa adalah sekitar 20 kitaran jam isyarat TCK.
intosc	keluaran	Keluaran pilihan. IP Suntikan Kesalahan menggunakan jam ini, contohnyaample, untuk jam blok EMR_unloader.

Gambarajah Pin IP Suntikan Kesalahan

Menggunakan Fault Injection Debugger dan Fault Injection IP Core

Penyahpepijat Suntikan Kesalahan berfungsi bersama-sama dengan teras IP Suntikan Kesalahan. Mula-mula, anda membuat seketika teras IP dalam reka bentuk anda, menyusun dan memuat turun konfigurasi yang terhasil file ke dalam peranti anda. Kemudian, anda menjalankan Fault Injection Debugger dari dalam perisian Intel Quartus Prime atau dari baris arahan untuk mensimulasikan ralat lembut.

• Penyahpepijat Suntikan Kerosakan membolehkan anda mengendalikan eksperimen suntikan kesalahan secara interaktif atau mengikut arahan kelompok, dan membolehkan anda menentukan kawasan logik dalam reka bentuk anda untuk suntikan kerosakan.
• Antara muka baris arahan berguna untuk menjalankan penyahpepijat melalui skrip.

Nota

Debugger Suntikan Kesalahan berkomunikasi dengan teras IP Suntikan Kesalahan melalui JTAG antara muka. IP Suntikan Kesalahan menerima arahan daripada JTAG antara muka dan status laporan kembali melalui JTAG antara muka. Teras IP Suntikan Kesalahan dilaksanakan dalam logik lembut dalam peranti anda; oleh itu, anda mesti mengambil kira penggunaan logik ini dalam reka bentuk anda. Satu metodologi adalah untuk mencirikan tindak balas reka bentuk anda kepada SEU dalam makmal dan kemudian meninggalkan teras IP daripada reka bentuk penggunaan terakhir anda.

Anda menggunakan teras IP Suntikan Kesalahan dengan teras IP berikut:

• Teras IP Pemuat Pemuat Daftar Mesej Ralat, yang membaca dan menyimpan data daripada litar pengesanan ralat yang mengeras dalam peranti Intel FPGA.
• (Pilihan) Teras IP Intel FPGA Pengesanan SEU Lanjutan, yang membandingkan lokasi ralat bit tunggal dengan peta sensitiviti semasa operasi peranti untuk menentukan sama ada ralat lembut menjejaskannya.

Penyahpepijat Suntikan Berakhirview Gambarajah blok

Nota:

1. IP Suntikan Kesalahan membalikkan bit logik yang disasarkan.
2. Penyahpepijat Suntikan Kesalahan dan IP Pengesanan SEU Lanjutan menggunakan tika EMR Unloader yang sama.
3. Teras IP Pengesanan SEU Lanjutan adalah pilihan.

Maklumat Berkaitan

• Mengenai SMH Files di muka surat 13
• Mengenai Teras IP EMR Unloader pada halaman 10
• Mengenai Teras IP Pengesanan SEU Lanjutan pada halaman 11

Menghidupkan Teras IP Suntikan Kerosakan

NOTA

Teras IP Suntikan Kesalahan tidak memerlukan anda menetapkan sebarang parameter. Untuk menggunakan teras IP, buat tika IP baharu, masukkannya dalam sistem Pereka Platform (Standard) anda dan sambungkan isyarat mengikut kesesuaian. Anda mesti menggunakan teras IP Suntikan Kesalahan dengan teras IP EMR Unloader. Fault Injection dan teras IP EMR Unloader tersedia dalam Pereka Platform dan Katalog IP. Secara pilihan, anda boleh membuat instantiate mereka terus ke dalam reka bentuk RTL anda, menggunakan Verilog HDL, SystemVerilog atau VHDL.

Mengenai Teras IP EMR Unloader
Teras IP EMR Unloader menyediakan antara muka kepada EMR, yang dikemas kini secara berterusan oleh EDCRC peranti yang menyemak CRC bit CRAM peranti untuk ralat lembut.

ExampSistem Pereka Platform Termasuk Teras IP Suntikan Kerosakan dan Teras IP Pemunggah EMR

ExampGambarajah Blok Teras IP Suntikan Kesalahan dan Pemunggah EMR

Maklumat Berkaitan
Mesej Ralat Daftar Pemuat Pemuat Panduan Pengguna Teras IP Intel FPGA

Mengenai Teras IP Pengesanan SEU Lanjutan

Gunakan teras IP Pengesanan SEU Lanjutan (ASD) apabila toleransi SEU adalah kebimbangan reka bentuk. Anda mesti menggunakan teras IP EMR Unloader dengan teras IP ASD. Oleh itu, jika anda menggunakan IP ASD dan IP Suntikan Kerosakan dalam reka bentuk yang sama, mereka mesti berkongsi output EMR Unloader melalui komponen pembahagi Avalon®-ST. Rajah berikut menunjukkan sistem Pereka Platform di mana pembahagi Avalon-ST mengedarkan kandungan EMR kepada teras IP ASD dan Fault Injection.

Menggunakan ASD dan IP Suntikan Kerosakan dalam Sistem Pereka Platform Yang Sama

Maklumat Berkaitan
Panduan Pengguna Teras IP Intel FPGA Pengesanan SEU Lanjutan

Menentukan Kawasan Suntikan Kerosakan
Anda boleh menentukan kawasan tertentu FPGA untuk suntikan kerosakan menggunakan Pengepala Peta Sensitiviti (.smh) file. SMH file menyimpan koordinat bit CRAM peranti, kawasan yang diperuntukkan (Rantau ASD) dan kritikalnya. Semasa proses reka bentuk anda menggunakan hierarki tagging untuk mewujudkan rantau ini. Kemudian, semasa penyusunan, Intel Quartus Prime Assembler menjana SMH file. Penyahpepijat Suntikan Kerosakan mengehadkan suntikan ralat ke kawasan peranti tertentu yang anda tentukan dalam SMH file.

Melaksanakan Hierarki Tagging
Anda mentakrifkan wilayah FPGA untuk ujian dengan memberikan Wilayah ASD kepada lokasi. Anda boleh menentukan nilai Wilayah ASD untuk mana-mana bahagian hierarki reka bentuk anda menggunakan Tetingkap Partition Reka Bentuk.

1. Pilih Tugasan ➤ Reka Bentuk Pemisahan Tetingkap.
2. Klik kanan di mana-mana dalam baris pengepala dan hidupkan Wilayah ASD untuk memaparkan lajur Wilayah ASD (jika ia belum dipaparkan).
3. Masukkan nilai dari 0 hingga 16 untuk mana-mana partition untuk menetapkannya kepada Wilayah ASD tertentu.
   • Rantau ASD 0 dikhaskan kepada bahagian peranti yang tidak digunakan. Anda boleh menetapkan partition ke rantau ini untuk menentukannya sebagai tidak kritikal..
   • Rantau ASD 1 ialah rantau lalai. Semua bahagian peranti yang digunakan diperuntukkan kepada rantau ini melainkan anda menukar tugasan Wilayah ASD secara eksplisit.

Mengenai SMH Files

SMH itu file mengandungi maklumat berikut:

• Jika anda tidak menggunakan hierarki tagging (iaitu, reka bentuk tidak mempunyai tugasan Wilayah ASD yang eksplisit dalam hierarki reka bentuk), SMH file menyenaraikan setiap bit CRAM dan menunjukkan sama ada ia sensitif untuk reka bentuk.
• Jika anda telah melakukan hierarki tagging dan menukar tugasan Wilayah ASD lalai, SMH file menyenaraikan setiap bit CRAM dan ia diberikan rantau ASD.

Penyahpepijat Suntikan Kesalahan boleh mengehadkan suntikan kepada satu atau lebih kawasan tertentu. Untuk mengarahkan Asembler menjana SMH file:

• Pilih Tugasan ➤ Peranti ➤ Peranti dan Pilihan Pin ➤ CRC Pengesanan Ralat.
• Hidupkan peta sensitiviti Jana SEU file (.smh) pilihan.

Menggunakan Penyahpepijat Suntikan Kesalahan

NOTA
Untuk menggunakan Penyahpepijat Suntikan Kesalahan, anda menyambung ke peranti anda melalui JTAG antara muka. Kemudian, konfigurasikan peranti dan lakukan suntikan kesalahan. Untuk melancarkan Fault Injection Debugger, pilih Tools ➤ Fault Injection Debugger dalam perisian Intel Quartus Prime. Mengkonfigurasi atau memprogramkan peranti adalah serupa dengan prosedur yang digunakan untuk Pengaturcara atau Penganalisis Logik Ketik Isyarat.

Penyahpepijat Suntikan

Untuk mengkonfigurasi JTAG rantai:

1. Klik Persediaan Perkakasan. Alat ini memaparkan perkakasan pengaturcaraan yang disambungkan ke komputer anda.
2. Pilih perkakasan pengaturcaraan yang anda ingin gunakan.
3. Klik Tutup.
4. Klik Auto Detect, yang mengisi rantai peranti dengan peranti boleh atur cara yang terdapat dalam JTAG rantai.

Maklumat Berkaitan
Ciri Suntikan Kerosakan Sasaran pada halaman 21

Keperluan Perkakasan dan Perisian

Perkakasan dan perisian berikut diperlukan untuk menggunakan Penyahpepijat Suntikan Kesalahan:

• Barisan CIRI dalam lesen Intel FPGA anda yang membolehkan teras IP Suntikan Kesalahan. Untuk maklumat lanjut, hubungi wakil jualan Intel FPGA tempatan anda.
• Muat turun kabel (Kabel Muat Turun Intel FPGA, Kabel Muat Turun Intel FPGA II, , atau II).
• Kit pembangunan Intel FPGA atau papan reka bentuk pengguna dengan JTAG sambungan ke peranti yang sedang diuji.
• (Pilihan) Barisan CIRI dalam lesen Intel FPGA anda yang membolehkan teras IP Pengesanan SEU Lanjutan.

Mengkonfigurasi Peranti Anda dan Penyahpepijat Suntikan

Penyahpepijat Suntikan Kesalahan menggunakan .sof dan (sebagai pilihan) Pengepala Peta Sensitiviti (.smh) file. Objek Perisian File (.sof) mengkonfigurasi FPGA. .smh file mentakrifkan sensitiviti bit CRAM dalam peranti. Jika anda tidak menyediakan .smh file, Penyahpepijat Suntikan Kesalahan menyuntik ralat secara rawak di seluruh bit CRAM. Untuk menentukan .sof:

1. Pilih FPGA yang anda ingin konfigurasikan dalam kotak rantai Peranti.
2. Klik Pilih File.
3. Navigasi ke .sof dan klik OK. Penyahpepijat Suntikan Fault membaca .sof.
4. (Pilihan) Pilih SMH file.
   Jika anda tidak menyatakan SMH file, Penyahpepijat Suntikan Kerosakan menyuntik kerosakan secara rawak pada keseluruhan peranti. Jika anda menentukan SMH file, anda boleh mengehadkan suntikan pada kawasan yang digunakan pada peranti anda.
   • Klik kanan peranti dalam kotak rantai Peranti dan kemudian klik Pilih SMH File.
   • Pilih SMH anda file.
   • Klik OK.
5. Hidupkan Program/Konfigurasi.
6. Klik Mula.

Penyahpepijat Suntikan Kesalahan mengkonfigurasi peranti menggunakan .sof.

Menu Konteks untuk Memilih SMH File

Kawasan Mengekang untuk Suntikan Kerosakan

Selepas memuatkan SMH file, anda boleh mengarahkan Penyahpepijat Suntikan Kesalahan untuk beroperasi pada kawasan ASD tertentu sahaja. Untuk menentukan kawasan ASD untuk menyuntik kerosakan:

1. Klik kanan FPGA dalam kotak rantai Peranti dan klik Tunjukkan Peta Sensitiviti Peranti.
2. Pilih kawasan ASD untuk suntikan kesalahan.

Peta Sensitiviti Peranti Viewer

Menentukan Jenis Ralat

Anda boleh menentukan pelbagai jenis ralat untuk suntikan.

• Ralat tunggal (SE)
• Ralat bersebelahan dua (DAE)
• Ralat berbilang bit yang tidak boleh dibetulkan (EMBE)

Peranti Intel FPGA boleh membetulkan sendiri ralat tunggal dan dua bersebelahan jika ciri menyental didayakan. Peranti Intel FPGA tidak boleh membetulkan ralat berbilang bit. Rujuk bab tentang mengurangkan SEU untuk mendapatkan maklumat lanjut tentang penyahpepijatan ralat ini. Anda boleh menentukan campuran kerosakan untuk disuntik dan selang masa suntikan. Untuk menentukan selang masa suntikan:

1. Dalam Penyahpepijat Suntikan Kesalahan, pilih Alat ➤ Pilihan.
2. Seret pengawal merah ke campuran ralat. Sebagai alternatif, anda boleh menentukan campuran secara berangka.
3. Tentukan masa selang suntikan.
4. Klik OK.

Rajah 12. Menentukan Campuran Jenis Kerosakan SEU

Maklumat Berkaitan Mengurangkan Kecelaruan Peristiwa Tunggal

Kesilapan Menyuntik

Anda boleh menyuntik ralat dalam beberapa mod:

• Suntikan satu ralat pada arahan
• Suntikan berbilang ralat pada arahan
• Suntikan ralat sehingga diarahkan berhenti

Untuk menyuntik kesalahan ini:

1. Hidupkan pilihan Inject Fault.
2. Pilih sama ada anda ingin menjalankan suntikan ralat untuk beberapa lelaran atau sehingga berhenti:
   • Jika anda memilih untuk berjalan sehingga berhenti, Penyahpepijat Suntikan Kesalahan menyuntik ralat pada selang waktu yang ditentukan dalam kotak dialog Alat ➤ Pilihan.
   • Jika anda ingin menjalankan suntikan ralat untuk bilangan lelaran tertentu, masukkan nombor tersebut.
3. Klik Mula.

Nota: Penyahpepijat Suntikan Kerosakan berjalan untuk bilangan lelaran yang ditentukan atau sehingga berhenti. Tetingkap Intel Quartus Prime Messages menunjukkan mesej tentang ralat yang disuntik. Untuk maklumat tambahan tentang kerosakan yang disuntik, klik Baca EMR. Fault Injection Debugger membaca EMR peranti dan memaparkan kandungan dalam tetingkap Mesej.

Intel Quartus Prime Error Injection dan Mesej Kandungan EMR

Ralat Rakaman
Anda boleh merekodkan lokasi sebarang kerosakan yang disuntik dengan mencatat parameter yang dilaporkan dalam tetingkap Intel Quartus Prime Messages. Jika, untuk exampOleh itu, kesalahan yang disuntik mengakibatkan tingkah laku yang anda ingin mainkan semula, anda boleh menyasarkan lokasi tersebut untuk suntikan. Anda melakukan suntikan yang disasarkan menggunakan antara muka baris arahan Penyahpepijat Injeksi Kesalahan.

Membersihkan Ralat yang Disuntik
Untuk memulihkan fungsi normal FPGA, klik Scrub. Apabila anda menyental ralat, fungsi EDCRC peranti digunakan untuk membetulkan ralat. Mekanisme gosok adalah serupa dengan yang digunakan semasa operasi peranti.

Antara Muka Baris Perintah
Anda boleh menjalankan Fault Injection Debugger pada baris arahan dengan quartus_fid executable, yang berguna jika anda ingin melakukan suntikan kesalahan daripada skrip.

Jadual 5. Argumen baris arahan untuk Suntikan Kesalahan

Hujah Pendek	Hujah Panjang	Penerangan
c	kabel	Tentukan perkakasan pengaturcaraan atau kabel. (Diperlukan)
i	indeks	Tentukan peranti aktif untuk menyuntik kerosakan. (Diperlukan)
n	nombor	Nyatakan bilangan ralat untuk disuntik. Nilai lalai ialah 1. (Pilihan)
t	masa	Masa selang antara suntikan. (Pilihan)

Nota: Gunakan quartus_fid –help to view semua pilihan yang ada. Kod berikut menyediakan exampmenggunakan antara muka baris perintah Penyahpepijat Suntikan Kesalahan.
##############################################

• # Ketahui kabel USB yang tersedia untuk contoh ini
• # Hasilnya menunjukkan bahawa satu kabel tersedia, dinamakan "USB-Blaster" #
• $ quartus_fid –senarai . . .
• Maklumat: Perintah: quartus_fid –senarai
  1. USB-Blaster pada sj-sng-z4 [USB-0] Maklumat: Intel Quartus Prime 64-Bit Fault Injection Debugger telah berjaya. 0 ralat, 0 amaran
• ################################################
• # Cari peranti yang tersedia pada kabel USB-Blaster
• # Hasilnya menunjukkan dua peranti: Stratix V A7, dan MAX V CPLD. #
• $ quartus_fid –kabel USB-Blaster -a
• Maklumat: Perintah: quartus_fid –cable=USB-Blaster -a
• Maklumat (208809): Menggunakan kabel pengaturcaraan "USB-Blaster pada sj-sng-z4 [USB-0]"
  1. USB-Blaster pada sj-sng-z4 [USB-0]
• 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
• 020A40DD 5M2210Z/EPM2210
• Maklumat: Intel Quartus Prime 64-Bit Fault Injection Debugger telah berjaya.
• 0 ralat, 0 amaran
• ################################################
• # Program peranti Stratix V
• # Pilihan –index menentukan operasi yang dilakukan pada peranti yang disambungkan.
• # “=svgx.sof” mengaitkan .sof file dengan peranti
• # “#p” bermaksud atur cara peranti #
• $ quartus_fid –cable USB-Blaster –index “@1=svgx.sof#p” . . .
• Maklumat (209016): Mengkonfigurasi indeks peranti 1
• Maklumat (209017): Peranti 1 mengandungi JTAG Kod ID 0x029030DD
• Maklumat (209007): Konfigurasi berjaya — 1 peranti dikonfigurasikan
• Maklumat (209011): Berjaya melaksanakan operasi
• Maklumat (208551): Tandatangan program ke dalam peranti 1.
• Maklumat: Intel Quartus Prime 64-Bit Fault Injection Debugger telah berjaya.
• 0 ralat, 0 amaran
• ################################################
• # Suntikan kerosakan ke dalam peranti.
• # Operator #i menunjukkan untuk menyuntik kerosakan
• # -n 3 menunjukkan untuk menyuntik 3 kerosakan #
• $ quartus_fid –kabel USB-Blaster –indeks “@1=svgx.sof#i” -n 3
• Maklumat: Perintah: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
• Maklumat (208809): Menggunakan kabel pengaturcaraan "USB-Blaster pada sj-sng-z4 [USB-0]"
• Maklumat (208521): Menyuntik 3 ralat ke dalam peranti
• Maklumat: Intel Quartus Prime 64-Bit Fault Injection Debugger telah berjaya.
• 0 ralat, 0 amaran
• ################################################
• # Mod Interaktif.
• # Menggunakan operasi #i dengan -n 0 meletakkan penyahpepijat ke dalam mod interaktif.
• # Ambil perhatian bahawa 3 kerosakan telah disuntik dalam sesi sebelumnya;
• # “E” membaca kerosakan pada teras IP EMR Unloader pada masa ini. #
• $ quartus_fid –kabel USB-Blaster –indeks “@1=svgx.sof#i” -n 0
• Maklumat: Perintah: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
• Maklumat (208809): Menggunakan kabel pengaturcaraan "USB-Blaster pada sj-sng-z4 [USB-0]"
• Masukkan :
• 'F' untuk menyuntik kesalahan
• 'E' untuk membaca EMR
• 'S' untuk menggosok ralat
• 'Q' untuk berhenti E
• Maklumat (208540): Membaca tatasusunan EMR
• Maklumat (208544): 3 ralat bingkai dikesan dalam peranti 1.
• Maklumat (208545): Ralat #1 : Ralat tunggal dalam bingkai 0x1028 pada bit 0x21EA.
• Maklumat (10914): Ralat #2 : Ralat berbilang bit yang tidak boleh dibetulkan dalam bingkai 0x1116.
• Maklumat (208545): Ralat #3 : Ralat tunggal dalam bingkai 0x1848 pada bit 0x128C.
• 'F' untuk menyuntik kesalahan
• 'E' untuk membaca EMR
• 'S' untuk menggosok ralat
• 'Q' untuk berhenti Q
• maklumat: Intel Quartus Prime 64-Bit Fault Injection Debugger telah berjaya. 0 ralat, 0 amaran
• maklumat: Memori maya puncak: 1522 megabait
• maklumat: Pemprosesan tamat: Isn 3 Nov 18:50:00 2014
• maklumat: Masa berlalu: 00:00:29
• maklumat: Jumlah masa CPU (pada semua pemproses): 00:00:13

Ciri Suntikan Kesalahan Sasaran

Nota

Penyahpepijat Suntikan Kerosakan menyuntik kerosakan ke dalam FPGA secara rawak. Walau bagaimanapun, ciri Suntikan Kesalahan Sasaran membolehkan anda menyuntik ralat ke lokasi yang disasarkan dalam CRAM. Operasi ini mungkin berguna, contohnyaampOleh itu, jika anda mencatat peristiwa SEU dan ingin menguji respons FPGA atau sistem kepada peristiwa yang sama selepas mengubah suai strategi pemulihan. Ciri Suntikan Kesalahan Sasaran hanya tersedia daripada antara muka baris arahan. Anda boleh menentukan bahawa ralat disuntik daripada baris arahan atau dalam mod segera. Maklumat Berkaitan

AN 539: Metodologi Ujian atau Pengesanan Ralat dan Pemulihan menggunakan CRC dalam Peranti FPGA Intel

Menentukan Senarai Ralat Daripada Baris Perintah

Ciri Suntikan Kesalahan Sasaran membolehkan anda menentukan senarai ralat daripada baris arahan, seperti yang ditunjukkan dalam contoh berikutample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ Di mana: c 1 menunjukkan bahawa FPGA dikawal dengan kabel pertama pada komputer anda. i “@1= six.sof#i ” menunjukkan bahawa peranti pertama dalam rantai dimuatkan dengan objek file svgx.sof dan akan disuntik dengan kerosakan. n 2 menunjukkan bahawa dua kesalahan akan disuntik. pengguna=”@1= 0x2274 0x05EF 0x2264 0x0500” ialah senarai kerosakan yang ditentukan pengguna untuk disuntik. Dalam bekas iniampOleh itu, peranti 1 mempunyai dua kerosakan: pada bingkai 0x2274, bit 0x05EF dan pada bingkai 0x2264, bit 0x0500.

Menentukan Senarai Ralat Daripada Mod Gesaan

Anda boleh mengendalikan ciri Suntikan Kesalahan Sasaran secara interaktif dengan menyatakan bilangan kerosakan menjadi 0 (-n 0). Penyahpepijat Suntikan Kesalahan membentangkan arahan mod segera dan penerangannya.

Perintah Mod Gesaan	Penerangan
F	Menyuntik kesalahan
E	Baca EMR
S	Kesilapan gosok
Q	Berhenti

Dalam mod segera, anda boleh mengeluarkan arahan F sahaja untuk menyuntik satu kesalahan di lokasi rawak dalam peranti. Dalam contoh berikutampDengan menggunakan arahan F dalam mod segera, tiga ralat disuntik. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

• Ralat 1 – Ralat bit tunggal pada bingkai 0x12, bit 0x34
• Ralat 2 – Ralat tidak boleh dibetulkan pada bingkai 0x56, bit 0x78 (* menunjukkan ralat berbilang bit)
• Ralat 3 – Ralat bersebelahan dua pada bingkai 0x9A, bit 0xBC (a + menunjukkan ralat bit berganda)

F 0x12 0x34 0x56 0x78 * Satu ralat (lalai) disuntik: Ralat 1 – Ralat bit tunggal pada bingkai 0x12, bit 0x34. Lokasi selepas lokasi bingkai/bit pertama diabaikan. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

Tiga ralat disuntik:

• Ralat 1 – Ralat bit tunggal pada bingkai 0x12, bit 0x34
• Ralat 2 – Ralat tidak boleh dibetulkan pada bingkai 0x56, bit 0x78
• Ralat 3 – Ralat bersebelahan dua pada bingkai 0x9A, bit 0xBC
• Lokasi selepas 3 pasangan bingkai/bit pertama diabaikan

Menentukan Lokasi Bit CRAM

Nota: 

Apabila Penyahpepijat Suntikan Kesalahan mengesan ralat CRAM EDCRC, Daftar Mesej Ralat (EMR) mengandungi sindrom, nombor bingkai, lokasi bit dan jenis ralat (tunggal, berganda atau berbilang bit) ralat CRAM yang dikesan. Semasa ujian sistem, simpan kandungan EMR yang dilaporkan oleh Fault Injection Debugger apabila anda mengesan kerosakan EDCRC. Dengan kandungan EMR yang direkodkan, anda boleh membekalkan nombor bingkai dan bit kepada Penyahpepijat Suntikan Kerosakan untuk memainkan semula ralat yang dinyatakan semasa ujian sistem, untuk mereka bentuk selanjutnya dan mencirikan tindak balas pemulihan sistem kepada ralat itu.

Maklumat Berkaitan
AN 539: Metodologi Ujian atau Pengesanan Ralat dan Pemulihan menggunakan CRC dalam Peranti FPGA Intel

Pilihan Baris Perintah Lanjutan: Kawasan ASD dan Pemberat Jenis Ralat

Anda boleh menggunakan antara muka baris arahan Fault Injection Debugger untuk menyuntik ralat ke dalam kawasan ASD dan menimbang jenis ralat. Mula-mula, anda menentukan campuran jenis ralat (bit tunggal, bersebelahan berganda dan berbilang bit tidak boleh dibetulkan) menggunakan –berat . . pilihan. Untuk exampOleh itu, untuk gabungan 50% ralat tunggal, 30% ralat bersebelahan berganda dan 20% ralat tidak boleh dibetulkan berbilang bit, gunakan pilihan –berat=50.30.20. Kemudian, untuk menyasarkan rantau ASD, gunakan pilihan -smh untuk memasukkan SMH file dan menunjukkan rantau ASD untuk disasarkan. Untuk example: $ quartus_fid –cable=USB-BlasterII –index “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –number=30

bekas iniampperintah:

• Program peranti dan menyuntik kerosakan (tali pi)
• Menyuntik 100% kerosakan bit tunggal (100.0.0)
• Suntikan hanya ke dalam ASD_REGION 2 (ditunjukkan oleh #2)
• Menyuntik 30 kesalahan

Arkib Panduan Pengguna Teras IP Suntikan Kesalahan

Versi Teras IP	Panduan Pengguna
18.0	Panduan Pengguna Teras IP Intel FPGA Suntikan Kesalahan
17.1	Panduan Pengguna Teras IP Intel FPGA Fault Injection
16.1	Panduan Pengguna Teras IP Suntikan Kesalahan Altera
15.1	Panduan Pengguna Teras IP Suntikan Kesalahan Altera

Jika versi teras IP tidak disenaraikan, panduan pengguna untuk versi teras IP sebelumnya terpakai.

Sejarah Semakan Dokumen untuk Panduan Pengguna Teras IP Suntikan Kerosakan

Versi Dokumen	Versi Intel Quartus Prime	Perubahan
2019.07.09	18.1	Mengemas kini Penerangan Pin IP Suntikan Kesalahan topik untuk menjelaskan isyarat Reset, error_injected dan error_scrubbed.
2018.05.16	18.0	• Menambah topik berikut daripada Buku Panduan Edisi Intel Quartus Prime Pro: —   Menentukan Kawasan Suntikan Kerosakan dan subtopik. —   Menggunakan Penyahpepijat Suntikan Kesalahan dan subtopik. —   Antara Muka Baris Perintah dan subtopik. • Menamakan semula teras IP Intel FPGA Fault Injection kepada Fault Injection Intel FPGA IP.

tarikh	Versi	Perubahan
2017.11.06	17.1	• Dijenamakan semula sebagai Intel. • Menambah sokongan peranti Intel Cyclone 10 GX.
2016.10.31	16.1	Sokongan peranti yang dikemas kini.
2015.12.15	15.1	• Menukar perisian Quartus II kepada perisian Quartus Prime. • Membetulkan pautan berkaitan rujukan sendiri.
2015.05.04	15.0	Keluaran awal.

 

Dokumen / Sumber

intel UG-01173 Fault Injection FPGA IP Core [pdf] Panduan Pengguna UG-01173 Suntikan Kerosakan Teras IP FPGA, UG-01173, Teras IP Suntikan Kerosakan FPGA, Suntikan c, Teras IP FPGA Suntikan

Rujukan

• Manual Pengguna