intel UG-01173 Fay Injection FPGA IP Nwayo

Fay Injection Intel® FPGA IP Nwayo Itilizatè Gid

Fault Injection Intel® FPGA IP nwayo a enjekte erè nan konfigirasyon RAM (CRAM) yon aparèy FPGA. Pwosedi sa a simulation erè mou ki ka rive pandan operasyon nòmal akòz boulvèsman evènman sèl (SEUs). SEU yo se evènman ki ra epi se poutèt sa difisil pou teste. Apre ou fin enstansye nwayo IP Fault Injection nan konsepsyon ou ak konfigirasyon aparèy ou an, ou ka itilize zouti Intel Quartus® Prime Fault Injection Debugger pou pwovoke erè entansyonèl nan FPGA pou teste repons sistèm nan nan erè sa yo.

Enfòmasyon ki gen rapò

• Selibatè evènman boulvèsan
• AN 737: SEU Deteksyon ak Rekiperasyon nan Aparèy Intel Arria 10

Karakteristik

• Pèmèt ou evalye repons sistèm pou diminye entèwonp fonksyonèl evènman sèl (SEFI).
• Pèmèt ou fè karakterizasyon SEFI nan kay la, elimine nesesite pou tès travès sistèm tout antye. Olye de sa, ou ka limite tès la gwo bout bwa nan echèk nan tan (FIT) / mezi Mb nan nivo aparèy la.
• Echèl pousantaj FIT dapre karakterizasyon SEFI ki gen rapò ak achitekti konsepsyon ou. Ou ka distribye owaza piki fay nan tout aparèy la, oswa limite yo nan zòn fonksyonèl espesifik pou pi vit tès la.
• Optimize konsepsyon ou pou diminye dezòd ki te koze pa yon sèl evènman boulvèsan (SEU).

Sipò pou Aparèy

Nwayo IP Fault Injection sipòte Intel Arria® 10, Intel Cyclone® 10 GX ak aparèy fanmi Stratix® V. Fanmi Cyclone V la sipòte Piki Fòt sou aparèy ki gen sifiks -SC nan kòd lòd la. Kontakte reprezantan lavant lokal ou a pou enfòmasyon kòmande sou aparèy -SC sifiks Cyclone V.

Itilizasyon Resous ak Pèfòmans
Lojisyèl Intel Quartus Prime la jenere estimasyon resous sa a pou Stratix V A7 FPGA. Rezilta pou lòt aparèy yo sanble.

Intel Corporation. Tout dwa rezève. Intel, logo Intel ak lòt mak Intel yo se mak komèsyal Intel Corporation oswa filiales li yo. Intel garanti pèfòmans pwodwi FPGA ak semiconductor li yo selon espesifikasyon aktyèl yo an akò ak garanti estanda Intel a, men li rezève dwa pou fè chanjman nan nenpòt pwodwi ak sèvis nenpòt ki lè san avètisman. Intel pa asime okenn responsablite oswa responsablite ki soti nan aplikasyon an oswa itilizasyon nenpòt enfòmasyon, pwodwi oswa sèvis ki dekri la a eksepte si Intel te dakò ekspreseman alekri. Yo konseye kliyan Intel yo pou yo jwenn dènye vèsyon espesifikasyon aparèy yo anvan yo konte sou nenpòt enfòmasyon ki pibliye epi anvan yo pase lòd pou pwodwi oswa sèvis yo. *Yo ka reklame lòt non ak mak kòm pwopriyete lòt moun.

Fault Injection IP Nwayo FPGA Pèfòmans ak Itilizasyon Resous

Aparèy	ALM yo	Anrejistre lojik		M20K
		Prensipal	Segondè
Stratix V A7	3,821	5,179	0	0

Enstalasyon lojisyèl Intel Quartus Prime gen ladann bibliyotèk Intel FPGA IP. Bibliyotèk sa a bay anpil nwayo IP itil pou itilizasyon pwodiksyon ou san ou pa bezwen yon lisans adisyonèl. Gen kèk nwayo Intel FPGA IP mande pou achte yon lisans separe pou itilizasyon pwodiksyon an. Mòd Evalyasyon IP Intel FPGA a pèmèt ou evalye nwayo Intel FPGA IP ki gen lisans sa yo nan simulation ak pyès ki nan konpitè, anvan w deside achte yon lisans debaz IP pwodiksyon konplè. Ou sèlman bezwen achte yon lisans pwodiksyon konplè pou nwayo Intel IP ki gen lisans apre ou fin fè tès pyès ki nan konpitè epi ou pare pou itilize IP nan pwodiksyon an. Lojisyèl Intel Quartus Prime enstale nwayo IP nan kote sa yo pa default:

IP Nwayo Enstalasyon Chemen

Kote Enstalasyon Nwayo IP

Kote	Lojisyèl	Platfòm
:\intelFPGA_pro\quartus\ip\altera	Intel Quartus Prime Pro edisyon	Windows *
:\intelFPGA\quartus\ip\altera	Intel Quartus Prime Standard edisyon	Windows
:/intelFPGA_pro/quartus/ip/altera	Intel Quartus Prime Pro edisyon	Linux *
:/intelFPGA/quartus/ip/altera	Intel Quartus Prime Standard edisyon	Linux

Nòt: Lojisyèl Intel Quartus Prime a pa sipòte espas nan chemen enstalasyon an.

Pèrsonalizasyon ak jenere IP Cores
Ou ka Customize nwayo IP pou sipòte yon gran varyete aplikasyon. Katalòg IP Intel Quartus Prime ak editè paramèt pèmèt ou byen vit chwazi ak konfigirasyon pò debaz IP, karakteristik, ak pwodiksyon. files.

Katalòg IP ak Editè Paramèt
Katalòg IP a montre nwayo IP ki disponib pou pwojè ou a, ki gen ladan Intel FPGA IP ak lòt IP ke ou ajoute nan chemen rechèch la Katalòg IP.. Sèvi ak karakteristik sa yo nan Katalòg IP a pou lokalize ak pèrsonalize yon nwayo IP:

• Filtre IP Katalòg pou Montre IP pou fanmi aparèy aktif oswa Montre IP pou tout fanmi aparèy. Si ou pa gen okenn pwojè ki louvri, chwazi Fanmi Aparèy la nan Katalòg IP.
• Tape nan jaden rechèch la pou jwenn nenpòt non debaz IP konplè oswa pasyèl nan Katalòg IP.
• Dwa-klike sou yon non debaz IP nan Katalòg IP pou montre detay sou aparèy ki sipòte, pou ouvri katab enstalasyon IP nwayo a, ak pou lyen ki mennen nan dokiman IP.
• Klike sou Chèche pou Partner IP to access partner IP information on the web.

Editè paramèt la mande w pou presize yon non varyasyon IP, pò si ou vle, ak pwodiksyon file opsyon jenerasyon. Editè paramèt la jenere yon IP Intel Quartus Prime wo nivo file (.ip) pou yon varyasyon IP nan pwojè Intel Quartus Prime Pro Edition. Editè paramèt la jenere yon IP Quartus wo nivo file (.qip) pou yon varyasyon IP nan pwojè Intel Quartus Prime Standard Edition. Sa yo files reprezante varyasyon IP nan pwojè a, ak magazen enfòmasyon paramètrizasyon.

Editè paramèt IP (Intel Quartus Prime Standard Edition)

Pwodiksyon IP Core Generation (Intel Quartus Prime Pro Edition)

Lojisyèl Intel Quartus Prime la jenere pwodiksyon sa a file estrikti pou nwayo IP endividyèl ki pa fè pati yon sistèm Platform Designer.

Pwodiksyon jenerasyon debaz IP endividyèl (Intel Quartus Prime Pro Edition)

• Si sipòte ak pèmèt pou varyasyon debaz IP ou a.

Sòti Files nan Intel FPGA IP jenerasyon

File Non	Deskripsyon
<ou_ip>.ip	Varyasyon IP wo nivo file ki gen paramètrizasyon yon nwayo IP nan pwojè ou a. Si varyasyon IP la fè pati yon sistèm Platform Designer, editè paramèt la tou jenere yon .qsys file.
<ou_ip>.cmp	Deklarasyon konpozan VHDL (.cmp) file se yon tèks file ki gen definisyon jenerik lokal ak pò ke ou itilize nan konsepsyon VHDL files.
<ou_ip>_generation.rpt	IP oswa Platform Designer jenerasyon boutèy demi lit file. Montre yon rezime mesaj yo pandan jenerasyon IP.
kontinye…

File Non	Deskripsyon
<ou_ip>.qgsimc (sistèm Designer platfòm sèlman)	Cache simulation file ki konpare .qsys ak .ip files ak paramètrizasyon aktyèl la nan sistèm nan Platform Designer ak nwayo IP. Konparezon sa a detèmine si Platform Designer ka sote rejenerasyon HDL la.
<ou_ip>.qgsynth (sistèm Designer platfòm sèlman)	Cache sentèz file ki konpare .qsys ak .ip files ak paramètrizasyon aktyèl la nan sistèm nan Platform Designer ak nwayo IP. Konparezon sa a detèmine si Platform Designer ka sote rejenerasyon HDL la.
<ou_ip>.qip	Gen tout enfòmasyon pou entegre ak konpile eleman IP la.
<ou_ip>.csv	Gen enfòmasyon sou sitiyasyon ajou nan eleman IP la.
.bsf	Yon reprezantasyon senbòl varyasyon IP pou itilize nan dyagram blòk Files (.bdf).
<ou_ip>.spd	Antre file ke ip-make-simscript mande pou jenere scripts simulation. .spd la file gen yon lis files ou jenere pou simulation, ansanm ak enfòmasyon sou memwa ke ou inisyalize.
<ou_ip>.ppf	Planifikatè PIN la File (.ppf) estoke devwa pò ak nod yo pou konpozan IP ou kreye pou itilize ak Pin Planner la.
<ou_ip>_bb.v	Sèvi ak Blackbox Verilog (_bb.v) file kòm yon deklarasyon modil vid pou itilize kòm yon bwat nwa.
<ou_ip>_inst.v oswa _inst.vhd	HDL ansyenample modèl enstansyasyon. Kopi epi kole sa ki nan sa a file nan HDL ou file enstansye varyasyon IP la.
<ou_ip>.regmap	Si IP a gen enfòmasyon enskri, lojisyèl Intel Quartus Prime jenere .regmap la file. .regmap la file dekri enfòmasyon kat enskri nan entèfas mèt ak esklav. Sa a file konpleman la .sopcinfo file pa bay plis enfòmasyon detaye enskri sou sistèm nan. Sa a file pèmèt ekspozisyon enskri views ak estatistik personnalisable itilizatè nan System Console.
<ou_ip> .svd	Pèmèt zouti debug sistèm HPS yo view enskri kat periferik ki konekte ak HPS nan yon sistèm Platform Designer. Pandan sentèz, lojisyèl Intel Quartus Prime estoke .svd la files pou koòdone esklav vizib pou mèt yo System Console nan .sof la file nan sesyon debug la. System Console li seksyon sa a, ki Platform Designer mande pou enfòmasyon kat jeyografik anrejistre. Pou esklav sistèm, Platform Designer jwenn aksè nan rejis yo pa non.
<ou_ip>.v <ou_ip>.vhd	HDL files ki enstansye chak submodule oswa nwayo IP timoun pou sentèz oswa simulation.
konseye/	Gen yon script msim_setup.tcl pou mete sou pye ak kouri yon simulation.
aldec/	Gen yon script rivierapro_setup.tcl pou konfigirasyon ak kouri yon simulation.
/synopsys/vcs /synopsys/vcsmx	Gen yon script shell vcs_setup.sh pou mete kanpe epi kouri yon simulation. Gen yon script shell vcsmx_setup.sh ak synopsys_sim.setup file yo mete kanpe epi kouri yon simulation.
/ kadans	Gen yon script shell ncsim_setup.sh ak lòt konfigirasyon files pou mete sou pye ak kouri yon simulation.
/xcelyòm	Gen yon script shell simulateur Paralèl xcelium_setup.sh ak lòt konfigirasyon files pou mete sou pye ak kouri yon simulation.
/submodules	Gen HDL files pou submodule debaz IP.
<IP soumodil>/	Platform Designer jenere /synth ak /sim sou-anyè pou chak anyè soumodil IP ke Platform Designer jenere.

Deskripsyon Fonksyonèl
Avèk nwayo IP Fault Injection, konsèpteur yo ka fè karakterizasyon SEFI nan kay la, echèl pousantaj FIT dapre karakterizasyon SEFI, ak optimize desen yo pou diminye efè SEU yo.

Yon sèl Evènman Fache Atténuation

Sikui entegre ak aparèy lojik pwogramasyon tankou FPGA yo sansib a SEU. SEU yo se evènman o aza, ki pa destriktif, ki te koze pa de sous prensipal: patikil alfa ak netwon ki soti nan reyon cosmic. Radyasyon ka lakòz swa rejis lojik la, bit memwa entegre, oswa yon bit konfigirasyon RAM (CRAM) baskile eta li, kidonk mennen nan operasyon aparèy inatandi. Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V ak nouvo aparèy gen kapasite CRAM sa yo:

• Deteksyon Erè Tcheke Siklik Redundance (EDCRC)
• Otomatik koreksyon nan yon CRAM fache (scrubbing)
• Kapasite pou kreye yon kondisyon CRAM fache (piki fòt)

Pou plis enfòmasyon sou alèjman SEU nan aparèy Intel FPGA, al gade nan chapit SEU Mitigation nan manyèl aparèy respektif la.

Fòt Piki IP PIN Deskripsyon

Fault Injection IP nwayo a gen ladan broch I/O sa yo.

Fay Injection IP Nwayo I/O Pins

Non PIN	Direksyon PIN	Deskripsyon Pin
crcerror_pin	opinyon	Antre nan mesaj erè Enskri dechaje Intel FPGA IP (EMR Unloader IP). Siyal sa a deklare lè yon erè CRC te detekte pa EDCRC aparèy la.
emr_data	opinyon	Kontni Enskripsyon mesaj erè (EMR). Gade nan manyèl aparèy ki apwopriye a pou jaden EMR yo. Antre sa a konfòm ak siyal koòdone done Avalon Streaming la.
emr_valid	opinyon	Endike emr_data antre yo genyen done valab. Sa a se yon siyal koòdone Avalon Streaming valab.
Reyajiste	opinyon	Modil réinitialiser D'. Reyajiste a konplètman kontwole pa Debugger nan Piki Fòt.
error_injected	pwodiksyon	Endike yon erè te enjekte nan CRAM jan kòmande atravè JTAG koòdone. Longè tan siyal sa a afime depann de anviwònman ou nan JTAG TCK ak siyal blòk kontwòl. Tipikman, tan an se alantou 20 sik revèy nan siyal la TCK.
error_scrubbed	pwodiksyon	Endike fwote aparèy la fini jan yo bay lòd atravè JTAG koòdone. Longè tan siyal sa a afime depann de anviwònman ou nan JTAG TCK ak siyal blòk kontwòl. Tipikman, tan an se alantou 20 sik revèy nan siyal la TCK.
intosc	pwodiksyon	Pwodiksyon opsyonèl. Fault Injection IP la sèvi ak revèy sa a, pou egzanpample, pou revèy blòk EMR_unloader la.

Fòt Piki IP Pin Dyagram

Sèvi ak debogaj piki fay la ak fay piki IP Nwayo

Fault Injection Debugger la travay ansanm ak nwayo IP Fault Injection. Premyèman, ou enstansye nwayo IP la nan konsepsyon ou, konpile, epi telechaje konfigirasyon ki kapab lakòz la file nan aparèy ou an. Lè sa a, ou kouri Debugger Fault Injection soti nan lojisyèl Intel Quartus Prime la oswa nan liy lòd la pou simulation erè mou.

• Fault Injection Debugger la pèmèt ou opere eksperyans piki fòt entèaktif oswa pa kòmandman pakèt, epi li pèmèt ou presize zòn ki lojik nan konsepsyon ou pou piki fay.
• Koòdone nan liy kòmand se itil pou kouri debugger la atravè yon script.

Remak

Fault Injection Debugger la kominike ak nwayo IP Fault Injection atravè JTAG koòdone. Fault Injection IP aksepte kòmandman JTAG koòdone ak rapò sou sitiyasyon tounen atravè JTAG koòdone. Fault Injection IP nwayo a aplike nan lojik mou nan aparèy ou an; Se poutèt sa, ou dwe konte pou itilizasyon lojik sa a nan konsepsyon ou. Yon metodoloji se karakterize repons konsepsyon ou a nan SEU nan laboratwa a ak Lè sa a, kite nwayo IP a nan konsepsyon final la deplwaye.

Ou itilize nwayo IP Fault Injection la ak nwayo IP sa yo:

• Erè mesaj Register Unloader IP nwayo a, ki li ak estoke done ki soti nan sikwi deteksyon erè ki fè tèt di nan aparèy Intel FPGA.
• (Si ou vle) Advanced SEU Detection Intel FPGA IP nwayo a, ki konpare kote erè yon sèl-bit ak yon kat sansiblite pandan operasyon aparèy pou detèmine si yon erè mou afekte li.

Fòt Piki Debugger souview Blòk Dyagram

Nòt:

1. Fault Injection IP la baskile ti moso yo nan lojik la vize.
2. Fault Injection Debugger ak Advanced SEU Detection IP itilize menm egzanp EMR Unloader la.
3. Nwayo IP Avanse SEU Deteksyon an opsyonèl.

Enfòmasyon ki gen rapò

• Konsènan SMH Files nan paj 13
• Konsènan EMR Unloader IP Core nan paj 10
• Konsènan Advanced SEU Detection IP Core nan paj 11

Enstansye Fay Injection IP Nwayo a

REMAK

Fault Injection IP nwayo a pa mande pou ou mete nenpòt paramèt. Pou itilize nwayo IP a, kreye yon nouvo egzanp IP, mete l nan sistèm Platform Designer (Standard) ou a, epi konekte siyal yo jan sa apwopriye. Ou dwe itilize nwayo IP Fault Injection ak nwayo IP EMR Unloader. Fault Injection la ak nwayo IP EMR Unloader yo disponib nan Platform Designer ak Katalòg IP. Opsyonèlman, ou ka enstansye yo dirèkteman nan konsepsyon RTL ou a, lè l sèvi avèk Verilog HDL, SystemVerilog, oswa VHDL.

Konsènan EMR Unloader IP Core
Nwayo EMR Unloader IP bay yon koòdone nan EMR, ki mete ajou kontinyèlman pa EDCRC aparèy la ki tcheke CRAM bits CRC aparèy la pou erè mou.

Example Platform Designer System Ki gen ladan Fault Injection IP Core ak EMR Unloader IP Core

Example Fault Injection IP Core and EMR Unloader IP Core Block Diagram

Enfòmasyon ki gen rapò
Mesaj Erè Enskri Dechaje Intel FPGA IP Nwayo Gid Itilizatè

Konsènan Advanced SEU Detection IP Core

Sèvi ak debaz IP Advanced SEU Detection (ASD) lè tolerans SEU se yon enkyetid konsepsyon. Ou dwe itilize nwayo IP EMR Unloader ak nwayo IP ASD. Se poutèt sa, si ou itilize IP ASD ak IP Fault Injection nan menm konsepsyon an, yo dwe pataje pwodiksyon EMR Unloader atravè yon eleman splitter Avalon®-ST. Figi sa a montre yon sistèm Platform Designer kote yon splitter Avalon-ST distribye kontni EMR yo nan nwayo IP ASD ak Fault Injection.

Sèvi ak ASD ak Fault Injection IP nan menm sistèm Designer platfòm la

Enfòmasyon ki gen rapò
Avanse SEU Deteksyon Intel FPGA IP Nwayo Gid Itilizatè

Defini Zòn Piki Fòt
Ou ka defini rejyon espesifik nan FPGA pou piki fòt lè l sèvi avèk yon Header Map sansiblite (.smh) file. SMH a file estoke kowòdone bit CRAM aparèy yo, rejyon yo asiyen yo (Rejyon ASD), ak kritik. Pandan pwosesis la konsepsyon ou itilize yerachi tagging yo kreye rejyon an. Lè sa a, pandan konpilasyon, Intel Quartus Prime Assembler la jenere SMH la file. Fault Injection Debugger limite piki erè nan rejyon aparèy espesifik ou defini nan SMH la file.

Pèfòmans yerachi Tagging
Ou defini rejyon FPGA yo pou fè tès lè w bay yon rejyon ASD nan kote a. Ou ka presize yon valè Rejyon ASD pou nenpòt pati nan yerachi konsepsyon ou a lè l sèvi avèk Fenèt Partitions Design la.

1. Chwazi Devwa ➤ Fenèt Partitions Design.
2. Dwa-klike nenpòt kote nan ranje header la epi vire sou ASD Rejyon pou montre kolòn Rejyon ASD la (si li pa deja parèt).
3. Antre yon valè ant 0 ak 16 pou nenpòt patisyon pou bay li nan yon rejyon ASD espesifik.
   • Rejyon 0 ASD rezève pou pòsyon aparèy la ki pa itilize yo. Ou ka bay yon patisyon nan rejyon sa a pou presize li kòm ki pa kritik.
   • ASD rejyon 1 se rejyon default la. Tout pòsyon aparèy yo itilize yo asiyen nan rejyon sa a sof si ou klèman chanje plasman nan Rejyon ASD.

Konsènan SMH Files

SMH la file gen enfòmasyon sa yo:

• Si w pa itilize yerachi tagging (sa vle di, konsepsyon an pa gen okenn devwa klè nan rejyon ASD nan yerachi konsepsyon an), SMH la file lis chak bit CRAM epi li endike si li sansib pou konsepsyon an.
• Si ou te fè yerachi tagging ak chanje devwa default Rejyon ASD, SMH la file bay lis chak bit CRAM epi li asiyen rejyon ASD.

Fault Injection Debugger ka limite piki nan youn oswa plizyè rejyon espesifye. Pou dirije Assembler la jenere yon SMH file:

• Chwazi Devwa ➤ Aparèy ➤ Opsyon Aparèy ak PIN ➤ Deteksyon erè CRC.
• Aktive jenere kat sansiblite SEU la file (.smh) opsyon.

Sèvi ak debogaj piki fay la

REMAK
Pou itilize Debugger Fault Injection, ou konekte ak aparèy ou a atravè JTAG koòdone. Lè sa a, konfigirasyon aparèy la epi fè piki fay. Pou lanse Fault Injection Debugger la, chwazi Zouti ➤ Fault Injection Debugger nan lojisyèl Intel Quartus Prime. Konfigirasyon oswa pwogramasyon aparèy la se menm jan ak pwosedi yo itilize pou pwogramè a oswa siyal Tap Logic Analyzer.

Fòt Piki Debugger

Pou konfigirasyon JTAG chèn:

1. Klike sou Enstalasyon Materyèl. Zouti a montre kenkayri pwogramasyon ki konekte ak òdinatè w lan.
2. Chwazi pyès ki nan konpitè pwogramasyon ou vle itilize.
3. Klike sou Fèmen.
4. Klike sou Auto Detect, ki peple chèn aparèy la ak aparèy pwogramasyon yo jwenn nan JTAG chèn.

Enfòmasyon ki gen rapò
Karakteristik Piki Fay Vize nan paj 21

Kondisyon pyès ki nan konpitè ak lojisyèl

Materyèl ak lojisyèl sa yo oblije itilize Debugger Fault Injection:

• FEATURE liy nan lisans Intel FPGA ou ki pèmèt nwayo IP Fault Injection. Pou plis enfòmasyon, kontakte reprezantan lavant Intel FPGA lokal ou a.
• Telechaje kab (Intel FPGA Telechaje Kab, Intel FPGA Telechaje Kab II, , oswa II).
• Twous devlopman Intel FPGA oswa tablo itilizatè ki fèt ak yon JTAG koneksyon ak aparèy anba tès la.
• (Si ou vle) Liy FEATURE nan lisans Intel FPGA ou ki pèmèt nwayo IP Advanced SEU Detection.

Konfigirasyon aparèy ou an ak debogaj piki fay la

Fault Injection Debugger la itilize yon .sof ak (si ou vle) yon Header Map sansiblite (.smh) file. Objè lojisyèl an File (.sof) configure FPGA la. La .smh file defini sansiblite bit CRAM yo nan aparèy la. Si ou pa bay yon .smh file, Fault Injection Debugger la enjekte fot owaza nan tout CRAM Bits yo. Pou presize yon .sof:

1. Chwazi FPGA ou vle configured nan bwat chèn Aparèy la.
2. Klike sou Chwazi File.
3. Navige nan .sof la epi klike sou OK. Debugger nan piki fay li .sof la.
4. (Si ou vle) Chwazi SMH la file.
   Si ou pa presize yon SMH file, Fault Injection Debugger la enjekte fot owaza atravè tout aparèy la. Si ou presize yon SMH file, ou ka mete restriksyon sou piki nan zòn yo itilize nan aparèy ou an.
   • Dwa klike sou aparèy la nan bwat chèn Aparèy la epi klike sou Chwazi SMH File.
   • Chwazi SMH ou a file.
   • Klike sou OK.
5. Limen Pwogram/Konfigure.
6. Klike sou Kòmanse.

Fault Injection Debugger la configured aparèy la lè l sèvi avèk .sof la.

Meni Kontèks pou Chwazi SMH la File

Rejyon kontrent pou piki fay

Apre w fin chaje yon SMH file, ou ka dirije Debugger Fault Piki a opere sou sèlman espesifik rejyon ASD. Pou presize rejyon ASD (yo) kote pou enjekte defo:

1. Dwa-klike sou FPGA nan bwat chèn aparèy la, epi klike sou Montre kat sansiblite aparèy la.
2. Chwazi rejyon ASD (yo) pou piki fay.

Map sansiblite aparèy Viewer

Espesifye Kalite Erè

Ou ka presize plizyè kalite erè pou piki.

• Erè sèl (SE)
• Erè doub-adjasan (DAE)
• Erè milti-bit ki pa korije (EMBE)

Aparèy Intel FPGA yo ka korije pwòp tèt ou erè sèl ak doub-adjasan si karakteristik nan épuration pèmèt. Aparèy Intel FPGA pa ka korije erè milti-bit. Ale nan chapit la sou diminye SEU yo pou plis enfòmasyon sou debogaj erè sa yo. Ou ka presize melanj de defo pou enjekte ak entèval tan piki a. Pou presize entèval tan piki a:

1. Nan debogaj piki fay la, chwazi Zouti ➤ Opsyon.
2. Trennen kontwolè wouj la nan melanj la nan erè. Altènativman, ou ka presize melanj la nimerik.
3. Espesifye tan entèval piki a.
4. Klike sou OK.

Figi 12. Espesifye melanj kalite fay SEU yo

Enfòmasyon ki gen rapò Diminisyon sèl evènman fache

Enjekte Erè

Ou ka enjekte erè nan plizyè mòd:

• Enjekte yon erè sou lòd
• Enjekte plizyè erè sou lòd
• Enjekte erè jiskaske yo bay lòd pou yo sispann

Pou enjekte defo sa yo:

1. Aktive opsyon Enjekte Fay la.
2. Chwazi si ou vle fè piki erè pou yon kantite iterasyon oswa jiskaske yo sispann:
   • Si w chwazi kouri jiskaske yo sispann, Fault Injection Debugger enjekte erè nan entèval ki espesifye nan bwat dyalòg Zouti ➤ Opsyon.
   • Si ou vle fè piki erè pou yon kantite espesifik iterasyon, antre nimewo a.
3. Klike sou Kòmanse.

Nòt: Fault Injection Debugger la kouri pou kantite iterasyon espesifye oswa jiskaske yo sispann. Fenèt Intel Quartus Prime Messages la montre mesaj sou erè yo enjekte yo. Pou plis enfòmasyon sou defo yo enjekte, klike sou Li EMR. Fault Injection Debugger li EMR aparèy la epi li montre sa ki nan fenèt Mesaj la.

Intel Quartus Prime Error Injection ak EMR Mesaj kontni

Anrejistreman erè
Ou ka anrejistre kote nenpòt fay sou fòm piki a lè w sonje paramèt yo rapòte nan fenèt Intel Quartus Prime Messages. Si, pou egzanpampLè sa a, yon fay enjekte rezilta nan konpòtman ou ta renmen repete, ou ka vize ki kote pou piki. Ou fè piki vize lè l sèvi avèk koòdone liy lòd Fault Injection Debugger.

Netwaye Erè Enjekte
Pou retabli fonksyon nòmal FPGA a, klike sou Frote. Lè ou fwote yon erè, yo itilize fonksyon EDCRC aparèy la pou korije erè yo. Mekanis frote a sanble ak sa yo itilize pandan operasyon aparèy la.

Entèfas Liy Kòmand
Ou ka kouri Debugger Fault Injection nan liy lòd la ak ègzèkutabl quartus_fid la, ki itil si ou vle fè piki fòt nan yon script.

Tablo 5. Agiman liy kòmand pou piki fay

Kout Agiman	Long agiman	Deskripsyon
c	kab	Espesifye kenkayri pwogramasyon oswa kab. (obligatwa)
i	endèks	Espesifye aparèy aktif pou enjekte fay. (obligatwa)
n	nimewo	Espesifye kantite erè pou enjekte. Valè default la se 1. (Si ou vle)
t	tan	Tan entèval ant piki. (Si ou vle)

Nòt: Sèvi ak quartus_fid –help to view tout opsyon ki disponib. Kòd sa a bay egzanpamples lè l sèvi avèk Fault Injection Debugger koòdone liy kòmand.
############################################

• # Chache konnen ki kab USB ki disponib pou egzanp sa a
• # Rezilta a montre ke gen yon sèl kab ki disponib, yo rele "USB-Blaster" #
• $ quartus_fid –list . . .
• Enfòmasyon: Kòmandman: quartus_fid –list
  1. USB-Blaster sou sj-sng-z4 [USB-0] Enfòmasyon: Intel Quartus Prime 64-Bit Fault Injection Debugger te gen siksè. 0 erè, 0 avètisman
• ############################################
• # Jwenn ki aparèy ki disponib sou kab USB-Blaster
• # Rezilta a montre de aparèy: yon Stratix V A7, ak yon MAX V CPLD. #
• $ quartus_fid – kab USB-Blaster -a
• Enfòmasyon: Kòmandman: quartus_fid –cable=USB-Blaster -a
• Enfòmasyon (208809): Sèvi ak kab pwogramasyon "USB-Blaster sou sj-sng-z4 [USB-0]"
  1. USB-Blaster sou sj-sng-z4 [USB-0]
• 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
• 020A40DD 5M2210Z/EPM2210
• Enfòmasyon: Intel Quartus Prime 64-Bit Fault Injection Debugger te gen siksè.
• 0 erè, 0 avètisman
• ############################################
• # Pwograme aparèy Stratix V la
• # Opsyon –index la presize operasyon ki fèt sou yon aparèy ki konekte.
• # "=svgx.sof" asosye yon .sof file ak aparèy la
• # "#p" vle di pwogram nan aparèy la #
• $ quartus_fid – kab USB-Blaster – endèks “@1=svgx.sof#p” . . .
• Enfòmasyon (209016): Konfigirasyon endèks aparèy 1
• Enfòmasyon (209017): Aparèy 1 gen JTAG Kòd ID 0x029030DD
• Enfòmasyon (209007): Konfigirasyon reyisi — 1 aparèy (yo) configuré
• Enfòmasyon (209011): Operasyon ki fèt avèk siksè (yo)
• Enfòmasyon (208551): Siyati pwogram nan aparèy 1.
• Enfòmasyon: Intel Quartus Prime 64-Bit Fault Injection Debugger te gen siksè.
• 0 erè, 0 avètisman
• ############################################
• # Enjekte yon fay nan aparèy la.
• # Operatè #i a endike pou enjekte defo
• # -n 3 endike pou enjekte 3 fot #
• $ quartus_fid – kab USB-Blaster – endèks “@1=svgx.sof#i” -n 3
• Enfòmasyon: Kòmandman: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
• Enfòmasyon (208809): Sèvi ak kab pwogramasyon "USB-Blaster sou sj-sng-z4 [USB-0]"
• Enfòmasyon (208521): Enjekte 3 erè (yo) nan aparèy (yo)
• Enfòmasyon: Intel Quartus Prime 64-Bit Fault Injection Debugger te gen siksè.
• 0 erè, 0 avètisman
• ############################################
• # Mòd entèaktif.
• # Sèvi ak operasyon #i ak -n 0 mete debogaj la nan mòd entèaktif.
• # Remake byen ke 3 fot yo te enjekte nan sesyon anvan an;
• # "E" li defo yo kounye a nan nwayo IP EMR Unloader la. #
• $ quartus_fid – kab USB-Blaster – endèks “@1=svgx.sof#i” -n 0
• Enfòmasyon: Kòmandman: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
• Enfòmasyon (208809): Sèvi ak kab pwogramasyon "USB-Blaster sou sj-sng-z4 [USB-0]"
• Antre :
• 'F' pou enjekte fòt
• 'E' pou li EMR
• 'S' pou fwote erè (yo)
• 'Q' pou kite E
• Enfòmasyon (208540): Lekti etalaj EMR
• Enfòmasyon (208544): 3 erè ankadreman (yo) detekte nan aparèy 1.
• Enfòmasyon (208545): Erè #1: Erè sèl nan ankadreman 0x1028 nan ti jan 0x21EA.
• Enfòmasyon (10914): Erè #2: Erè milti-bit ki pa korije nan ankadreman 0x1116.
• Enfòmasyon (208545): Erè #3: Erè sèl nan ankadreman 0x1848 nan ti jan 0x128C.
• 'F' pou enjekte fòt
• 'E' pou li EMR
• 'S' pou fwote erè (yo)
• 'Q' pou kite Q
• Info: Intel Quartus Prime 64-Bit Fault Injection Debugger te gen siksè. 0 erè, 0 avètisman
• Info: Memwa vityèl pik: 1522 megabytes
• Info: Pwosesis la te fini: Lendi 3 Nov 18:50:00 2014
• Info: Tan ki pase: 00:00:29
• Info: Tan CPU total (sou tout processeurs): 00:00:13

Vize Fay Piki Karakteristik

Remak

Fault Injection Debugger la enjekte defo nan FPGA a owaza. Sepandan, karakteristik Enjeksyon Fòt Vize a pèmèt ou enjekte fot nan kote vize nan CRAM la. Operasyon sa a ka itil, pou egzanpample, si ou te note yon evènman SEU epi ou vle teste FPGA oswa repons sistèm nan menm evènman an apre modifye yon estrateji rekiperasyon. Karakteristik Enjeksyon Fòt Vize a disponib sèlman nan koòdone liy lòd la. Ou ka presize ke erè yo enjekte nan liy lòd la oswa nan mòd èd memwa. Enfòmasyon ki gen rapò

AN 539: Metodoloji tès oswa deteksyon erè ak rekiperasyon lè l sèvi avèk CRC nan aparèy Intel FPGA

Espesifye yon lis erè nan liy kòmand la

Karakteristik Enjeksyon Fòt Vize a pèmèt ou presize yon lis erè nan liy lòd la, jan yo montre nan ansyen sa a.ample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user="@1= 0x2274 0x05EF 0x2264 0x0500″ Ki kote: c 1 endike ke FPGA la kontwole pa premye kab sou òdinatè w lan. i "@1= six.sof#i" endike ke premye aparèy nan chèn nan chaje ak objè a file svgx.sof epi yo pral sou fòm piki ak defo. n 2 endike ke de fay yo pral sou fòm piki. user="@1= 0x2274 0x05EF 0x2264 0x0500" se yon lis itilizatè-espesifye defo yo dwe sou fòm piki. Nan ansyen sa aample, aparèy 1 gen de defo: nan ankadreman 0x2274, ti jan 0x05EF ak nan ankadreman 0x2264, ti jan 0x0500.

Espesifye yon lis erè nan mòd èd memwa

Ou ka opere karakteristik Enjeksyon Fòt Vize a entèaktif lè w espesifye kantite fay yo dwe 0 (-n 0). Fault Injection Debugger la prezante kòmandman mòd rapid ak deskripsyon yo.

Kòmandman mòd rapid	Deskripsyon
F	Enjekte yon fay
E	Li EMR la
S	Fwote erè
Q	Kite

Nan mòd rapid, ou ka bay lòd F pou kont li pou enjekte yon sèl fay nan yon kote o aza nan aparèy la. Nan egzanp sa aamples lè l sèvi avèk F lòd la nan mòd rapid, twa erè yo sou fòm piki. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

• Erè 1 - Erè yon sèl ti jan nan ankadreman 0x12, ti jan 0x34
• Erè 2 - Erè ki pa korije nan ankadreman 0x56, ti jan 0x78 (yon * endike yon erè milti-bit)
• Erè 3 - Erè doub-adjasan nan ankadreman 0x9A, ti jan 0xBC (yon + endike yon erè doub ti jan)

F 0x12 0x34 0x56 0x78 * Yon erè (default) sou fòm piki: Erè 1 - Erè sèl ti jan nan ankadreman 0x12, ti jan 0x34. Kote yo apre premye kote ankadreman/ti jan yo inyore. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

Twa erè yo enjekte:

• Erè 1 - Erè yon sèl ti jan nan ankadreman 0x12, ti jan 0x34
• Erè 2 - Erè ki pa korije nan ankadreman 0x56, ti jan 0x78
• Erè 3 - Erè doub-adjasan nan ankadreman 0x9A, ti jan 0xBC
• Kote apre 3 premye pè ankadreman/bit yo inyore

Detèmine kote CRAM Bit

Nòt: 

Lè Fault Injection Debugger la detekte yon erè CRAM EDCRC, Rejis Mesaj Erè (EMR) gen sendwòm, nimewo ankadreman, kote bit, ak kalite erè (yon sèl, doub, oswa milti-bit) erè CRAM detekte a. Pandan tès sistèm, sove sa ki EMR rapòte pa Debugger Fault Injection lè ou detekte yon fay EDCRC. Avèk kontni EMR ki anrejistre yo, ou ka bay nimewo ankadreman ak ti moso nan debogaj Fault Injection pou rejouer erè yo te note pandan tès sistèm lan, pou plis konsepsyon, epi karakterize yon repons rekiperasyon sistèm nan erè sa a.

Enfòmasyon ki gen rapò
AN 539: Metodoloji tès oswa deteksyon erè ak rekiperasyon lè l sèvi avèk CRC nan aparèy Intel FPGA

Opsyon Avanse Liy Kòmandman: Rejyon ASD ak Ponderasyon Kalite Erè

Ou ka itilize koòdone liy lòd Fault Injection Debugger pou enjekte erè nan rejyon ASD yo epi peze kalite erè yo. Premyèman, ou presize melanj kalite erè (yon sèl, doub adjasan, ak plizyè ti jan pa korije) lè l sèvi avèk pwa a. . . opsyon. Pou egzanpample, pou yon melanj de 50% erè sèl, 30% doub erè adjasan, ak 20% milti-bit erè ki pa korije, sèvi ak opsyon -weight = 50.30.20. Apre sa, pou sible yon rejyon ASD, sèvi ak opsyon -smh pou mete SMH la file epi endike rejyon ASD pou vize a. Pou egzanpample: $ quartus_fid –cable=USB-BlasterII –index “@1=svgx.sof#pi” –weight=100.0.0 –smh=”@1=svgx.smh#2″ –number=30

Ansyen sa aampkòmandman:

• Pwograme aparèy la epi enjekte defo (fich pi)
• Enjekte 100% defo sèl-bit (100.0.0)
• Enjekte sèlman nan ASD_REGION 2 (ki endike nan #2 la)
• Enjekte 30 defo

Fault Injection IP Nwayo Itilizatè Gid Achiv yo

IP Core Version	Gid itilizatè
18.0	Fay Injection Intel FPGA IP Nwayo Itilizatè Gid
17.1	Intel FPGA Fault Injection IP Nwayo Gid Itilizatè
16.1	Gid Itilizatè Altera Fault Injection IP Nwayo
15.1	Gid Itilizatè Altera Fault Injection IP Nwayo

Si yon vèsyon debaz IP pa nan lis la, gid itilizatè a pou vèsyon debaz IP anvan an aplike.

Istwa Revizyon Dokiman pou Gid Itilizatè Nwayo IP Piki Fòt

Vèsyon dokiman an	Intel Quartus Prime Version	Chanjman
2019.07.09	18.1	Mete ajou la Fòt Piki IP PIN Deskripsyon sijè pou klarifye siyal Reset, error_injected, ak error_scrubbed.
2018.05.16	18.0	• Te ajoute sijè sa yo nan manyèl Intel Quartus Prime Pro Edition: —   Defini Zòn Piki Fòt ak sous-sijè yo. —   Sèvi ak debogaj piki fay la ak sous-sijè yo. —   Entèfas Liy Kòmand ak sous-sijè yo. • Chanje non Intel FPGA Fault Injection IP nwayo a Fault Injection Intel FPGA IP.

Dat	Version	Chanjman
2017.11.06	17.1	• Rebranded kòm Intel. • Te ajoute sipò aparèy Intel Cyclone 10 GX.
2016.10.31	16.1	Mizajou sipò aparèy.
2015.12.15	15.1	• Chanje Quartus II nan lojisyèl Quartus Prime. • Fiks oto-referans ki gen rapò lyen.
2015.05.04	15.0	Premye lage.

 

Dokiman / Resous

intel UG-01173 Fay Injection FPGA IP Nwayo [pdfGid Itilizatè UG-01173 Fay Injection FPGA IP Core, UG-01173, Fay Injection FPGA IP Core, Injection c, Injection FPGA IP Core

Referans

• Manyèl itilizatè