intel UG-01173 Fault Injection FPGA IP Core

Fault Injection Uživatelská příručka Intel® FPGA IP Core

Jádro IP Fault Injection Intel® FPGA vkládá chyby do konfigurační paměti RAM (CRAM) zařízení FPGA. Tento postup simuluje měkké chyby, které se mohou vyskytnout během normálního provozu v důsledku narušení jedné události (SEU). SEU jsou vzácné události, a proto je obtížné je testovat. Poté, co do svého návrhu vytvoříte instanci jádra Fault Injection IP a nakonfigurujete své zařízení, můžete použít nástroj Intel Quartus® Prime Fault Injection Debugger k vyvolání záměrných chyb v FPGA a otestovat reakci systému na tyto chyby.

Související informace

• Rozrušení jedné události
• AN 737: SEU Detection and Recovery in Intel Arria 10 Devices

Vlastnosti

• Umožňuje vyhodnotit odezvu systému pro zmírnění funkčních přerušení jedné události (SEFI).
• Umožňuje provádět charakterizaci SEFI interně, čímž eliminuje potřebu testování celého systému paprskem. Místo toho můžete omezit testování paprsku na selhání měření času (FIT)/Mb na úrovni zařízení.
• Škálujte sazby FIT podle charakterizace SEFI, která je relevantní pro vaši architekturu návrhu. Injekce chyb můžete náhodně distribuovat do celého zařízení nebo je omezit na konkrétní funkční oblasti, abyste urychlili testování.
• Optimalizujte svůj návrh, abyste omezili narušení způsobené narušením jedné události (SEU).

Podpora zařízení

Jádro Fault Injection IP podporuje zařízení řady Intel Arria® 10, Intel Cyclone® 10 GX a Stratix® V. Řada Cyclone V podporuje Fault Injection na zařízeních s příponou -SC v objednacím kódu. Informace o objednání zařízení Cyclone V s příponou -SC vám poskytne místní obchodní zástupce.

Využití zdrojů a výkon
Software Intel Quartus Prime generuje následující odhad zdrojů pro FPGA Stratix V A7. Výsledky pro ostatní zařízení jsou podobné.

Intel Corporation. Všechna práva vyhrazena. Intel, logo Intel a další značky Intel jsou ochranné známky společnosti Intel Corporation nebo jejích dceřiných společností. Společnost Intel zaručuje výkon svých FPGA a polovodičových produktů podle aktuálních specifikací v souladu se standardní zárukou společnosti Intel, ale vyhrazuje si právo provádět změny jakýchkoli produktů a služeb kdykoli bez upozornění. Společnost Intel nepřebírá žádnou odpovědnost nebo závazky vyplývající z aplikace nebo použití jakýchkoli informací, produktů nebo služeb popsaných v tomto dokumentu, pokud to není výslovně písemně odsouhlaseno společností Intel. Zákazníkům společnosti Intel se doporučuje získat nejnovější verzi specifikací zařízení dříve, než se budou spoléhat na jakékoli zveřejněné informace a než zadají objednávky na produkty nebo služby. *Jiná jména a značky mohou být nárokovány jako vlastnictví jiných.

Fault Injection IP Core FPGA Výkon a využití zdrojů

Zařízení	Almužna	Logické registry		M20K
		Primární	Sekundární
Stratix V A7	3,821	5,179	0	0

Instalace softwaru Intel Quartus Prime obsahuje knihovnu Intel FPGA IP. Tato knihovna poskytuje mnoho užitečných IP jader pro vaše produkční použití bez nutnosti další licence. Některá jádra Intel FPGA IP vyžadují pro produkční použití zakoupení samostatné licence. Režim Intel FPGA IP Evaluation Mode vám umožňuje vyhodnotit tato licencovaná jádra Intel FPGA IP v simulaci a hardwaru, než se rozhodnete zakoupit plnou licenci produkčního jádra IP. Stačí si zakoupit plnou produkční licenci pro licencovaná jádra Intel IP poté, co dokončíte testování hardwaru a budete připraveni používat IP ve výrobě. Software Intel Quartus Prime standardně instaluje jádra IP do následujících umístění:

Cesta instalace jádra IP

Umístění IP jádra

Umístění	Software	Platforma
:\intelFPGA_pro\quartus\ip\altera	Intel Quartus Prime Pro Edition	Okna*
:\intelFPGA\quartus\ip\altera	Intel Quartus Prime Standard Edition	Windows
:/intelFPGA_pro/quartus/ip/altera	Intel Quartus Prime Pro Edition	Linux *
:/intelFPGA/quartus/ip/altera	Intel Quartus Prime Standard Edition	Linux

Poznámka: Software Intel Quartus Prime nepodporuje mezery v instalační cestě.

Přizpůsobení a generování IP jader
IP jádra můžete přizpůsobit tak, aby podporovala širokou škálu aplikací. Intel Quartus Prime IP Catalog a editor parametrů vám umožní rychle vybrat a nakonfigurovat základní IP porty, funkce a výstup files.

IP katalog a editor parametrů
Katalog IP zobrazuje jádra IP dostupná pro váš projekt, včetně IP Intel FPGA a dalších IP, které přidáte do vyhledávací cesty katalogu IP. K vyhledání a přizpůsobení jádra IP použijte následující funkce katalogu IP:

• Filtrujte katalog IP pro zobrazení IP pro aktivní rodinu zařízení nebo Zobrazit IP pro všechny rodiny zařízení. Pokud nemáte otevřený žádný projekt, vyberte v katalogu IP položku Rodina zařízení.
• Zadejte do pole Hledat vyhledejte úplný nebo částečný název jádra IP v katalogu IP.
• Kliknutím pravým tlačítkem na název jádra IP v katalogu IP zobrazíte podrobnosti o podporovaných zařízeních, otevřete instalační složku jádra IP a zobrazíte odkazy na dokumentaci IP.
• Klikněte Hledat Partner IP to access partner IP information on the web.

Editor parametrů vás vyzve k zadání názvu varianty IP, volitelných portů a výstupu file možnosti generace. Editor parametrů generuje IP nejvyšší úrovně Intel Quartus Prime file (.ip) pro variantu IP v projektech Intel Quartus Prime Pro Edition. Editor parametrů generuje IP Quartus nejvyšší úrovně file (.qip) pro variantu IP v projektech Intel Quartus Prime Standard Edition. Tyto files představují variaci IP v projektu a ukládají informace o parametrizaci.

Editor parametrů IP (Intel Quartus Prime Standard Edition)

Výstup IP Core Generation (Intel Quartus Prime Pro Edition)

Software Intel Quartus Prime generuje následující výstup file struktura pro jednotlivá IP jádra, která nejsou součástí systému Platform Designer.

Individuální výstup IP Core Generation (Intel Quartus Prime Pro Edition)

• Pokud je podporována a povolena pro vaši variantu jádra IP.

Výstup Files generace Intel FPGA IP

File Jméno	Popis
<vaše_ip>.ip	Varianta IP nejvyšší úrovně file který obsahuje parametrizaci jádra IP ve vašem projektu. Pokud je variace IP součástí systému Platform Designer, editor parametrů také vygeneruje soubor .qsys file.
<vaše_ip>.cmp	Deklarace součásti VHDL (.cmp) file je text file který obsahuje místní obecné definice a definice portů, které používáte v návrhu VHDL files.
<vaše_ip>_generation.rpt	Protokol generování IP nebo Platform Designer file. Zobrazuje souhrn zpráv během generování IP.
pokračování…

File Jméno	Popis
<vaše_ip>.qgsimc (pouze systémy Platform Designer)	Simulační ukládání do mezipaměti file který porovnává .qsys a .ip files s aktuální parametrizací systému Platform Designer a IP jádra. Toto srovnání určuje, zda Platform Designer může přeskočit regeneraci HDL.
<vaše_ip>.qgsynth (pouze systémy Platform Designer)	Ukládání syntézy do mezipaměti file který porovnává .qsys a .ip files s aktuální parametrizací systému Platform Designer a IP jádra. Toto srovnání určuje, zda Platform Designer může přeskočit regeneraci HDL.
<vaše_ip>.qip	Obsahuje všechny informace pro integraci a kompilaci IP komponenty.
<vaše_ip>.csv	Obsahuje informace o stavu upgradu součásti IP.
.bsf	Symbolová reprezentace varianty IP pro použití v blokovém diagramu Files (.bdf).
<vaše_ip>.spd	Vstup file že ip-make-simscript vyžaduje generování simulačních skriptů. Soubor .spd file obsahuje seznam files vygenerujete pro simulaci spolu s informacemi o pamětech, které inicializujete.
<vaše_ip>.ppf	Plánovač pinů File (.ppf) ukládá přiřazení portů a uzlů pro komponenty IP, které vytvoříte pro použití s ​​plánovačem pinů.
<vaše_ip>_bb.v	Použijte černou skříň Verilog (_bb.v) file jako prázdná deklarace modulu pro použití jako blackbox.
<vaše_ip>_inst.v nebo _inst.vhd	HDL example instanční šablona. Zkopírujte a vložte obsah tohoto file do vašeho HDL file k vytvoření instance IP variace.
<vaše_ip>.regmap	Pokud IP obsahuje registrační informace, software Intel Quartus Prime vygeneruje .regmapu file. Soubor .regmap file popisuje informace o mapě registrů hlavních a podřízených rozhraní. Tento file doplňuje soubor .sopcinfo file poskytnutím podrobnějších registračních informací o systému. Tento file umožňuje zobrazení registru views a uživatelsky přizpůsobitelné statistiky v System Console.
<vaše_ip>.svd	Umožňuje nástrojem HPS System Debug view registrační mapy periferií, které se připojují k HPS v rámci systému Platform Designer. Během syntézy ukládá software Intel Quartus Prime soubor .svd files pro podřízené rozhraní viditelné pro hlavní servery systémové konzoly v souboru .sof file v relaci ladění. Systémová konzola čte tuto část, kterou Platform Designer žádá o informace o registrační mapě. U systémových slave přistupuje Platform Designer k registrům podle jména.
<vaše_ip>.v <vaše_ip>.vhd	HDL files, které vytvářejí instanci každého submodulu nebo podřízeného IP jádra pro syntézu nebo simulaci.
učitel/	Obsahuje skript msim_setup.tcl pro nastavení a spuštění simulace.
aldec/	Obsahuje skript rivierapro_setup.tcl pro nastavení a spuštění simulace.
/synopsys/vcs /synopsys/vcsmx	Obsahuje skript shellu vcs_setup.sh pro nastavení a spuštění simulace. Obsahuje skript shellu vcsmx_setup.sh a synopsys_sim.setup file nastavit a spustit simulaci.
/kadence	Obsahuje skript shellu ncsim_setup.sh a další nastavení files k nastavení a spuštění simulace.
/xcelium	Obsahuje skript shellu paralelního simulátoru xcelium_setup.sh a další nastavení files k nastavení a spuštění simulace.
/submoduly	Obsahuje HDL files pro hlavní submodul IP.
<IP submodul>/	Platform Designer generuje podadresáře /synth a /sim pro každý adresář podmodulu IP, který Platform Designer generuje.

Popis funkce
S jádrem Fault Injection IP mohou návrháři provádět charakterizaci SEFI interně, škálovat míru FIT podle charakterizace SEFI a optimalizovat návrhy pro snížení účinku SEU.

Zmírnění rozrušení jedné události

Integrované obvody a programovatelná logická zařízení, jako jsou FPGA, jsou citlivé na SEU. SEU jsou náhodné, nedestruktivní události způsobené dvěma hlavními zdroji: částicemi alfa a neutrony z kosmického záření. Záření může způsobit změnu stavu logického registru, bitu vestavěné paměti nebo bitu konfigurační paměti RAM (CRAM), což vede k neočekávané činnosti zařízení. Intel Arria 10, Intel Cyclone 10 GX, Arria V, Cyclone V, Stratix V a novější zařízení mají následující možnosti CRAM:

• Kontrola cyklické redundance (EDCRC) pro detekci chyb
• Automatická korekce rozrušené CRAM (scrubbing)
• Schopnost vytvořit narušený stav CRAM (injekce chyb)

Další informace o zmírnění SEU v zařízeních Intel FPGA naleznete v kapitole SEU Mitigation v příslušné příručce k zařízení.

Fault Injection IP Pin Popis

IP jádro Fault Injection obsahuje následující I/O piny.

Fault Injection IP Core I/O Pins

Název PIN	Směr kolíku	Popis pinu
crcerror_pin	vstup	Vstup z chybové zprávy Registr Unloader Intel FPGA IP (EMR Unloader IP). Tento signál se aktivuje, když EDCRC zařízení detekuje chybu CRC.
emr_data	vstup	Obsah registru chybových zpráv (EMR). Pole EMR naleznete v příslušné příručce k zařízení. Tento vstup vyhovuje signálu datového rozhraní Avalon Streaming.
emr_valid	vstup	Označuje, že vstupy emr_data obsahují platná data. Toto je platný signál rozhraní Avalon Streaming.
Resetovat	vstup	Vstup resetování modulu. Reset je plně řízen ladicím programem Fault Injection Debugger.
error_injected	výstup	Označuje, že do CRAM byla vložena chyba podle příkazu přes JTAG rozhraní. Doba trvání tohoto signálu závisí na vašem nastavení JTAG TCK a signály řídicího bloku. Typicky je čas kolem 20 hodinových cyklů signálu TCK.
error_scrubbed	výstup	Označuje, že čištění zařízení je dokončeno podle příkazu pomocí JTAG rozhraní. Doba trvání tohoto signálu závisí na vašem nastavení JTAG TCK a signály řídicího bloku. Typicky je čas kolem 20 hodinových cyklů signálu TCK.
intosc	výstup	Volitelný výstup. Fault Injection IP používá tyto hodiny, napřample, pro taktování bloku EMR_unloader.

Schéma pinů IP poruchy vstřikování

Použití Fault Injection Debugger a Fault Injection IP Core

Fault Injection Debugger spolupracuje s jádrem Fault Injection IP. Nejprve ve svém návrhu vytvoříte instanci jádra IP, zkompilujete a stáhnete výslednou konfiguraci file do vašeho zařízení. Poté spustíte Fault Injection Debugger ze softwaru Intel Quartus Prime nebo z příkazového řádku pro simulaci měkkých chyb.

• Debugger Fault Injection Debugger vám umožňuje provozovat experimenty s injekcí poruch interaktivně nebo pomocí dávkových příkazů a umožňuje vám specifikovat logické oblasti ve vašem návrhu pro injekce poruch.
• Rozhraní příkazového řádku je užitečné pro spouštění ladicího programu pomocí skriptu.

Poznámka

Fault Injection Debugger komunikuje s jádrem Fault Injection IP přes JTAG rozhraní. IP Fault Injection přijímá příkazy z JTAG rozhraní a hlásí stav zpět přes JTAG rozhraní. IP jádro Fault Injection je implementováno v měkké logice ve vašem zařízení; proto musíte ve svém návrhu zohlednit toto použití logiky. Jednou z metod je charakterizovat reakci vašeho návrhu na SEU v laboratoři a poté vynechat jádro IP z vašeho konečného nasazeného návrhu.

Jádro IP Fault Injection používáte s následujícími jádry IP:

• IP jádro Error Message Register Unloader, které čte a ukládá data ze zesílených obvodů detekce chyb v zařízeních Intel FPGA.
• (Volitelné) Jádro Intel FPGA IP Advanced SEU Detection, které během provozu zařízení porovnává místa jednobitových chyb s mapou citlivosti, aby se zjistilo, zda na něj má vliv měkká chyba.

Chyba Injection Debugger Overview Blokové schéma

Poznámky:

1. IP Fault Injection obrací bity cílové logiky.
2. Fault Injection Debugger a Advanced SEU Detection IP používají stejnou instanci EMR Unloader.
3. IP jádro Advanced SEU Detection je volitelné.

Související informace

• O SMH Files na straně 13
• O IP jádru EMR Unloader na straně 10
• O pokročilém jádru IP detekce SEU na straně 11

Instanciace Fault Injection IP Core

POZNÁMKA

IP jádro Fault Injection nevyžaduje žádné nastavení parametrů. Chcete-li použít jádro IP, vytvořte novou instanci IP, zahrňte ji do systému Platform Designer (Standard) a podle potřeby připojte signály. Musíte použít jádro Fault Injection IP s jádrem EMR Unloader IP. IP jádra Fault Injection a EMR Unloader jsou k dispozici v Platform Designer a IP Catalog. Volitelně je můžete vytvořit přímo do svého návrhu RTL pomocí Verilog HDL, SystemVerilog nebo VHDL.

O IP Core EMR Unloader
IP jádro EMR Unloader poskytuje rozhraní k EMR, které je průběžně aktualizováno pomocí EDCRC zařízení, které kontroluje bity CRAM CRC zařízení na výskyt měkkých chyb.

Example Platform Designer System včetně jádra IP Fault Injection a jádra IP Unloaderu EMR

Example Blokový diagram jádra IP vstřikování chyb a jádra IP zařízení EMR Unloader

Související informace
Chybová zpráva Register Unloader Uživatelská příručka Intel FPGA IP Core

O pokročilém jádru IP detekce SEU

Použijte jádro IP pokročilé detekce SEU (ASD), pokud je tolerance SEU problémem. Musíte použít jádro EMR Unloader IP s jádrem ASD IP. Pokud tedy používáte ASD IP a Fault Injection IP ve stejném designu, musí sdílet výstup EMR Unloader přes komponent Avalon®-ST splitter. Následující obrázek ukazuje systém Platform Designer, ve kterém rozbočovač Avalon-ST distribuuje obsah EMR do jader ASD a Fault Injection IP.

Použití ASD a Fault Injection IP ve stejném systému Platform Designer

Související informace
Pokročilá detekce SEU Uživatelská příručka Intel FPGA IP Core

Definování chybových oblastí vstřikování
Pomocí hlavičky Sensitivity Map Header (.smh) můžete definovat konkrétní oblasti FPGA pro injektování chyb. file. SMH file ukládá souřadnice bitů CRAM zařízení, jejich přiřazenou oblast (ASD Region) a kritičnost. Během procesu návrhu používáte hierarchii tagvytvořit region. Poté během kompilace Intel Quartus Prime Assembler vygeneruje SMH file. Fault Injection Debugger omezuje injekce chyb na konkrétní oblasti zařízení, které definujete v SMH file.

Provádění hierarchie Tagging
Oblasti FPGA pro testování definujete přiřazením oblasti ASD k umístění. Hodnotu regionu ASD můžete zadat pro jakoukoli část vaší hierarchie návrhu pomocí okna Design Partitions Window.

1. Zvolte Úlohy ➤ Okno Návrh oddílů.
2. Klikněte pravým tlačítkem kdekoli v řádku záhlaví a zapněte ASD Region, aby se zobrazil sloupec ASD Region (pokud již není zobrazen).
3. Zadejte hodnotu od 0 do 16 pro jakýkoli oddíl, abyste jej přiřadili ke konkrétnímu regionu ASD.
   • Oblast ASD 0 je vyhrazena pro nepoužívané části zařízení. K této oblasti můžete přiřadit oddíl a označit jej jako nekritický.
   • Oblast ASD 1 je výchozí oblastí. Všechny použité části zařízení jsou přiřazeny k této oblasti, pokud přiřazení oblasti ASD výslovně nezměníte.

O SMH Files

SMH file obsahuje následující informace:

• Pokud nepoužíváte hierarchii tagging (tj. návrh nemá žádné explicitní přiřazení oblasti ASD v hierarchii návrhu), SMH file uvádí každý bit CRAM a označuje, zda je citlivý pro návrh.
• Pokud jste provedli hierarchii taga změnila výchozí přiřazení regionu ASD, SMH file uvádí každý bit CRAM a je mu přiřazena oblast ASD.

Debugger Fault Injection Debugger může omezit injekce na jednu nebo více specifikovaných oblastí. Chcete-li nařídit Assembleru, aby vygeneroval SMH file:

• Vyberte Přiřazení ➤ Zařízení ➤ Možnosti zařízení a kolíku ➤ CRC detekce chyb.
• Zapněte Generovat mapu citlivosti SEU file (.smh) možnost.

Použití Fault Injection Debugger

POZNÁMKA
Chcete-li použít ladicí program Fault Injection Debugger, připojíte se ke svému zařízení přes konektor JTAG rozhraní. Poté nakonfigurujte zařízení a proveďte injektáž poruchy. Chcete-li spustit Fault Injection Debugger, zvolte Tools ➤ Fault Injection Debugger v softwaru Intel Quartus Prime. Konfigurace nebo programování zařízení je podobné postupu používanému pro programátor nebo logický analyzátor signálu.

Fault Injection Debugger

Chcete-li nakonfigurovat svůj JTAG řetěz:

1. Klepněte na Nastavení hardwaru. Nástroj zobrazuje programovací hardware připojený k vašemu počítači.
2. Vyberte programovací hardware, který chcete použít.
3. Klepněte na tlačítko Zavřít.
4. Klikněte na Auto Detect, čímž se řetězec zařízení naplní programovatelnými zařízeními nalezenými v JTAG řetěz.

Související informace
Funkce cíleného vstřikování chyb na straně 21

Hardwarové a softwarové požadavky

K použití Fault Injection Debugger je vyžadován následující hardware a software:

• Řada FEATURE ve vaší licenci Intel FPGA, která umožňuje jádro Fault Injection IP. Další informace vám poskytne místní obchodní zástupce Intel FPGA.
• Stáhněte kabel (kabel Intel FPGA Download Cable, Intel FPGA Download Cable II, nebo II).
• Vývojová sada Intel FPGA nebo uživatelsky navržená deska s JTAG připojení k testovanému zařízení.
• (Volitelné) Řada FEATURE ve vaší licenci Intel FPGA, která umožňuje pokročilé jádro IP detekce SEU.

Konfigurace vašeho zařízení a ladicího programu Fault Injection

Debugger Fault Injection Debugger používá .sof a (volitelně) hlavičku mapy citlivosti (.smh) file. Softwarový objekt File (.sof) konfiguruje FPGA. Soubor .smh file definuje citlivost bitů CRAM v zařízení. Pokud nezadáte .smh file, Fault Injection Debugger vkládá chyby náhodně do bitů CRAM. Chcete-li zadat .sof:

1. V poli Device chain vyberte FPGA, které chcete konfigurovat.
2. Klikněte na Vybrat File.
3. Přejděte na soubor .sof a klikněte na OK. Debugger Fault Injection Debugger čte .sof.
4. (Volitelné) Vyberte SMH file.
   Pokud nezadáte SMH file, Fault Injection Debugger vkládá chyby náhodně do celého zařízení. Pokud zadáte SMH file, můžete omezit injekce do používaných oblastí vašeho zařízení.
   • Klepněte pravým tlačítkem myši na zařízení v poli Řetěz zařízení a poté klepněte na Vybrat SMH File.
   • Vyberte svůj SMH file.
   • Klepněte na tlačítko OK.
5. Zapněte Program/Konfigurovat.
6. Klepněte na tlačítko Start.

Fault Injection Debugger konfiguruje zařízení pomocí .sof.

Kontextové menu pro výběr SMH File

Omezení oblastí pro injekci poruchy

Po načtení SMH file, můžete nastavit Fault Injection Debugger tak, aby fungoval pouze v určitých oblastech ASD. Chcete-li určit oblast (oblasti) ASD, do které se mají injektovat chyby:

1. Klikněte pravým tlačítkem na FPGA v poli Device chain a klikněte na Show Device Sensitivity Map.
2. Vyberte region(y) ASD pro injektování poruchy.

Mapa citlivosti zařízení Viewer

Určení typů chyb

Pro injekci můžete zadat různé typy chyb.

• Jednotlivé chyby (SE)
• Chyby dvojitě sousedící (DAE)
• Neopravitelné vícebitové chyby (EMBE)

Pokud je povolena funkce čištění, mohou zařízení Intel FPGA sama opravit jednoduché a dvojité sousedící chyby. Zařízení Intel FPGA nedokážou opravit vícebitové chyby. Další informace o ladění těchto chyb naleznete v kapitole o zmírnění SEU. Můžete specifikovat směs poruch pro vstřikování a časový interval vstřikování. Chcete-li zadat časový interval vstřikování:

1. V ladicím programu Fault Injection Debugger zvolte Nástroje ➤ Možnosti.
2. Přetáhněte červený ovladač na mix chyb. Alternativně můžete směs zadat číselně.
3. Zadejte čas intervalu vstřikování.
4. Klepněte na tlačítko OK.

Obrázek 12. Specifikace směsi typů poruch SEU

Související informace Zmírnění rozrušení jedné události

Chyby vstřikování

Chyby můžete vložit v několika režimech:

• Vložit jednu chybu na příkaz
• Vložit více chyb na příkaz
• Injektujte chyby, dokud nedostanete příkaz k zastavení

Chcete-li vložit tyto chyby:

1. Zapněte možnost Inject Fault.
2. Vyberte, zda chcete spustit vkládání chyb pro několik iterací nebo dokud se nezastaví:
   • Pokud se rozhodnete spustit, dokud se nezastaví, ladicí program Fault Injection vkládá chyby v intervalu zadaném v dialogovém okně Nástroje ➤ Možnosti.
   • Pokud chcete spustit vkládání chyb pro určitý počet iterací, zadejte číslo.
3. Klepněte na tlačítko Start.

Poznámka: Fault Injection Debugger běží po zadaný počet iterací nebo dokud se nezastaví. V okně Intel Quartus Prime Messages se zobrazují zprávy o chybách, které byly vloženy. Chcete-li získat další informace o injektovaných poruchách, klikněte na Číst EMR. Debugger Fault Injection Debugger načte EMR zařízení a zobrazí obsah v okně Zprávy.

Intel Quartus Prime Error Injection a EMR Content Messages

Chyby nahrávání
Umístění jakékoli injektované chyby můžete zaznamenat tak, že si poznamenáte parametry hlášené v okně Intel Quartus Prime Messages. Pokud napřample, vložená chyba má za následek chování, které byste chtěli přehrát, můžete na toto místo zacílit pro injekci. Cílenou injekci provádíte pomocí rozhraní příkazového řádku Fault Injection Debugger.

Vymazání vložených chyb
Chcete-li obnovit normální funkci FPGA, klikněte na Scrub. Když vyčistíte chybu, k opravě chyb se použijí funkce EDCRC zařízení. Čisticí mechanismus je podobný tomu, který se používá při provozu zařízení.

Rozhraní příkazového řádku
Debugger Fault Injection Debugger můžete spustit na příkazovém řádku se spustitelným souborem quartus_fid, což je užitečné, pokud chcete provést vkládání chyb ze skriptu.

Tabulka 5. Argumenty příkazového řádku pro Fault Injection

Krátký argument	Dlouhý argument	Popis
c	kabel	Zadejte programovací hardware nebo kabel. (Požadované)
i	index	Určete aktivní zařízení, které má injektovat poruchu. (Požadované)
n	číslo	Zadejte počet chyb, které se mají vložit. Výchozí hodnota je 1. (Volitelné)
t	čas	Interval mezi injekcemi. (Volitelný)

Poznámka: Použijte quartus_fid –help to view všechny dostupné možnosti. Následující kód poskytuje napřamppomocí rozhraní příkazového řádku Fault Injection Debugger.
#############################################

• # Zjistěte, které USB kabely jsou pro tuto instanci k dispozici
• # Výsledek ukazuje, že je k dispozici jeden kabel s názvem „USB-Blaster“ #
• $ quartus_fid – seznam . . .
• Info: Příkaz: quartus_fid –list
  1. USB-Blaster na sj-sng-z4 [USB-0] Info: Intel Quartus Prime 64-Bit Fault Injection Debugger byl úspěšný. 0 chyb, 0 varování
• ############################################ #
• # Zjistěte, která zařízení jsou k dispozici na kabelu USB-Blaster
• # Výsledek ukazuje dvě zařízení: Stratix V A7 a MAX V CPLD. #
• $ quartus_fid –kabel USB-Blaster -a
• Informace: Příkaz: quartus_fid –cable=USB-Blaster -a
• Informace (208809): Pomocí programovacího kabelu „USB-Blaster na sj-sng-z4 [USB-0]“
  1. USB-Blaster na sj-sng-z4 [USB-0]
• 029030DD 5SGXEA7H(1|2|3)/5SGXEA7K1/..
• 020A40DD 5M2210Z/EPM2210
• Info: Intel Quartus Prime 64-Bit Fault Injection Debugger byl úspěšný.
• 0 chyb, 0 varování
• ############################################ #
• # Naprogramujte zařízení Stratix V
• # Volba –index určuje operace prováděné na připojeném zařízení.
• # „=svgx.sof“ přidružuje .sof file se zařízením
• # „#p“ znamená naprogramovat zařízení #
• $ quartus_fid –kabel USB-Blaster –index „@1=svgx.sof#p“ . . .
• Info (209016): Konfigurace indexu zařízení 1
• Informace (209017): Zařízení 1 obsahuje JTAG ID kód 0x029030DD
• Info (209007): Konfigurace byla úspěšná – nakonfigurováno 1 zařízení
• Info (209011): Úspěšně provedené operace
• Info (208551): Podpis programu do zařízení 1.
• Info: Intel Quartus Prime 64-Bit Fault Injection Debugger byl úspěšný.
• 0 chyb, 0 varování
• ############################################ #
• # Injektujte poruchu do zařízení.
• # Operátor #i signalizuje vstřikování poruch
• # -n 3 znamená vložení 3 chyb #
• $ quartus_fid –kabel USB-Blaster –index „@1=svgx.sof#i“ -n 3
• Informace: Příkaz: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 3
• Informace (208809): Pomocí programovacího kabelu „USB-Blaster na sj-sng-z4 [USB-0]“
• Info (208521): Vloží 3 chyby do zařízení
• Info: Intel Quartus Prime 64-Bit Fault Injection Debugger byl úspěšný.
• 0 chyb, 0 varování
• ############################################ #
• # Interaktivní režim.
• # Použití operace #i s -n 0 uvede ladicí program do interaktivního režimu.
• # Všimněte si, že v předchozí relaci byly injektovány 3 chyby;
• # „E“ čte aktuální chyby v jádru IP zařízení EMR Unloader. #
• $ quartus_fid –kabel USB-Blaster –index „@1=svgx.sof#i“ -n 0
• Informace: Příkaz: quartus_fid –cable=USB-Blaster –index=@1=svgx.sof#i -n 0
• Informace (208809): Pomocí programovacího kabelu „USB-Blaster na sj-sng-z4 [USB-0]“
• Zadejte:
• 'F' k chybě vstřikování
• „E“ pro čtení EMR
• 'S' pro odstranění chyb
• 'Q' pro ukončení E
• Info (208540): Čtení pole EMR
• Informace (208544): V zařízení 3 byly zjištěny 1 chyby snímku.
• Informace (208545): Chyba #1: Jediná chyba v rámci 0x1028 na bitu 0x21EA.
• Info (10914): Chyba #2: Neopravitelná vícebitová chyba ve snímku 0x1116.
• Informace (208545): Chyba #3: Jediná chyba v rámci 0x1848 na bitu 0x128C.
• 'F' k chybě vstřikování
• „E“ pro čtení EMR
• 'S' pro odstranění chyb
• 'Q' pro ukončení Q
• Info: Debugger Intel Quartus Prime 64-Bit Fault Injection Debugger byl úspěšný. 0 chyb, 0 varování
• Info: Špičková virtuální paměť: 1522 megabajtů
• Info: Zpracování ukončeno: Po 3. listopadu 18:50:00 2014
• Info: Uplynulý čas: 00:00:29
• Info: Celkový čas CPU (na všech procesorech): 00:00:13

Funkce cíleného vstřikování poruchy

Poznámka

Fault Injection Debugger vkládá chyby do FPGA náhodně. Funkce Targeted Fault Injection vám však umožňuje vkládat chyby do cílených míst v CRAM. Tato operace může být užitečná napřample, pokud jste zaznamenali událost SEU a chcete otestovat odezvu FPGA nebo systému na stejnou událost po úpravě strategie obnovy. Funkce Targeted Fault Injection je dostupná pouze z rozhraní příkazového řádku. Můžete určit, že se chyby vkládají z příkazového řádku nebo v režimu výzvy. Související informace

AN 539: Metodika testování nebo detekce a obnova chyb pomocí CRC v zařízeních Intel FPGA

Určení seznamu chyb z příkazového řádku

Funkce Targeted Fault Injection umožňuje zadat seznam chyb z příkazového řádku, jak je ukázáno v následujícím příkladuample: c:\Users\sng> quartus_fid -c 1 – i “@1= svgx.sof#i ” -n 2 -user=”@1= 0x2274 0x05EF 0x2264 0x0500″ Kde: c 1 znamená, že je řízeno FPGA prvním kabelem na vašem počítači. i „@1= six.sof#i “ označuje, že první zařízení v řetězci je naloženo objektem file svgx.sof a bude injektován s chybami. n 2 znamená, že budou injektovány dvě poruchy. user=”@1= 0x2274 0x05EF 0x2264 0x0500” je uživatelem specifikovaný seznam chyb, které mají být injektovány. V tomto example, zařízení 1 má dvě chyby: na snímku 0x2274, bit 0x05EF a na snímku 0x2264, bit 0x0500.

Určení seznamu chyb z režimu výzvy

Funkci Targeted Fault Injection můžete ovládat interaktivně zadáním počtu poruch na 0 (-n 0). Fault Injection Debugger představuje příkazy v režimu prompt a jejich popis.

Příkaz režimu výzvy	Popis
F	Injektujte poruchu
E	Přečtěte si EMR
S	Chyby drhnutí
Q	Přestat

V rychlém režimu můžete zadat pouze příkaz F, abyste vložili jednu poruchu na náhodné místo v zařízení. V následujícím exampPokud použijete příkaz F v režimu výzvy, vloží se tři chyby. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC +

• Chyba 1 – Chyba jednoho bitu na snímku 0x12, bit 0x34
• Chyba 2 – Neopravitelná chyba na snímku 0x56, bit 0x78 (* označuje vícebitovou chybu)
• Chyba 3 – Chyba dvojitě sousedící s rámcem 0x9A, bit 0xBC (a + označuje chybu dvojitého bitu)

F 0x12 0x34 0x56 0x78 * Vloží se jedna (výchozí) chyba: Chyba 1 – Chyba jednoho bitu na snímku 0x12, bit 0x34. Umístění po prvním snímku/bitovém umístění jsou ignorována. F #3 0x12 0x34 0x56 0x78 * 0x9A 0xBC + 0xDE 0x00

Jsou vloženy tři chyby:

• Chyba 1 – Chyba jednoho bitu na snímku 0x12, bit 0x34
• Chyba 2 – Neopravitelná chyba na snímku 0x56, bit 0x78
• Chyba 3 – Chyba dvojitě sousedící s rámcem 0x9A, bit 0xBC
• Umístění po prvních 3 párech snímek/bit jsou ignorována

Určení umístění bitů CRAM

Poznámka: 

Když ladicí program Fault Injection Debugger detekuje chybu CRAM EDCRC, registr chybových zpráv (EMR) obsahuje syndrom, číslo rámce, umístění bitu a typ chyby (jednobitový, dvoubitový nebo vícebitový) zjištěné chyby CRAM. Během testování systému uložte obsah EMR hlášený ladicím programem Fault Injection Debugger, když zjistíte chybu EDCRC. Se zaznamenaným obsahem EMR můžete dodat čísla rámců a bitů do ladicího programu Fault Injection Debugger, aby bylo možné přehrát chyby zaznamenané během testování systému, dále navrhnout a charakterizovat reakci obnovení systému na tuto chybu.

Související informace
AN 539: Metodika testování nebo detekce a obnova chyb pomocí CRC v zařízeních Intel FPGA

Pokročilé možnosti příkazového řádku: Oblasti ASD a vážení typů chyb

Pomocí rozhraní příkazového řádku Fault Injection Debugger můžete vložit chyby do oblastí ASD a zvážit typy chyb. Nejprve určíte kombinaci typů chyb (jednobitové, dvojité sousedící a vícebitové neopravitelné) pomocí –weight . . volba. Napřample, pro kombinaci 50 % jednoduchých chyb, 30 % dvojitých sousedních chyb a 20 % vícebitových neopravitelných chyb použijte volbu –weight=50.30.20. Poté, chcete-li cílit na oblast ASD, použijte volbu -smh k zahrnutí SMH file a označte oblast ASD, na kterou chcete cílit. Napřample: $ quartus_fid –kabel=USB-BlasterII –index “@1=svgx.sof#pi” –váha=100.0.0 –smh=”@1=svgx.smh#2″ –číslo=30

Tento examppříkaz le:

• Programuje zařízení a vkládá chyby (řetězec pí)
• Vloží 100 % jednobitových chyb (100.0.0)
• Injektuje pouze do ASD_REGION 2 (označeno #2)
• Injektuje 30 závad

Archivy uživatelské příručky Fault Injection IP Core

Základní verze IP	Uživatelská příručka
18.0	Fault Injection Uživatelská příručka Intel FPGA IP Core
17.1	Uživatelská příručka Intel FPGA Fault Injection IP Core
16.1	Uživatelská příručka Altera Fault Injection IP Core
15.1	Uživatelská příručka Altera Fault Injection IP Core

Pokud není uvedena verze jádra IP, platí uživatelská příručka pro předchozí verzi jádra IP.

Historie revizí dokumentu pro Fault Injection IP Core Uživatelská příručka

Verze dokumentu	Verze Intel Quartus Prime	Změny
2019.07.09	18.1	Aktualizováno Fault Injection IP Pin Popis téma k objasnění signálů Reset, error_injected a error_scrubbed.
2018.05.16	18.0	• Přidána následující témata z příručky Intel Quartus Prime Pro Edition: —   Definování chybových oblastí vstřikování a podtémata. —   Použití Fault Injection Debugger a podtémata. —   Rozhraní příkazového řádku a podtémata. • Přejmenováno jádro Intel FPGA Fault Injection IP na Fault Injection Intel FPGA IP.

Datum	Verze	Změny
2017.11.06	17.1	• Přejmenováno na Intel. • Přidána podpora zařízení Intel Cyclone 10 GX.
2016.10.31	16.1	Aktualizovaná podpora zařízení.
2015.12.15	15.1	• Změněn software Quartus II na Quartus Prime. • Opravený odkaz na související odkaz.
2015.05.04	15.0	Počáteční vydání.

 

Dokumenty / zdroje

intel UG-01173 Fault Injection FPGA IP Core [pdfUživatelská příručka UG-01173 Fault Injection FPGA IP Core, UG-01173, Fault Injection FPGA IP Core, Injection c, Injection FPGA IP Core

Reference

• Uživatelská příručka