Microsemi AC490 RTG4 FPGA: Изградба на потсистем на Mi-V процесор

Историја на ревизии

Историјата на ревизии ги опишува промените што беа имплементирани во документот. Промените се наведени со ревизија, почнувајќи од најактуелната публикација.

Ревизија 3.0

Следното е резиме на промените направени во оваа ревизија.

• Ажуриран документ за Libero SoC v2021.2.
• Ажурирана слика 1, страница 3 до слика 3, страница 5.
• Заменета Слика 4, страница 5, Слика 5, страница 7 и Слика 18, страница 17.
• Ажурирана табела 2, страница 6 и табела 3, страница 7.
• Додаден е Додаток 1: Програмирање на уредот со помош на FlashPro Express, страница 14.
• Додаден Додаток 3: Извршување на скриптата TCL, страница 20.
• Отстранетите референци на броевите на верзијата на Libero.

Ревизија 2.0
Следното е резиме на промените направени во оваа ревизија.

• Додадени информации за изборот на COM порта во Поставување на хардверот, страница 9.
• Ажурирано како да се избере соодветната COM порта во Извршување на демо, страница 11.

Ревизија 1.0
Првото објавување на документот.

Изградба на потсистем Mi-V процесор

Микрочип нуди IP на процесорот Mi-V, 32-битен RISC-V процесор и синџир на софтверски алатки за развој на дизајни базирани на RISC-V процесор. RISC-V, стандардна архитектура со отворени инструкции (ISA) под управување на Фондацијата RISC-V, нуди бројни придобивки, кои вклучуваат овозможување на заедницата со отворен код да тестира и подобрува јадра со побрзо темпо од затворените ISA.
RTG4® FPGA поддржува мек процесор Mi-V за извршување на кориснички апликации. Оваа белешка за апликација опишува како да се изгради потсистем на Mi-V процесор за да се изврши корисничка апликација од назначените рамни RAM-и или DDR меморија.

Барања за дизајн
Следната табела ги наведува барањата за хардвер и софтвер за извршување на демо.

Табела 1 • Барања за дизајн

Софтвер

• Libero® System-on-Chip (SoC)
• FlashPro Express
• Мека конзола

Забелешка: Погледнете го readme.txt file предвидени во дизајнот files за софтверските верзии што се користат со овој референтен дизајн.

Забелешка: Сликите на Libero SmartDesign и конфигурацискиот екран прикажани во ова упатство се само за илустрација.
Отворете го дизајнот Libero за да ги видите најновите ажурирања.

Предуслови

Пред да започнете:

1. Преземете и инсталирајте го Libero SoC (како што е наведено во webсајт за овој дизајн) на компјутерот домаќин од следната локација: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. За демо дизајн fileлинк за преземање: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Опис на дизајнот

Големината на RTG4 μPROM е 57 KB. Корисничките апликации кои не ја надминуваат големината μPROM може да се складираат во μPROM и да се извршат од внатрешните големи SRAM мемории (LSRAM). Корисничките апликации што ја надминуваат големината μPROM мора да се складираат во надворешна неиспарлива меморија. Во овој случај, подигнувачот што се извршува од μPROM е потребен за иницијализирање на внатрешните или надворешните SRAM-мемории со целната апликација од неиспарливата меморија.
Референтниот дизајн ја демонстрира способноста на подигнувачот да ја копира целната апликација (со големина 7 KB) од SPI flash во DDR меморија и да се извршува од DDR меморијата. Подигнувачот се извршува од внатрешните мемории. Делот за код се наоѓа во μPROM, а делот за податоци се наоѓа во внатрешниот Голем SRAM (LSRAM).

Забелешка: За повеќе информации за тоа како да се изгради Mi-V подигнувачот Libero проектот и како да се изгради проектот SoftConsole, погледнете во TU0775: PolarFire FPGA: Упатство за градење на потсистем за Mi-V процесор
Слика 1 го прикажува блок-дијаграмот на највисоко ниво на дизајнот.

Слика 1 • Блок дијаграм на највисоко ниво

Како што е прикажано на слика 1, следните точки го опишуваат протокот на податоци на дизајнот:

• Процесорот Mi-V го извршува подигнувачот од μPROM и назначените LSRAM. Подигнувачот се поврзува со GUI преку блокот CoreUARTapb и ги чека командите.
• Кога ќе се прими командата на програмата SPI flash од GUI, подигнувачот го програмира блицот SPI со целната апликација добиена од GUI.
• Кога командата за подигање е примена од GUI, подигнувачот го копира кодот на апликацијата од блицот SPI во DDR и потоа го извршува од DDR.

Структура на такт
Во дизајнот има два домени на часовникот (40 MHz и 20 MHz). Вградениот кристален осцилатор од 50 MHz е поврзан со блокот PF_CCC кој генерира часовници од 40 MHz и 20 MHz. Системскиот часовник од 40 MHz го придвижува целосниот потсистем на процесорот Mi-V освен μPROM. Часовникот од 20 MHz ги придвижува RTG4 μPROM и RTG4 μPROM APB интерфејсот. RTG4 μPROM поддржува часовна фреквенција до 30 MHz. DDR_FIC е конфигуриран за интерфејсот на автобусот AHB, кој работи на 40 MHz. DDR меморијата работи на 320 MHz.
Слика 2 ја прикажува структурата на такт.

Слика 2 • Структура на такт

Ресетирање на структурата
Сигналите POWER_ON_RESET_N и LOCK се AND, а излезниот сигнал (INIT_RESET_N) се користи за ресетирање на блокот RTG4FDDRC_INIT. По ослободувањето на ресетирањето на FDDR, контролерот FDDR се иницијализира, а потоа се поставува сигналот INIT_DONE. Сигналот INIT_DONE се користи за ресетирање на процесорот Mi-V, периферните уреди и другите блокови во дизајнот.

Слика 3 • Ресетирање на структурата

Хардверска имплементација
Слика 4 го прикажува дизајнот Libero на референтниот дизајн на Mi-V.

Слика 4 • SmartDesign модул

Забелешка: Сликата од екранот на Libero SmartDesign прикажана во оваа белешка за апликација е само за илустрација. Отворете го проектот Libero за да ги видите најновите ажурирања и верзии на IP.

IP блокови
Слика 2 ги наведува IP блоковите што се користат во референтниот дизајн на потсистемот на процесорот Mi-V и нивната функција.

Табела 2 • IP блокови1

Сите водичи и прирачници за корисници на IP се достапни од Libero SoC -> Catalog.

RTG4 μPROM складира до 10,400 36-битни зборови (374,400 бита податоци). Поддржува само операции за читање при нормално функционирање на уредот откако уредот е програмиран. Јадрото на процесорот MIV_RV32_C0 се состои од единица за преземање инструкции, цевковод за извршување и систем за меморија на податоци. Процесорскиот мемориски систем MIV_RV32_C0 вклучува кеш на инструкции и кеш на податоци. Јадрото MIV_RV32_C0 вклучува два надворешни AHB интерфејси - главниот интерфејс на магистралата AHB меморија (MEM) и главниот интерфејс на магистралата AHB Memory Mapped I/O (MMIO). Контролерот на кешот го користи интерфејсот AHB MEM за да ги пополни инструкциите и кешот на податоци. Интерфејсот AHB MMIO се користи за некеширан пристап до I/O периферни уреди.

Мемориските карти на интерфејсот AHB MMIO и MEM интерфејсот се 0x60000000 до 0X6FFFFFFFF и 0x80000000 до 0x8FFFFFFF, соодветно. Векторската адреса за ресетирање на процесорот може да се конфигурира. Ресетирањето на MIV_RV32_C0 е активен-низок сигнал, кој мора да се деафирмира во синхронизација со системскиот часовник преку синхронизатор за ресетирање.

Процесорот MIV_RV32_C0 пристапува до меморијата за извршување на апликацијата користејќи го интерфејсот AHB MEM. Инстанцата на магистралата CoreAHBLite_C0_0 е конфигурирана да обезбедува 16 слотови за робови, секој со големина од 1 MB. RTG μPROM меморијата и блоковите RTG4FDDRC ​​се поврзани со оваа магистрала. ΜPROM се користи за складирање на апликацијата за подигнувач.

Процесорот MIV_RV32_C0 ги насочува трансакциите со податоци помеѓу адресите 0x60000000 и 0x6FFFFFFF кон интерфејсот MMIO. Интерфејсот MMIO е поврзан со магистралата CoreAHBLite_C1_0 за да комуницира со периферните уреди поврзани со неговите слотови за робови. Примерокот на магистралата CoreAHBLite_C1_0 е конфигуриран да обезбедува 16 слотови за робови, секој со големина од 256 MB. Периферните уреди UART, CoreSPI и CoreGPIO се поврзани со магистралата CoreAHBLite_C1_0 преку мостот CoreAHBTOAPB3 и магистралата CoreAPB3.

Мемориска карта
Табелата 3 ја наведува мемориската карта на мемориите и периферните уреди.

Табела 3 • Мемориска карта

Имплементација на софтвер

Референтниот дизајн fileго вклучуваат работниот простор на SoftConsole кој ги содржи следните софтверски проекти:

• Подигнувач
• Целна апликација

Подигнувач
Апликацијата за подигнувач се програмира на μPROM за време на програмирањето на уредот. Подигнувачот ги имплементира следните функции:

• Програмирање на SPI Flash со целната апликација.
• Копирање на целната апликација од SPI Flash во DDR3 меморија.
• Префрлување на извршувањето на програмата на целната апликација достапна во DDR3 меморијата.
  Апликацијата за подигнувач мора да се изврши од μPROM со LSRAM како стек. Оттука, адресите на ROM и RAM во скриптата за поврзување се поставени на почетната адреса на μPROM и назначените LSRAM, соодветно. Делот за код се извршува од ROM-от, а делот за податоци се извршува од RAM-от како што е прикажано на слика 5.

Слика 5 • Скрипта за поврзување на подигнувачот

Скриптата за поврзување (microsemi-riscv-ram_rom.ld) е достапна на
SoftConsole_Project\mivrv32im-bootloader папка на дизајнот files.

Целна апликација
Целната апликација трепка на вградените LED диоди 1, 2, 3 и 4 и печати UART пораки. Целната апликација мора да се изврши од DDR3 меморија. Оттука, секциите за код и стек во скриптата за поврзување се поставени на почетната адреса на меморијата DDR3 како што е прикажано на Слика 6.

Слика 6 • Скрипта за поврзување на целна апликација

Скриптата за поврзување (microsemi-riscv-ram.ld) е достапна во папката за апликација SoftConsole_Project\miv-rv32imddr- на дизајнот files.

Поставување на хардверот

Следниве чекори опишуваат како да го поставите хардверот:

1. Уверете се дека плочата е исклучена со напојување со помош на прекинувачот SW6.
2. Поврзете ги џемперите на комплетот за развој RTG4, како што е прикажано во следната табела:
   Табела 4 • Скокачи

   Скокач	Закачи од	Закачи на	Коментари
   J11, J17, J19, J23, J26, J21, J32 и J27	1	2	Стандардно
   J16	2	3	Стандардно
   J33	1	2	Стандардно
   	3	4

3. Поврзете го компјутерот-домаќин со конекторот J47 користејќи го USB-кабелот.
4. Осигурете се дека двигателите за мостот USB на UART се автоматски откриени. Ова може да се потврди во менаџерот на уреди на компјутерот домаќин.
5. Како што е прикажано на Слика 7, својствата на портата на COM13 покажуваат дека е поврзан со USB сериски конвертер C. Оттука, COM13 е избран во овој пр.ampле. Бројот на порта COM е специфичен за системот.
   Слика 7 • Управувач со уреди
   Забелешка: Ако не се инсталирани драјвери за USB на UART мост, преземете ги и инсталирајте ги драјверите од www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. Поврзете го напојувањето со конекторот J9 и вклучете го прекинувачот за напојување, SW6.

Слика 8 • Комплет за развој на RTG4

Вклучување на демо

Ова поглавје ги опишува чекорите за програмирање на уредот RTG4 со референтниот дизајн, програмирање на SPI Flash со целната апликација и подигнување на целната апликација од DDR меморија со помош на Mi-V Bootloader GUI.

Извршувањето на демо ги вклучува следните чекори:

1. Програмирање на уредот RTG4, страница 11
2. Вклучување на подигнувачот Mi-V, страница 11

Програмирање на уредот RTG4
Уредот RTG4 може да се програмира или користејќи FlashPro Express или Libero SOC.

• Да го програмирате комплетот за развој на RTG4 со работата file обезбедени како дел од дизајнот fileпри користење на софтверот FlashPro Express, погледнете во Додаток 1: Програмирање на уредот со помош на FlashPro Express, страница 14.
• За да го програмирате уредот користејќи Libero SoC, погледнете во Додаток 2: Програмирање на уредот со користење на Libero SoC, страница 17.

Вклучување на подигнувачот Mi-V
По успешното завршување на програмирањето, следете ги овие чекори:

1. Стартувај го setup.exe file достапни на следниот дизајн fileлокација.
   <$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. Следете го волшебникот за инсталација за да ја инсталирате апликацијата Bootloader GUI.
   Слика 9 го прикажува RTG4 Mi-V Bootloader GUI.
   Слика 9 • GUI за подигач на Mi-V
3. Изберете ја COM портата поврзана со USB сериски конвертер C како што е прикажано на Слика 7.
4. Кликнете на копчето за поврзување. По успешно поврзување, црвениот индикатор станува зелен како што е прикажано на Слика 10.
   Слика 10 • Поврзете COM порта
5. Кликнете на копчето Увоз и изберете ја целната апликација file (.Канта). По увозот, патеката на file се прикажува на GUI како што е прикажано на Слика 11.
   <$Download_Directory>\rtg4_ac490_df\Source_files
   Слика 11 • Увезете ја целната апликација File
6. Како што е прикажано на Слика 11, кликнете на опцијата Program SPI Flash за да ја програмирате целната апликација на SPI Flash. Се прикажува скокачки прозорец откако ќе се програмира SPI Flash како што е прикажано на Слика 12. Кликнете OK.
   Слика 12 • SPI Flash програмиран
7. Изберете ја опцијата Start Boot за да ја копирате апликацијата од SPI Flash во DDR3 меморија и да започнете со извршување на апликацијата од DDR3 меморија. По успешното подигнување на целната апликација од DDR3 меморијата, апликацијата печати UART пораки и трепка на корисникот LED1, 2, 3 и 4 како што е прикажано на Слика 13.
   Слика 13 • Извршете апликација од DDR
8. Апликацијата работи од DDR3 меморијата и ова го завршува демото. Затворете го GUI на Mi-V Bootloader.

Програмирање на уредот со помош на FlashPro Express

Овој дел опишува како да го програмирате уредот RTG4 со задачата за програмирање file користејќи FlashPro Express.

За да го програмирате уредот, направете ги следниве чекори:

1. Осигурете се дека поставките за скокач на таблата се исти како оние наведени во Табела 3 од UG0617:
   Упатство за употреба на комплет за развој на RTG4.
2. Изборно, скокачот J32 може да се постави да ги поврзува пиновите 2-3 кога користите надворешен програмер FlashPro4, FlashPro5 или FlashPro6 наместо стандардната поставка за скокач за користење на вградениот FlashPro5.
   Забелешка: Прекинувачот за напојување, SW6 мора да биде исклучен додека ги поврзувате скокачите.
3. Поврзете го кабелот за напојување со приклучокот J9 на плочката.
4. ВКЛУЧЕТЕ го прекинувачот за напојување SW6.
5. Ако користите вграден FlashPro5, поврзете го USB-кабелот со приклучокот J47 и компјутерот-домаќин.
   Алтернативно, ако користите надворешен програмер, поврзете го кабелот со лента со JTAG заглавие J22 и поврзете го програмерот со компјутерот домаќин.
6. На компјутерот домаќин, стартувајте го софтверот FlashPro Express.
7. Кликнете New или изберете New Job Project од FlashPro Express Job од менито Project за да креирате нов проект за работа, како што е прикажано на следната слика.
   Слика 14 • Проект за работа FlashPro Express
8. Внесете го следново во прозорецот за дијалог New Job Project од FlashPro Express Job:
   • Работа за програмирање file: Кликнете на Прелистување и одете до локацијата каде што е .работа file се наоѓа и изберете го file. Стандардната локација е: \rtg4_ac490_df\Programming_Job
   • Локација на проектот за работа FlashPro Express: кликнете на Прелистување и одете до саканата локација на проектот FlashPro Express.
     Слика 15 • Проект за нова работа од FlashPro Express Job
9. Кликнете на ОК. Потребното програмирање file е избрано и подготвено да се програмира во уредот.
10. Прозорецот FlashPro Express се појавува како што е прикажано на следната слика. Потврдете дека во полето Програмер се појавува програмерски број. Ако не, потврдете ги врските на таблата и кликнете Освежи/Рескнирај програмери.
    Слика 16 • Програмирање на уредот
11. Кликнете на RUN. Кога уредот е успешно програмиран, се прикажува статус RUN PASSED како што е прикажано на следната слика.
    Слика 17 • FlashPro Express—RUN PASSED
12. Затворете го FlashPro Express или кликнете Излез во јазичето Проект.

Програмирање на уредот користејќи Libero SoC

Референтниот дизајн fileго вклучуваат проектот за потсистем за процесор Mi-V создаден со користење на Libero SoC. Уредот RTG4 може да се програмира со користење на Libero SoC. Проектот Libero SoC е целосно изграден и работи од синтеза, место и маршрута, верификација на времето, генерирање податоци од низа FPGA, ажурирање на содржината на μPROM меморија, генерирање битстрим, програмирање FPGA.

Проектот на Libero е прикажан на следната слика.

Слика 18 • Проток на дизајн на Libero

За да го програмирате уредот RTG4, проектот за потсистем за процесор Mi-V мора да се отвори во Libero SoC и следните чекори мора повторно да се извршат:

1. Ажурирајте ја содржината на меморијата на uPROM: Во овој чекор, μPROM се програмира со апликацијата подигнувач.
2. Генерација на битстрим: Во овој чекор, работата file е генериран за уредот RTG4.
3. Програмирање FPGA: Во овој чекор, уредот RTG4 се програмира со помош на Job file.

Следете ги овие чекори:

1. Од Libero Design Flow, изберете Update uPROM Memory Content.
2. Креирајте клиент користејќи ја опцијата Додај.
3. Изберете го клиентот и потоа изберете ја опцијата Уреди.
4. Изберете Содржина од file а потоа изберете ја опцијата Browse како што е прикажано на слика 19.
   Слика 19 • Уреди клиент за складирање податоци
5. Одете до следниот дизајн files локација и изберете го miv-rv32im-bootloader.hex file како што е прикажано на слика 20. <$Download_Directory>\rtg4_ac490_df
   • Поставете го File Напишете како Intel-Hex (*.hex).
   • Изберете Користи релативна патека од проектниот директориум.
   • Кликнете на ОК.
     Слика 20 • Увези меморија File
6. Кликнете на ОК.
   Содржината на μPROM се ажурира.
7. Двоен клик Генерирај битстрим како што е прикажано на Слика 21.
   Слика 21 • Генерирање на битстрим
8. Двоен клик на Run PROGRAM Action за да го програмирате уредот како што е прикажано на Слика 21.
   Уредот RTG4 е програмиран. Видете Извршување на демо, страница 11.

Вклучување на скриптата TCL

TCL скриптите се дадени во дизајнот files папка под директориумот TCL_Scripts. Доколку е потребно, текот на дизајнот може да се репродуцира од имплементација на дизајн до создавање на работа file.

За да го стартувате TCL, следете ги чекорите подолу:

1. Стартувајте го софтверот Libero.
2. Изберете Проект > Изврши скрипта….
3. Кликнете на Прелистување и изберете script.tcl од преземениот директориум TCL_Scripts.
4. Кликнете Изврши.

По успешното извршување на скриптата TCL, проектот Libero се создава во директориумот TCL_Scripts.
За повеќе информации за TCL скриптите, погледнете на rtg4_ac490_df/TCL_Scripts/readme.txt.
За повеќе детали за TCL командите, погледнете во Libero® SoC TCL Command Reference Guide. Контакт
Техничка поддршка за какви било прашања што се среќаваат при извршување на скриптата TCL.

Microsemi не дава никаква гаранција, претставување или гаранција во врска со информациите содржани овде или соодветноста на неговите производи и услуги за која било одредена цел, ниту пак Microsemi презема каква било одговорност што произлегува од примената или употребата на кој било производ или коло. Производите што се продаваат подолу и сите други производи што ги продава Microsemi биле предмет на ограничено тестирање и не треба да се користат заедно со опрема или апликации кои се критични за мисијата. Се верува дека сите спецификации за изведба се сигурни, но не се потврдени, а Купувачот мора да ги спроведе и заврши сите перформанси и други тестови на производите, сам и заедно со, или инсталиран во, кој било крајен производ. Купувачот нема да се потпира на какви било податоци и спецификации или параметри за перформанси обезбедени од Microsemi. Одговорност на Купувачот е самостојно да ја утврди соодветноста на кој било производ и истите да ги тестира и потврди. Информациите дадени од Microsemi подолу се дадени „како што е, каде што е“ и со сите грешки, а целиот ризик поврзан со таквите информации е целосно кај Купувачот. Microsemi не дава, експлицитно или имплицитно, на која било страна никакви патентни права, лиценци или други права на ИС, без разлика дали се однесуваат на самите тие информации или што било опишано со таквите информации. Информациите дадени во овој документ се сопственост на Microsemi, а Microsemi го задржува правото да прави какви било промени на информациите во овој документ или на сите производи и услуги во секое време без претходна најава.

За Микросеми
Microsemi, подружница во целосна сопственост на Microchip Technology Inc. (Nasdaq: MCHP), нуди сеопфатно портфолио на полупроводнички и системски решенија за воздушната и одбраната, комуникациите, центарот за податоци и индустриските пазари. Производите вклучуваат аналогни интегрирани кола со мешан сигнал со високи перформанси и стврднати со зрачење, FPGA, SoC и ASIC; производи за управување со енергија; уреди за тајминг и синхронизација и прецизни решенија за времето, поставувајќи ги светските стандарди за времето; уреди за обработка на глас; RF решенија; дискретни компоненти; претпријатија за складирање и комуникациски решенија, безбедносни технологии и скалабилни анти-тamper производи; Етернет решенија; ИЦ и средни распони со напојување преку етернет; како и можности и услуги прилагодено за дизајн. Дознајте повеќе на www.microsemi.com.

Седиште на Микросеми
One Enterprise, Алисо Виехо,
Калифорнија 92656 САД
Во рамките на САД: +1 800-713-4113
Надвор од САД: +1 949-380-6100
Продажба: +1 949-380-6136
Факс: +1 949-215-4996
Е-пошта: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, подружница во целосна сопственост на Microchip Technology Inc. Сите права се задржани. Microsemi и логото Microsemi се регистрирани заштитни знаци на Microsemi Corporation. Сите други заштитни знаци и услужни марки се сопственост на нивните соодветни сопственици

Документи / ресурси

Microsemi AC490 RTG4 FPGA: Изградба на потсистем на Mi-V процесор [pdf] Упатство за корисникот AC490 RTG4 FPGA Градење на потсистем на Mi-V процесор, AC490 RTG4, FPGA Градење на потсистем за Mi-V процесор, потсистем за процесор Mi-V

Референци

• Упатство за употреба