Microsemi AC490 RTG4 FPGA: Xây dựng Hướng dẫn sử dụng hệ thống con bộ xử lý Mi-V

Microchip cung cấp IP bộ xử lý Mi-V, bộ xử lý RISC-V 32 bit và chuỗi công cụ phần mềm để phát triển các thiết kế dựa trên bộ xử lý RISC-V. RISC-V, một Kiến trúc Tập lệnh (ISA) mở tiêu chuẩn dưới sự quản lý của RISC-V Foundation, mang lại nhiều lợi ích, bao gồm việc cho phép cộng đồng nguồn mở kiểm tra và cải thiện các lõi với tốc độ nhanh hơn so với các ISA đóng.
Các FPGA RTG4® hỗ trợ bộ xử lý mềm Mi-V để chạy các ứng dụng của người dùng. Ghi chú ứng dụng này mô tả cách xây dựng hệ thống con bộ xử lý Mi-V để thực thi ứng dụng người dùng từ RAM cấu trúc hoặc bộ nhớ DDR được chỉ định.

Yêu cầu thiết kế
Bảng sau đây liệt kê các yêu cầu về phần cứng và phần mềm để chạy bản trình diễn.

Bảng 1 • Yêu cầu thiết kế

Phần mềm

Hệ thống trên chip Libero® (SoC)
FlashPro Express

Bảng điều khiển mềm

Ghi chú: Tham khảo readme.txt file cung cấp trong thiết kế files cho các phiên bản phần mềm được sử dụng với thiết kế tham chiếu này.

Ghi chú: Libero SmartDesign và ảnh chụp màn hình cấu hình hiển thị trong hướng dẫn này chỉ nhằm mục đích minh họa.
Mở thiết kế Libero để xem các bản cập nhật mới nhất.

Điều kiện tiên quyết

Trước khi bạn bắt đầu:

Tải xuống và cài đặt Libero SoC (như được chỉ ra trong webcho thiết kế này) trên PC chủ từ vị trí sau: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Đối với thiết kế demo fileliên kết tải xuống: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Mô tả thiết kế

Kích thước của RTG4 μPROM là 57 KB. Các ứng dụng người dùng không vượt quá kích thước μPROM có thể được lưu trữ trong μPROM và được thực thi từ các bộ nhớ SRAM lớn (LSRAM) bên trong. Các ứng dụng người dùng vượt quá kích thước μPROM phải được lưu trữ trong bộ nhớ cố định bên ngoài. Trong trường hợp này, cần có bộ tải khởi động thực thi từ μPROM để khởi tạo bộ nhớ SRAM bên trong hoặc bên ngoài với ứng dụng đích từ bộ nhớ cố định.
Thiết kế tham chiếu thể hiện khả năng của bộ tải khởi động để sao chép ứng dụng đích (có kích thước 7 KB) từ flash SPI sang bộ nhớ DDR và thực thi từ bộ nhớ DDR. Bộ tải khởi động được thực thi từ bộ nhớ trong. Phần mã nằm trong μPROM và phần dữ liệu nằm trong SRAM lớn bên trong (LSRAM).

Ghi chú: Để biết thêm thông tin về cách xây dựng dự án Libero bộ tải khởi động Mi-V và cách xây dựng dự án SoftConsole, hãy tham khảo TU0775: PolarFire FPGA: Hướng dẫn xây dựng hệ thống con bộ xử lý Mi-V
Hình 1 cho thấy sơ đồ khối cấp cao nhất của thiết kế.

Hình 1 • Sơ đồ khối cấp cao nhất

Như thể hiện trong Hình 1, các điểm sau đây mô tả luồng dữ liệu của thiết kế:

Bộ xử lý Mi-V thực thi bộ nạp khởi động từ μPROM và các LSRAM được chỉ định. Bộ tải khởi động giao tiếp với GUI thông qua khối CoreUARTapb và đợi các lệnh.
Khi lệnh chương trình flash SPI được nhận từ GUI, bộ tải khởi động lập trình flash SPI với ứng dụng đích nhận được từ GUI.
Khi lệnh khởi động được nhận từ GUI, bộ tải khởi động sẽ sao chép mã ứng dụng từ flash SPI sang DDR và sau đó thực thi nó từ DDR.

Cấu trúc đồng hồ
Có hai miền đồng hồ (40 MHz và 20 MHz) trong thiết kế. Bộ tạo dao động tinh thể 50 MHz trên bo mạch được kết nối với khối PF_CCC tạo ra xung nhịp 40 MHz và 20 MHz. Đồng hồ hệ thống 40 MHz điều khiển hệ thống con bộ xử lý Mi-V hoàn chỉnh ngoại trừ μPROM. Xung nhịp 20 MHz điều khiển giao diện RTG4 μPROM và RTG4 μPROM APB. RTG4 μPROM hỗ trợ tần số xung nhịp lên tới 30 MHz. DDR_FIC được cấu hình cho giao diện bus AHB, hoạt động ở 40 MHz. Bộ nhớ DDR hoạt động ở 320 MHz.
Hình 2 cho thấy cấu trúc xung nhịp.

Hình 2 • Cấu trúc bấm giờ

Đặt lại cấu trúc
Tín hiệu POWER_ON_RESET_N và LOCK được AND và tín hiệu đầu ra (INIT_RESET_N) được sử dụng để đặt lại khối RTG4FDRC_INIT. Sau khi giải phóng thiết lập lại FDDR, bộ điều khiển FDDR được khởi tạo và sau đó tín hiệu INIT_DONE được xác nhận. Tín hiệu INIT_DONE được sử dụng để đặt lại bộ xử lý Mi-V, thiết bị ngoại vi và các khối khác trong thiết kế.

Hình 3 • Cấu trúc Reset

Triển khai phần cứng
Hình 4 cho thấy thiết kế Libero của thiết kế tham chiếu Mi-V.

Hình 4 • Mô-đun SmartDesign

Ghi chú: Ảnh chụp màn hình Libero SmartDesign hiển thị trong ghi chú ứng dụng này chỉ nhằm mục đích minh họa. Mở dự án Libero để xem các bản cập nhật và phiên bản IP mới nhất.

Khối IP
Hình 2 liệt kê các khối IP được sử dụng trong thiết kế tham chiếu hệ thống con bộ xử lý Mi-V và chức năng của chúng.

Bảng 2 • Khối IP1

Tất cả sổ tay và hướng dẫn sử dụng IP đều có sẵn từ Libero SoC -> Catalog.

RTG4 μPROM lưu trữ tới 10,400 từ 36 bit (374,400 bit dữ liệu). Nó chỉ hỗ trợ các thao tác đọc trong khi thiết bị hoạt động bình thường sau khi thiết bị được lập trình. Lõi bộ xử lý MIV_RV32_C0 bao gồm một đơn vị tìm nạp lệnh, một đường dẫn thực thi và một hệ thống bộ nhớ dữ liệu. Hệ thống bộ nhớ của bộ xử lý MIV_RV32_C0 bao gồm bộ đệm hướng dẫn và bộ đệm dữ liệu. Lõi MIV_RV32_C0 bao gồm hai giao diện AHB bên ngoài-giao diện chính bus bộ nhớ AHB (MEM) và giao diện chính bus I/O được ánh xạ bộ nhớ AHB (MMIO). Bộ điều khiển bộ đệm sử dụng giao diện AHB MEM để nạp lại các hướng dẫn và bộ đệm dữ liệu. Giao diện AHB MMIO được sử dụng để truy cập không được lưu trong bộ nhớ cache vào các thiết bị ngoại vi I/O.

Bản đồ bộ nhớ của giao diện AHB MMIO và giao diện MEM lần lượt là 0x60000000 đến 0X6FFFFFFFF và 0x80000000 đến 0x8FFFFFFF. Địa chỉ vectơ đặt lại của bộ xử lý có thể định cấu hình được. Quá trình đặt lại của MIV_RV32_C0 là tín hiệu hoạt động ở mức thấp, tín hiệu này phải được xác nhận lại đồng bộ với đồng hồ hệ thống thông qua bộ đồng bộ hóa đặt lại.

Bộ xử lý MIV_RV32_C0 truy cập bộ nhớ thực thi ứng dụng bằng giao diện AHB MEM. Phiên bản bus CoreAHBLite_C0_0 được định cấu hình để cung cấp 16 khe cắm phụ, mỗi khe có kích thước 1 MB. Bộ nhớ RTG μPROM và các khối RTG4FDDRC được kết nối với bus này. μPROM được sử dụng để lưu trữ ứng dụng bộ nạp khởi động.

Bộ xử lý MIV_RV32_C0 hướng các giao dịch dữ liệu giữa các địa chỉ 0x60000000 và 0x6FFFFFFFF tới giao diện MMIO. Giao diện MMIO được kết nối với bus CoreAHBLite_C1_0 để giao tiếp với các thiết bị ngoại vi được kết nối với các khe phụ của nó. Phiên bản bus CoreAHBLite_C1_0 được định cấu hình để cung cấp 16 khe cắm phụ, mỗi khe có kích thước 256 MB. Các thiết bị ngoại vi UART, CoreSPI và CoreGPIO được kết nối với bus CoreAHBLite_C1_0 qua cầu CoreAHBTOAPB3 và bus CoreAPB3.

Bản đồ bộ nhớ
Bảng 3 liệt kê bản đồ bộ nhớ của các bộ nhớ và thiết bị ngoại vi.

Bảng 3 • Bản đồ bộ nhớ

Triển khai phần mềm

Thiết kế tham khảo files bao gồm không gian làm việc SoftConsole chứa các dự án phần mềm sau:

Bộ nạp khởi động
Ứng dụng mục tiêu

Bộ nạp khởi động
Ứng dụng bộ nạp khởi động được lập trình trên μPROM trong quá trình lập trình thiết bị. Bộ tải khởi động thực hiện các chức năng sau:

Lập trình SPI Flash với ứng dụng đích.
Đang sao chép ứng dụng đích từ SPI Flash sang bộ nhớ DDR3.
Chuyển việc thực thi chương trình sang ứng dụng đích có sẵn trong bộ nhớ DDR3.
Ứng dụng bộ tải khởi động phải được thực thi từ μPROM với LSRAM làm ngăn xếp. Do đó, địa chỉ của ROM và RAM trong tập lệnh liên kết được đặt thành địa chỉ bắt đầu của μPROM và LSRAM được chỉ định, tương ứng. Phần code được thực thi từ ROM và phần dữ liệu được thực thi từ RAM như trong Hình 5.

Hình 5 • Tập lệnh trình liên kết bộ nạp khởi động

Tập lệnh liên kết (microsemi-riscv-ram_rom.ld) có sẵn tại
Thư mục SoftConsole_Project\mivrv32im-bootloader của thiết kế files.

Ứng dụng mục tiêu
Ứng dụng đích nhấp nháy các đèn LED trên bo mạch 1, 2, 3 và 4 và in các thông báo UART. Ứng dụng đích phải được thực thi từ bộ nhớ DDR3. Do đó, các phần mã và ngăn xếp trong tập lệnh liên kết được đặt thành địa chỉ bắt đầu của bộ nhớ DDR3 như trong Hình 6.

Hình 6 • Tập lệnh Trình liên kết ứng dụng đích

Tập lệnh liên kết (microsemi-riscv-ram.ld) có sẵn tại thư mục ứng dụng SoftConsole_Project\miv-rv32imddr- của thiết kế files.

Thiết lập phần cứng

Các bước sau đây mô tả cách thiết lập phần cứng:

Đảm bảo rằng bo mạch đã TẮT nguồn bằng công tắc SW6.

Kết nối các jumper trên bộ công cụ phát triển RTG4, như thể hiện trong bảng sau:
Bảng 4 • Dây nhảy

Áo len Ghim từ Ghim vào Bình luận

J11, J17, J19, J23, J26, J21, J32 và J27 1 2 Mặc định

J16 2 3 Mặc định

J33 1 2 Mặc định

3 4
Kết nối PC chủ với đầu nối J47 bằng cáp USB.
Đảm bảo rằng trình điều khiển cầu nối USB sang UART được tự động phát hiện. Điều này có thể được xác minh trong trình quản lý thiết bị của PC chủ.

Như thể hiện trong Hình 7, thuộc tính cổng của COM13 cho thấy rằng nó được kết nối với USB Serial Converter C. Do đó, COM13 được chọn trong ví dụ nàyample. Số cổng COM là hệ thống cụ thể.
Hình 7 • Trình quản lý thiết bị
Ghi chú: Nếu trình điều khiển cầu nối USB sang UART chưa được cài đặt, hãy tải xuống và cài đặt trình điều khiển từ www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
Kết nối nguồn điện với đầu nối J9 và BẬT công tắc nguồn điện, SW6.

Hình 8 • Bộ công cụ phát triển RTG4

Chạy Demo

Chương này mô tả các bước để lập trình thiết bị RTG4 với thiết kế tham chiếu, lập trình SPI Flash với ứng dụng đích và khởi động ứng dụng đích từ bộ nhớ DDR bằng GUI Mi-V Bootloader.

Chạy bản demo bao gồm các bước sau:

Lập trình thiết bị RTG4, trang 11
Chạy Mi-V Bootloader, trang 11

Lập trình thiết bị RTG4
Thiết bị RTG4 có thể được lập trình bằng FlashPro Express hoặc Libero SOC.

Để lập trình Bộ công cụ phát triển RTG4 với công việc file được cung cấp như một phần của thiết kế filesử dụng phần mềm FlashPro Express, hãy tham khảo Phụ lục 1: Lập trình Thiết bị Sử dụng FlashPro Express, trang 14.
Để lập trình thiết bị bằng Libero SoC, hãy tham khảo Phụ lục 2: Lập trình thiết bị bằng Libero SoC, trang 17.

Chạy bộ tải khởi động Mi-V
Khi hoàn thành thành công việc lập trình, hãy làm theo các bước sau:

Chạy setup.exe file có sẵn tại thiết kế sau filevị trí của s.
<$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
Làm theo hướng dẫn cài đặt để cài đặt ứng dụng Bootloader GUI.
Hình 9 cho thấy GUI của Bộ tải khởi động RTG4 Mi-V.
Hình 9 • GUI Mi-V Bootloader
Chọn cổng COM được kết nối với USB Serial Converter C như trong Hình 7.

Nhấp vào nút kết nối. Sau khi kết nối thành công, chỉ báo Đỏ chuyển sang Xanh lục như trong Hình 10.
Hình 10 • Kết nối cổng COM
Nhấp vào nút Nhập và chọn ứng dụng đích file (.thùng rác). Sau khi nhập, đường dẫn của file được hiển thị trên GUI như trong Hình 11.
<$Download_Directory>\rtg4_ac490_df\Source_files
Hình 11 • Nhập ứng dụng đích File
Như thể hiện trong Hình 11, nhấp vào tùy chọn Program SPI Flash để lập trình ứng dụng đích trên SPI Flash. Một cửa sổ bật lên được hiển thị sau khi SPI Flash được lập trình như trong Hình 12. Nhấp vào OK.
Hình 12 • SPI Flash được lập trình

Chọn tùy chọn Start Boot để sao chép ứng dụng từ SPI Flash sang bộ nhớ DDR3 và bắt đầu thực thi ứng dụng từ bộ nhớ DDR3. Sau khi khởi động thành công ứng dụng đích từ bộ nhớ DDR3, ứng dụng sẽ in các thông báo UART và nhấp nháy đèn LED1, 2, 3 và 4 của người dùng trên bo mạch như trong Hình 13.
Hình 13 • Thực thi ứng dụng từ DDR
Ứng dụng đang chạy từ bộ nhớ DDR3 và điều này kết thúc bản trình diễn. Đóng GUI Mi-V Bootloader.

Lập trình thiết bị bằng FlashPro Express

Phần này mô tả cách lập trình thiết bị RTG4 với công việc lập trình file sử dụng FlashPro Express.

Để lập trình thiết bị, hãy thực hiện các bước sau:

Đảm bảo rằng cài đặt jumper trên bo mạch giống với cài đặt được liệt kê trong Bảng 3 của UG0617:
Hướng dẫn sử dụng Bộ công cụ phát triển RTG4.

Theo tùy chọn, có thể đặt jumper J32 để kết nối các chân 2-3 khi sử dụng bộ lập trình FlashPro4, FlashPro5 hoặc FlashPro6 bên ngoài thay vì cài đặt jumper mặc định để sử dụng FlashPro5 được nhúng.
Ghi chú: Công tắc cấp điện, SW6 phải được TẮT trong khi thực hiện kết nối jumper.
Kết nối cáp cấp nguồn với đầu nối J9 trên bo mạch.
BẬT công tắc nguồn điện SW6.

Nếu sử dụng FlashPro5 nhúng, hãy kết nối cáp USB với đầu nối J47 và PC chủ.
Ngoài ra, nếu sử dụng bộ lập trình bên ngoài, hãy kết nối cáp ribbon với JTAG tiêu đề J22 và kết nối lập trình viên với PC chủ.
Trên PC chủ, khởi chạy phần mềm FlashPro Express.
Nhấp vào Mới hoặc chọn Dự án công việc mới từ menu FlashPro Express Job from Project để tạo một dự án công việc mới, như thể hiện trong hình dưới đây.
Hình 14 • Dự án công việc FlashPro Express

Nhập nội dung sau vào hộp thoại New Job Project từ FlashPro Express Job:
- Công việc lập trình file: Nhấp vào Duyệt qua và điều hướng đến vị trí có .job file được định vị và chọn file. Vị trí mặc định là: \rtg4_ac490_df\Programming_Job
- Vị trí dự án công việc FlashPro Express: Bấm Duyệt và điều hướng đến vị trí dự án FlashPro Express mong muốn.
  Hình 15 • Dự án công việc mới từ FlashPro Express Job

Nhấp vào OK. Lập trình cần thiết file được chọn và sẵn sàng để được lập trình trong thiết bị.
Cửa sổ FlashPro Express xuất hiện như minh họa trong hình dưới đây. Xác nhận rằng số lập trình viên xuất hiện trong trường Lập trình viên. Nếu không, hãy xác nhận kết nối bo mạch và nhấp vào Làm mới/Quét lại Lập trình viên.
Hình 16 • Lập trình thiết bị
Bấm CHẠY. Khi thiết bị được lập trình thành công, trạng thái RUN PASSED sẽ hiển thị như minh họa trong hình dưới đây.
Hình 17 • FlashPro Express—CHẠY ĐÃ QUA

Đóng FlashPro Express hoặc nhấp vào Thoát trong tab Dự án.

Lập trình thiết bị bằng Libero SoC

Thiết kế tham khảo fileNhững điều này bao gồm dự án hệ thống con bộ xử lý Mi-V được tạo bằng Libero SoC. Thiết bị RTG4 có thể được lập trình bằng Libero SoC. Dự án Libero SoC được xây dựng và chạy hoàn chỉnh từ Tổng hợp, Địa điểm và Định tuyến, Xác minh thời gian, Tạo dữ liệu mảng FPGA, Cập nhật nội dung bộ nhớ μPROM, Tạo dòng bit, Lập trình FPGA.

Quy trình thiết kế Libero được thể hiện trong hình dưới đây.

Hình 18 • Quy trình thiết kế Libero

Để lập trình thiết bị RTG4, dự án hệ thống con bộ xử lý Mi-V phải được mở trong Libero SoC và phải chạy lại các bước sau:

Cập nhật nội dung bộ nhớ uPROM: Trong bước này, μPROM được lập trình với ứng dụng bộ nạp khởi động.
Tạo dòng bit: Trong bước này, Công việc file được tạo cho thiết bị RTG4.
Lập trình FPGA: Trong bước này, thiết bị RTG4 được lập trình bằng Công việc file.

Thực hiện theo các bước sau:

Từ Libero Design Flow, chọn Cập nhật nội dung bộ nhớ uPROM.
Tạo ứng dụng khách bằng tùy chọn Thêm.

Chọn ứng dụng khách rồi chọn tùy chọn Chỉnh sửa.
Chọn Nội dung từ file và sau đó chọn tùy chọn Browse như trong Hình 19.
Hình 19 • Máy khách Edit Data Storage
Điều hướng đến thiết kế sau filevị trí của s và chọn miv-rv32im-bootloader.hex file như trong Hình 20. <$Download_Directory>\rtg4_ac490_df
- Đặt File Nhập dưới dạng Intel-Hex (*.hex).
- Chọn Sử dụng đường dẫn tương đối từ thư mục dự án.
- Nhấp vào OK.
  Hình 20 • Nhập bộ nhớ File

Nhấp vào OK.
Nội dung μPROM được cập nhật.
Kích đúp vào Generate Bitstream như thể hiện trong Hình 21.
Hình 21 • Tạo dòng bit
Kích đúp vào Run PROGRAM Action để lập trình cho thiết bị như trong Hình 21.
Thiết bị RTG4 được lập trình. Xem Chạy Demo, trang 11.

Chạy Tập lệnh TCL

Tập lệnh TCL được cung cấp trong thiết kế files trong thư mục TCL_Scripts. Nếu được yêu cầu, luồng thiết kế có thể được sao chép từ Triển khai thiết kế cho đến khi tạo công việc file.

Để chạy TCL, hãy làm theo các bước dưới đây:

Khởi chạy phần mềm Libero.

Chọn Dự án > Thực thi tập lệnh….
Nhấp vào Duyệt và chọn script.tcl từ thư mục TCL_Scripts đã tải xuống.
Nhấp vào Chạy.

Sau khi thực thi thành công tập lệnh TCL, dự án Libero được tạo trong thư mục TCL_Scripts.
Để biết thêm thông tin về tập lệnh TCL, hãy tham khảo rtg4_ac490_df/TCL_Scripts/readme.txt.
Tham khảo Hướng dẫn tham khảo lệnh Libero® SoC TCL để biết thêm chi tiết về các lệnh TCL. Liên hệ
Hỗ trợ Kỹ thuật cho bất kỳ truy vấn nào gặp phải khi chạy tập lệnh TCL.

Microsemi không bảo đảm, đại diện hoặc đảm bảo về thông tin có trong tài liệu này hoặc tính phù hợp của các sản phẩm và dịch vụ của mình cho bất kỳ mục đích cụ thể nào, cũng như Microsemi không chịu bất kỳ trách nhiệm pháp lý nào phát sinh từ việc ứng dụng hoặc sử dụng bất kỳ sản phẩm hoặc mạch điện nào. Các sản phẩm được bán dưới đây và bất kỳ sản phẩm nào khác do Microsemi bán đã được thử nghiệm giới hạn và không được sử dụng cùng với các thiết bị hoặc ứng dụng quan trọng. Bất kỳ thông số kỹ thuật hiệu suất nào được cho là đáng tin cậy nhưng chưa được xác minh và Người mua phải tiến hành và hoàn thành tất cả các hoạt động và thử nghiệm khác của sản phẩm, một mình và cùng với hoặc được lắp đặt trong bất kỳ sản phẩm cuối nào. Người mua không được dựa vào bất kỳ dữ liệu và thông số kỹ thuật hiệu suất hoặc thông số nào do Microsemi cung cấp. Người mua có trách nhiệm xác định một cách độc lập tính phù hợp của bất kỳ sản phẩm nào và kiểm tra và xác minh các sản phẩm đó. Thông tin do Microsemi cung cấp dưới đây được cung cấp “nguyên trạng, ở đâu” và với tất cả các lỗi và toàn bộ rủi ro liên quan đến thông tin đó hoàn toàn thuộc về Người mua. Microsemi không cấp, rõ ràng hoặc ngầm định, cho bất kỳ bên nào bất kỳ quyền sáng chế, giấy phép hoặc bất kỳ quyền SHTT nào khác, cho dù liên quan đến bản thân thông tin đó hay bất kỳ điều gì được mô tả bởi thông tin đó. Thông tin được cung cấp trong tài liệu này là độc quyền của Microsemi và Microsemi có quyền thực hiện bất kỳ thay đổi nào đối với thông tin trong tài liệu này hoặc bất kỳ sản phẩm và dịch vụ nào vào bất kỳ lúc nào mà không cần thông báo.

Về Microsemi
Microsemi, một công ty con thuộc sở hữu hoàn toàn của Microchip Technology Inc. (Nasdaq: MCHP), cung cấp danh mục toàn diện các giải pháp bán dẫn và hệ thống cho hàng không vũ trụ và quốc phòng, truyền thông, trung tâm dữ liệu và thị trường công nghiệp. Các sản phẩm bao gồm các mạch tích hợp tín hiệu hỗn hợp tương tự hiệu suất cao và được tăng cường bức xạ, FPGA, SoC và ASIC; sản phẩm quản lý điện năng; các thiết bị thời gian và đồng bộ hóa và các giải pháp thời gian chính xác, thiết lập tiêu chuẩn của thế giới về thời gian; thiết bị xử lý giọng nói; Giải pháp RF; các thành phần rời rạc; giải pháp lưu trữ và truyền thông doanh nghiệp, công nghệ bảo mật và chống tampsản phẩm er; Giải pháp Ethernet; Nguồn-over-Ethernet IC và midspans; cũng như các khả năng và dịch vụ thiết kế tùy chỉnh. Tìm hiểu thêm tại www.microsemi.com.

Trụ sở chính của Microsemi
Một doanh nghiệp, Aliso Viejo,
CA 92656 Hoa Kỳ
Ở Hoa Kỳ: +1 800-713-4113
Bên ngoài Hoa Kỳ: +1 949-380-6100
Doanh số: +1 949-380-6136
Số Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, công ty con thuộc sở hữu hoàn toàn của Microchip Technology Inc. Bảo lưu mọi quyền. Microsemi và logo Microsemi là thương hiệu đã đăng ký của Microsemi Corporation. Tất cả các nhãn hiệu và nhãn hiệu dịch vụ khác là tài sản của chủ sở hữu tương ứng của họ

Tài liệu / Tài nguyên

Microsemi AC490 RTG4 FPGA: Xây dựng hệ thống con bộ xử lý Mi-V [tập tin pdf] Hướng dẫn sử dụng
AC490 RTG4 FPGA Xây dựng hệ thống con bộ xử lý Mi-V, AC490 RTG4, FPGA Xây dựng hệ thống con bộ xử lý Mi-V, Hệ thống con bộ xử lý Mi-V

Tài liệu tham khảo

Hướng dẫn sử dụng

Microsemi AC490 RTG4 FPGA: Xây dựng hệ thống con bộ xử lý Mi-V

Xây dựng hệ thống con bộ xử lý Mi-V