Microsemi AC490 RTG4 FPGA: בנין אַ Mi-V פּראַסעסער סובסיסטעם
רעוויזיע געשיכטע
די רעוויזיע געשיכטע באשרייבט די ענדערונגען וואָס זענען ימפּלאַמענאַד אין דעם דאָקומענט. די ענדערונגען זענען ליסטעד דורך רעוויזיע, סטאַרטינג מיט די לעצטע ויסגאַבע.
רעוויזיע 3.0
די פאלגענדע איז אַ קיצער פון די ענדערונגען געמאכט אין דעם רעוויזיע.
- דערהייַנטיקט דעם דאָקומענט פֿאַר Libero SoC v2021.2.
- דערהייַנטיקט פיגורע 1, בלאַט 3 ביז פיגורע 3, בלאַט 5.
- ריפּלייסט פיגורע 4, בלאַט 5, פיגורע 5, בלאַט 7, און פיגורע 18, בלאַט 17.
- דערהייַנטיקט טיש 2, בלאַט 6 און טיש 3, בלאַט 7.
- צוגעגעבן אַפּפּענדיקס 1: פּראָגראַממינג די מיטל ניצן פלאַשפּראָ עקספּרעסס, בלאַט 14.
- צוגעגעבן אַפּפּענדיקס 3: לויפן די TCL סקריפּט, בלאַט 20.
- אַוועקגענומען די באַווייַזן צו Libero ווערסיע נומערן.
רעוויזיע 2.0
די פאלגענדע איז אַ קיצער פון ענדערונגען געמאכט אין דעם רעוויזיע.
- צוגעלייגט אינפֿאָרמאַציע וועגן די COM פּאָרט סעלעקציע אין באַשטעטיקן די ייַזנוואַרג, בלאַט 9.
- דערהייַנטיקט ווי צו אויסקלייַבן די צונעמען COM פּאָרט אין פליסנדיק די דעמאָ, בלאַט 11.
רעוויזיע 1.0
דער ערשטער ארויסגעבן פון דעם דאָקומענט.
בויען אַ Mi-V פּראַסעסער סובסיסטעם
מיקראָטשיפּ אָפפערס די Mi-V פּראַסעסער IP, אַ 32-ביסל RISC-V פּראַסעסער און ווייכווארג מכשירים צו אַנטוויקלען RISC-V פּראַסעסער באזירט דיזיינז. RISC-V, אַ נאָרמאַל אָפֿן ינסטרוקטיאָן סעט אַרקאַטעקטשער (ISA) אונטער די גאַווערנאַנס פון די RISC-V וויקיפּעדיע, אָפפערס פילע בענעפיץ, אַרייַנגערעכנט אַלאַוינג די אָפֿן מקור קהל צו פּרובירן און פֿאַרבעסערן קאָרעס אין אַ פאַסטער גאַנג ווי פֿאַרמאַכט יסאַ.
RTG4® FPGA ס שטיצן Mi-V ווייך פּראַסעסער צו לויפן באַניצער אַפּלאַקיישאַנז. די אַפּלאַקיישאַן נאָטיץ באשרייבט ווי צו בויען אַ Mi-V פּראַסעסער סאַבסיסטאַם צו ויספירן אַ באַניצער אַפּלאַקיישאַן פֿון די דעזיגנייטיד שטאָף ראַמס אָדער דדר זכּרון.
פּלאַן רעקווירעמענץ
די פאלגענדע טיש ליסטעד די ייַזנוואַרג און ווייכווארג רעקווירעמענץ פֿאַר פליסנדיק די דעמאָ.
טיש 1 • פּלאַן רעקווירעמענץ
ווייכווארג
- Libero® סיסטעם-אויף-טשיפּ (SoC)
- פלאַשפּראָ עקספּרעסס
- סאָפטקאָנסאָלע
באַמערקונג: אָפּשיקן צו די readme.txt file צוגעשטעלט אין די פּלאַן fileס פֿאַר די ווייכווארג ווערסיעס געניצט מיט דעם רעפֿערענץ פּלאַן.
באַמערקונג: Libero SmartDesign און קאַנפיגיעריישאַן פאַרשטעלן שאַץ אין דעם פירער זענען בלויז פֿאַר געמעל ציל.
עפֿענען די Libero פּלאַן צו זען די לעצטע דערהייַנטיקונגען.
פּרירעקוואַזאַץ
איידער איר אָנהייבן:
- אראפקאפיע און ינסטאַלירן Libero SoC (ווי געוויזן אין די webפּלאַץ פֿאַר דעם פּלאַן) אויף דער באַלעבאָס פּיסי פֿון די פאלגענדע אָרט: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
- פֿאַר דעמאָ פּלאַן fileס אראפקאפיע לינק: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df
פּלאַן באַשרייַבונג
די גרייס פון RTG4 μPROM איז 57 קב. באַניצער אַפּלאַקיישאַנז וואָס טאָן ניט יקסיד די μPROM גרייס קענען זיין סטאָרד אין μPROM און עקסאַקיוטאַד פֿון ינערלעך לאַרגע SRAM מעמעריז (LSRAM). באַניצער אַפּלאַקיישאַנז וואָס יקסיד די μPROM גרייס מוזן זיין סטאָרד אין אַ פונדרויסנדיק ניט-וואַלאַטאַל זכּרון. אין דעם פאַל, אַ באָאָטלאָאַדער עקסאַקיוטינג פֿון μPROM איז פארלאנגט צו ינישאַלייז ינערלעך אָדער פונדרויסנדיק SRAM מעמעריז מיט די ציל אַפּלאַקיישאַן פֿון די ניט-וואַלאַטאַל זכּרון.
דער רעפֿערענץ פּלאַן דעמאַנסטרייץ די באָאָטלאָאַדער פיייקייט צו נאָכמאַכן די ציל אַפּלאַקיישאַן (פון גרייס 7 קב) פֿון SPI בליץ צו דדר זכּרון, און ויספירן פֿון די דדר זכּרון. די באָאָטלאָאַדער איז עקסאַקיוטאַד פון ינערלעך מעמעריז. די קאָד אָפּטיילונג איז ליגן אין μPROM, און די דאַטן אָפּטיילונג איז ליגן אין די ינערלעך גרויס SRAM (LSRAM).
באַמערקונג: פֿאַר מער אינפֿאָרמאַציע וועגן ווי צו בויען די Mi-V באָאָטלאָאַדער Libero פּרויעקט און ווי צו בויען סאָפטקאָנסאָלע פּרויעקט, אָפּשיקן צו TU0775: PolarFire FPGA: בילדינג אַ Mi-V פּראַסעסער סובסיסטעם טוטאָריאַל
פיגורע 1 ווייזט די שפּיץ-מדרגה בלאָק דיאַגראַמע פון די פּלאַן.
פיגורע 1 • Top Level Block Diagram
ווי געוויזן אין פיגורע 1, די פאלגענדע פונקטן באַשרייַבן די דאַטן לויפן פון די פּלאַן:
- די Mi-V פּראַסעסער עקסאַקיוץ די באָאָטלאָאַדער פֿון די μPROM און דעזיגנייטיד LSRAMs. די באָאָטלאָאַדער ינטערפייסיז מיט די GUI דורך די CoreUARTapb בלאָק און ווייץ פֿאַר די קאַמאַנדז.
- ווען די SPI בליץ פּראָגראַם באַפֿעל איז באקומען פון די GUI, די באָאָטלאָאַדער פּראָגראַמען די SPI בליץ מיט די ציל אַפּלאַקיישאַן באקומען פון די GUI.
- ווען די שטיוול באַפֿעל איז באקומען פון די GUI, די באָאָטלאָאַדער קאַפּיז די אַפּלאַקיישאַן קאָד פון די SPI בליץ צו DDR און דעמאָלט עקסאַקיוץ עס פֿון DDR.
קלאַקינג סטרוקטור
עס זענען צוויי זייגער דאָומיינז (40 מהז און 20 מהז) אין די פּלאַן. די קריסטאַל אַסאַלייטער אויף ברעט 50 מהז איז קאָננעקטעד צו די PF_CCC בלאָק וואָס דזשענערייץ 40 מהז און 20 מהז קלאַקס. די 40 MHz סיסטעם זייגער דרייווז די גאַנץ Mi-V פּראַסעסער סאַבסיסטאַם אַחוץ μPROM. די 20 מהז זייגער דרייווז די RTG4 μPROM און די RTG4 μPROM APB צובינד. RTG4 μPROM שטיצט אַ זייגער אָפטקייַט פון אַרויף צו 30 מהז. DDR_FIC איז קאַנפיגיערד פֿאַר די אַהב ויטאָבוס צובינד, וואָס אַפּערייץ ביי 40 מהז. די DDR זכּרון אַפּערייץ ביי 320 MHz.
פיגורע 2 ווייזט די קלאַקינג סטרוקטור.
פיגורע 2 • קלאַקינג סטרוקטור
באַשטעטיק סטרוקטור
די POWER_ON_RESET_N און די LOCK סיגנאַלז זענען ANDed, און דער רעזולטאַט סיגנאַל (INIT_RESET_N) איז געניצט צו באַשטעטיק די RTG4FDDRC_INIT בלאָק. נאָך ריליסינג די FDDR באַשטעטיק, די FDDR קאַנטראָולער איז יניטיאַלייזד, און דער INIT_DONE סיגנאַל איז באשטעטיקט. די INIT_DONE סיגנאַל איז געניצט צו באַשטעטיק די Mi-V פּראַסעסער, פּעריפעראַלס און אנדערע בלאַקס אין די פּלאַן.
פיגורע 3 • באַשטעטיק סטרוקטור
ייַזנוואַרג ימפּלעמענטאַטיאָן
פיגורע 4 ווייזט די Libero פּלאַן פון די Mi-V רעפֿערענץ פּלאַן.
פיגורע 4 • סמאַרטדעסיגן מאָדולע
באַמערקונג: Libero SmartDesign סקרעענשאָט געוויזן אין דעם אַפּלאַקיישאַן טאָן איז בלויז פֿאַר אילוסטראציע. עפֿענען די Libero פּרויעקט צו זען די לעצטע דערהייַנטיקונגען און IP ווערסיעס.
IP בלאַקס
פיגורע 2 רשימה די IP בלאַקס געניצט אין די Mi-V פּראַסעסער סאַבסיסטאַם רעפֿערענץ פּלאַן און זייער פונקציע.
טיש 2 • IP בלאַקס1
כל די IP באַניצער גוידעס און האַנדבאָאָקס זענען בארעכטיגט פֿון Libero SoC -> קאַטאַלאָג.
RTG4 μPROM סטאָרז אַרויף צו 10,400 36-ביסל ווערטער (374,400 ביץ פון דאַטן). עס שטיצט בלויז לייענען אַפּעריישאַנז בעשאַס נאָרמאַל מיטל אָפּעראַציע נאָך די מיטל איז פּראָוגראַמד. די MIV_RV32_C0 פּראַסעסער האַרץ קאַמפּרייזיז אַן ינסטרוקטיאָן ברענגען אַפּאַראַט, אַ דורכפירונג רערנ - ליניע און אַ דאַטן זכּרון סיסטעם. די MIV_RV32_C0 פּראַסעסער זכּרון סיסטעם כולל ינסטרוקטיאָן קאַש און דאַטן קאַש. די MIV_RV32_C0 האַרץ כולל צוויי פונדרויסנדיק אַהב ינטערפייסיז - די אַהב זכּרון (מעם) ויטאָבוס בעל צובינד און די אַהב זכּרון מאַפּט י / אָ (ממיאָ) ויטאָבוס בעל צובינד. דער קאַש קאָנטראָללער ניצט די AHB MEM צובינד צו ריפיל די ינסטראַקשאַנז און די דאַטן קאַשיז. די AHB MMIO צובינד איז געניצט פֿאַר אַ אַנקאַטשעד אַקסעס צו I/O פּעריפעראַלס.
די זכּרון מאַפּס פון די AHB MMIO צובינד און די MEM צובינד זענען ריספּעקטיוולי 0x60000000 צו 0X6FFFFFFF און 0x80000000 צו 0x8FFFFFFF. די באַשטעטיק וועקטאָר אַדרעס פון די פּראַסעסער איז קאַנפיגיעראַבאַל. די באַשטעטיק פון די MIV_RV32_C0 איז אַן אַקטיוו-נידעריק סיגנאַל, וואָס מוזן זיין דיסטייטיד אין סינק מיט די סיסטעם זייגער דורך אַ באַשטעטיק סינטשראָניזער.
די MIV_RV32_C0 פּראַסעסער אַקסעס די אַפּלאַקיישאַן דורכפירונג זכּרון ניצן די AHB MEM צובינד. די CoreAHBLite_C0_0 ויטאָבוס בייַשפּיל איז קאַנפיגיערד צו צושטעלן 16 שקלאַף סלאָץ, יעדער פון גרייס 1 מעגאבייטן. די RTG μPROM זכּרון און RTG4FDDRC בלאַקס זענען קאָננעקטעד צו דעם ויטאָבוס. די μPROM איז געניצט פֿאַר סטאָרינג די באָאָטלאָאַדער אַפּלאַקיישאַן.
די MIV_RV32_C0 פּראַסעסער דירעקטעד די דאַטן טראַנזאַקשאַנז צווישן אַדרעס 0x60000000 און 0x6FFFFFFF צו די MMIO צובינד. די MMIO צובינד איז קאָננעקטעד צו די CoreAHBLite_C1_0 ויטאָבוס צו יבערגעבן מיט פּעריפעראַלס פארבונדן צו זיין שקלאַף סלאָץ. די CoreAHBLite_C1_0 ויטאָבוס בייַשפּיל איז קאַנפיגיערד צו צושטעלן 16 שקלאַף סלאָץ, יעדער פון די גרייס 256 מעגאבייטן. די UART, CoreSPI און CoreGPIO פּעריפעראַלס זענען פארבונדן צו די CoreAHBLite_C1_0 ויטאָבוס דורך די CoreAHBTOAPB3 בריק און די CoreAPB3 ויטאָבוס.
זכּרון מאַפּע
טיש 3 ליסטעד די זכּרון מאַפּע פון די מעמעריז און פּעריפעראַלס.
טיש 3 • זכּרון מאַפּע
ווייכווארג אימפלעמענטאציע
דער רעפֿערענץ פּלאַן files אַרייַננעמען די SoftConsole וואָרקספּאַסע וואָס כּולל די פאלגענדע ווייכווארג פּראַדזשעקס:
- באָאָטלאָאַדער
- ציל אַפּפּליקאַטיאָן
באָאָטלאָאַדער
די באָאָטלאָאַדער אַפּלאַקיישאַן איז פּראָוגראַמד אויף די μPROM בעשאַס מיטל פּראָגראַממינג. די באָאָטלאָאַדער ימפּלאַמאַנץ די פאלגענדע פאַנגקשאַנז:
- פּראָגראַממינג די SPI פלאַש מיט די ציל אַפּלאַקיישאַן.
- קאַפּיינג די ציל אַפּלאַקיישאַן פון SPI פלאַש צו DDR3 זכּרון.
- באַשטימען די דורכפירונג פון די פּראָגראַם צו די ציל אַפּלאַקיישאַן בנימצא אין DDR3 זכּרון.
די באָאָטלאָאַדער אַפּלאַקיישאַן מוזן זיין עקסאַקיוטאַד פֿון μPROM מיט LSRAM ווי אָנלייגן. דערפאר, די אַדרעסעס פון ראַם און באַראַן אין די לינקער שריפט זענען ריספּעקטיוולי באַשטימט צו די סטאַרטינג אַדרעס פון μPROM און דעזיגנייטיד LSRAMs. די קאָד אָפּטיילונג איז עקסאַקיוטאַד פֿון ראַם און דאַטן אָפּטיילונג איז עקסאַקיוטאַד פֿון באַראַן ווי געוויזן אין פיגורע 5.
פיגורע 5 • באָאָטלאָאַדער לינקער סקריפּט
דער לינקער שריפט (microsemi-riscv-ram_rom.ld) איז בנימצא אין די
SoftConsole_Project\mivrv32im-bootloader טעקע פון די פּלאַן files.
ציל אַפּפּליקאַטיאָן
די ציל אַפּלאַקיישאַן בלינקס די אַנבאָרד לעדס 1, 2, 3 און 4 און פּרינץ UART אַרטיקלען. דער ציל אַפּלאַקיישאַן מוזן זיין עקסאַקיוטאַד פֿון DDR3 זכּרון. דערפאר, די קאָד און אָנלייגן סעקשאַנז אין די לינקער שריפט זענען באַשטימט צו די סטאַרטינג אַדרעס פון DDR3 זכּרון ווי געוויזן אין פיגורע 6.
פיגורע 6 • ציל אַפּפּליקאַטיאָן לינקער סקריפּט
דער לינקער שריפט (microsemi-riscv-ram.ld) איז בארעכטיגט אין די SoftConsole_Project\miv-rv32imddr- אַפּלאַקיישאַן טעקע פון די פּלאַן files.
באַשטעטיקן די ייַזנוואַרג
די פאלגענדע סטעפּס באַשרייַבן ווי צו שטעלן די ייַזנוואַרג:
- פאַרזיכערן אַז די ברעט איז פּאַוערד אַוועק מיט די SW6 באַשטימען.
- פאַרבינדן די דזשאַמפּערז אויף די RTG4 אַנטוויקלונג קיט, ווי געוויזן אין די פאלגענדע טיש:
טיש 4 • דזשאַמפּערסדזשאַמפּער שטיפט פֿון שטיפט צו באַמערקונגען J11, J17, J19, J23, J26, J21, J32 און J27 1 2 פעליקייַט J16 2 3 פעליקייַט J33 1 2 פעליקייַט 3 4 - פאַרבינדן די באַלעבאָס פּיסי צו די J47 קאַנעקטער מיט די וסב קאַבלע.
- פאַרזיכערן אַז די USB צו UART בריק דריווערס זענען אויטאָמאַטיש דיטעקטאַד. דעם קענען זיין וועראַפייד אין די מיטל פאַרוואַלטער פון דער באַלעבאָס פּיסי.
- ווי געוויזן אין פיגורע 7, די פּאָרט פּראָפּערטיעס פון COM13 ווייַזן אַז עס איז קאָננעקטעד צו וסב סיריאַל קאָנווערטער C. דעריבער, COM13 איז אויסגעקליבן אין דעם עקס.ample. די COM פּאָרט נומער איז סיסטעם ספּעציפיש.
פיגורע 7 • דיווייס מאַנאַגער
באַמערקונג: אויב די USB צו UART בריק דריווערס זענען נישט אינסטאַלירן, אראפקאפיע און ינסטאַלירן די דריווערס פֿון www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip. - פאַרבינדן די מאַכט צושטעלן צו די J9 קאַנעקטער און באַשטימען די מאַכט צושטעלן באַשטימען, SW6.
פיגורע 8 • RTG4 אנטוויקלונג קיט
פליסנדיק די דעמאָ
דער קאַפּיטל באשרייבט סטעפּס צו פּראָגראַם די RTG4 מיטל מיט די רעפֿערענץ פּלאַן, פּראָגראַממינג די SPI פלאַש מיט די ציל אַפּלאַקיישאַן, און בוטינג די ציל אַפּלאַקיישאַן פֿון DDR זכּרון מיט די Mi-V Bootloader GUI.
לויפן די דעמאָ כולל די פאלגענדע סטעפּס:
- פּראָגראַממינג די RTG4 מיטל, בלאַט 11
- לויפן די Mi-V באָאָטלאָאַדער, בלאַט 11
פּראָגראַממינג די RTG4 מיטל
די RTG4 מיטל קענען זיין פּראָוגראַמד אָדער ניצן FlashPro Express אָדער Libero SOC.
- צו פּראָגראַם די RTG4 אנטוויקלונג קיט מיט די אַרבעט file צוגעשטעלט ווי טייל פון די פּלאַן fileמיט פלאַשפּראָ עקספּרעסס ווייכווארג, אָפּשיקן צו אַפּפּענדיקס 1: פּראָגראַממינג די מיטל ניצן פלאַשפּראָ עקספּרעסס, בלאַט 14.
- צו פּראָגראַם די מיטל ניצן Libero SoC, אָפּשיקן צו אַפּפּענדיקס 2: פּראָגראַממינג די מיטל ניצן Libero SoC, בלאַט 17.
לויפן די Mi-V באָאָטלאָאַדער
נאָך אַ מצליח קאַמפּלישאַן פון פּראָגראַממינג, נאָכגיין די סטעפּס:
- לויפן setup.exe file בנימצא אין די פאלגענדע פּלאַן fileס אָרט.
<$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4 - גיי די ינסטאַלירונג מאַזעק צו ינסטאַלירן די Bootloader GUI אַפּלאַקיישאַן.
פיגורע 9 ווייזט די RTG4 Mi-V Bootloader GUI.
פיגורע 9 • Mi-V Bootloader GUI
- אויסקלייַבן די COM פּאָרט קאָננעקטעד צו וסב סיריאַל קאָנווערטער C ווי געוויזן אין פיגורע 7.
- דריקט דעם פאַרבינדן קנעפּל. נאָך געראָטן קשר, די רויט גראדן טורנס גרין ווי געוויזן אין פיגורע 10.
פיגורע 10 • קאָננעקט קאַם פּאָרט
- דריקט דעם אַרייַנפיר קנעפּל און סעלעקטירן דעם ציל אַפּלאַקיישאַן file (.בין). נאָך ימפּאָרטינג, דער דרך פון די file איז געוויזן אויף די GUI ווי געוויזן אין פיגורע 11.
<$Download_Directory>\rtg4_ac490_df\Source_files
פיגורע 11 • אַרייַנפיר די ציל אַפּפּליקאַטיאָן File
- ווי געוויזן אין פיגורע 11, גיט פּראָגראַם ספּי פלאַש אָפּציע צו פּראָגראַם די ציל אַפּלאַקיישאַן אויף די ספּי פלאַש. א קנאַל-אַרויף איז געוויזן נאָך די SPI פלאַש איז פּראָוגראַמד ווי געוויזן אין פיגורע 12. דריקט OK.
פיגורע 12 • ספּי פלאַש פּראָוגראַמד
- סעלעקטירן דעם אָנהייב באָאָט אָפּציע צו נאָכמאַכן די אַפּלאַקיישאַן פֿון SPI פלאַש צו DDR3 זכּרון און אָנהייבן עקסאַקיוטינג די אַפּלאַקיישאַן פֿון DDR3 זכּרון. נאָך געראָטן בוטינג פון די ציל אַפּלאַקיישאַן פֿון DDR3 זכּרון, די אַפּלאַקיישאַן פּרינץ UART אַרטיקלען און בלינקס אויף-באָרד באַניצער LED1, 2, 3 און 4 ווי געוויזן אין פיגורע 13.
פיגורע 13 • ויספירן אַפּפּליקאַטיאָן פֿון דדר
- די אַפּלאַקיישאַן איז פליסנדיק פֿון די DDR3 זכּרון און דאָס פאַרענדיקן די דעמאָ. פאַרמאַכן די Mi-V Bootloader GUI.
פּראָגראַממינג די מיטל ניצן פלאַשפּראָ עקספּרעסס
דער אָפּטיילונג באשרייבט ווי צו פּראָגראַם די RTG4 מיטל מיט די פּראָגראַממינג אַרבעט file ניצן פלאַשפּראָ עקספּרעסס.
צו פּראָגראַם די מיטל, דורכפירן די פאלגענדע סטעפּס:
- פאַרזיכערן אַז די דזשאַמפּער סעטטינגס אויף די ברעט זענען די זעלבע ווי די ליסטעד אין טאַבלע 3 פון UG0617:
RTG4 אנטוויקלונג קיט באַניצער גייד. - אָפּטיאָנאַללי, דזשאַמפּער דזש32 קענען זיין באַשטימט צו פאַרבינדן פּינס 2-3 ווען איר נוצן אַ פונדרויסנדיק פלאַשפּראָ 4, פלאַשפּראָ 5 אָדער פלאַשפּראָ 6 פּראָגראַמיסט אַנשטאָט פון די פעליקייַט דזשאַמפּער באַשטעטיקן צו נוצן די עמבעדיד פלאַשפּראָ 5.
באַמערקונג: די מאַכט צושטעלן באַשטימען, SW6 מוזן זיין סוויטשט אַוועק בשעת די דזשאַמפּער קאַנעקשאַנז. - פאַרבינדן די מאַכט צושטעלן קאַבלע צו די J9 קאַנעקטער אויף די ברעט.
- מאַכט אויף די מאַכט צושטעלן באַשטימען SW6.
- אויב איר נוצן די עמבעדיד FlashPro5, פאַרבינדן די וסב קאַבלע צו די קאַנעקטער J47 און די באַלעבאָס פּיסי.
אַלטערנאַטיוועלי, אויב איר נוצן אַ פונדרויסנדיק פּראָגראַמיסט, פאַרבינדן די בענד קאַבלע צו די JTAG כעדער J22 און פאַרבינדן די פּראָגראַמיסט צו דער באַלעבאָס פּיסי. - קאַטער די פלאַשפּראָ עקספּרעסס ווייכווארג אויף דער באַלעבאָס פּיסי.
- דריקט New אָדער סעלעקטירן New Job Project פֿון FlashPro Express Job פֿון Project Menu צו שאַפֿן אַ נייַע אַרבעט פּרויעקט, ווי געוויזן אין די פאלגענדע פיגור.
פיגורע 14 • פלאַשפּראָ עקספּרעסס דזשאָב פּראָיעקט
- אַרייַן די פאלגענדע אין די דיאַלאָג קעסטל New Job Project פֿון FlashPro Express Job:
- פּראָגראַממינג אַרבעט file: דריקט אָפּפליקן, און נאַוויגירן צו די אָרט ווו די .דזשאָב file איז ליגן און סעלעקטירן דעם file. די פעליקייַט אָרט איז: \rtg4_ac490_df\Programming_Job
- פלאַשפּראָ עקספּרעסס אַרבעט פּרויעקט אָרט: דריקט אָפּפליקן און נאַוויגירן צו דער געוואלט פלאַשפּראָ עקספּרעסס פּרויעקט אָרט.
פיגורע 15 • ניו דזשאָב פּראָיעקט פון פלאַשפּראָ עקספּרעסס דזשאָב
- דריקט OK. די פארלאנגט פּראָגראַממינג file איז אויסגעקליבן און גרייט צו זיין פּראָוגראַמד אין די מיטל.
- די פלאַשפּראָ עקספּרעסס פֿענצטער איז געוויזן ווי געוויזן אין די פאלגענדע פיגור. באַשטעטיקן אַז אַ פּראָגראַמיסט נומער איז ארויס אין די פּראָגראַמיסט פעלד. אויב דאָס איז נישט, באַשטעטיקן די ברעט קאַנעקשאַנז און גיט דערפרישן / רעסקאַן פּראָוגראַמערז.
פיגורע 16 • פּראָגראַממינג די מיטל
- דריקט RUN. ווען די מיטל איז פּראָוגראַמד הצלחה, אַ RUN PASSED סטאַטוס איז געוויזן ווי געוויזן אין די פאלגענדע פיגור.
פיגורע 17 • פלאַשפּראָ עקספּרעסס—לויפן דורכגעגאנגען
- נאָענט FlashPro Express אָדער גיט אַרויסגאַנג אין די Project קוויטל.
פּראָגראַממינג די מיטל ניצן Libero SoC
דער רעפֿערענץ פּלאַן files אַרייַננעמען די Mi-V פּראַסעסער סאַבסיסטאַם פּרויעקט באשאפן מיט Libero SoC. די RTG4 מיטל קענען זיין פּראָוגראַמד ניצן Libero SoC. די Libero SoC פּרויעקט איז גאָר געבויט און לויפן פֿון סינטעז, אָרט און רוט, טיימינג וועראַפאַקיישאַן, FPGA מענגע דאַטאַ גענעראַטיאָן, דערהייַנטיקן μPROM זכּרון אינהאַלט, ביטסטרעאַם גענעראַטיאָן, FPGA פּראָגראַממינג.
די Libero פּלאַן לויפן איז געוויזן אין די פאלגענדע פיגור.
פיגורע 18 • Libero Design Flow
צו פּראָגראַם די RTG4 מיטל, די Mi-V פּראַסעסער סאַבסיסטאַם פּרויעקט מוזן זיין עפן אין Libero SoC און די פאלגענדע סטעפּס מוזן זיין רילאָוד:
- דערהייַנטיקן uPROM זכּרון אינהאַלט: אין דעם שריט, μPROM איז פּראָוגראַמד מיט די באָאָטלאָאַדער אַפּלאַקיישאַן.
- ביטסטרים דור: אין דעם שריט, די אַרבעט file איז דזשענערייטאַד פֿאַר די RTG4 מיטל.
- FPGA פּראָגראַממינג: אין דעם שריט, די RTG4 מיטל איז פּראָוגראַמד מיט די אַרבעט file.
גיי די סטעפּס:
- פֿון Libero Design Flow, סעלעקטירן Update uPROM זכּרון אינהאַלט.
- שאַפֿן אַ קליענט מיט די לייג אָפּציע.
- סעלעקטירן דעם קליענט און סעלעקטירן דעם רעדאַגירן אָפּציע.
- אויסקלייַבן אינהאַלט פֿון file און סעלעקטירן דעם אָפּפליקן אָפּציע ווי געוויזן אין פיגורע 19.
פיגורע 19 • רעדאַגירן דאַטאַ סטאָרידזש קליענט
- נאַוויגירן צו די פאלגענדע פּלאַן fileס אָרט און סעלעקטירן דעם miv-rv32im-bootloader.hex file ווי געוויזן אין פיגורע 20. <$Download_Directory>\rtg4_ac490_df
- שטעלן די File טיפּ ווי ינטעל-העקס (*.העקס).
- אויסקלייַבן ניצן קאָרעוו דרך פון פּרויעקט וועגווייַזער.
- דריקט OK.
פיגורע 20 • אַרייַנפיר זכּרון File
- דריקט OK.
די μPROM אינהאַלט איז דערהייַנטיקט. - טאָפּל גיט Generate Bitstream ווי געוויזן אין פיגורע 21.
פיגורע 21 • גענעראַטע ביטסטרים
- טאָפּל גיט Run PROGRAM Action צו פּראָגראַם די מיטל ווי געוויזן אין פיגורע 21.
די RTG4 מיטל איז פּראָוגראַמד. זען לויפן די דעמאָ, בלאַט 11.
לויפן די TCL סקריפּט
TCL סקריפּס זענען צוגעשטעלט אין די פּלאַן files טעקע אונטער וועגווייַזער TCL_Scripts. אויב פארלאנגט, די פּלאַן לויפן קענען זיין ריפּראַדוסט פֿון די ימפּלאַמענטיישאַן פון די פּלאַן ביז די אַרבעט file.
צו לויפן די TCL, נאָכגיין די סטעפּס אונטן:
- קאַטער די Libero ווייכווארג.
- אויסקלייַבן פּראָיעקט > ויספירן סקריפּט ....
- דריקט אָפּפליקן און סעלעקטירן script.tcl פון די דאַונלאָודיד TCL_Scripts וועגווייַזער.
- דריקט לויפן.
נאָך געראָטן דורכפירונג פון TCL שריפט, Libero פּרויעקט איז באשאפן אין TCL_Scripts Directory.
פֿאַר מער אינפֿאָרמאַציע וועגן TCL סקריפּס, אָפּשיקן צו rtg4_ac490_df/TCL_Scripts/readme.txt.
אָפּשיקן צו Libero® SoC TCL Command Reference Guide פֿאַר מער דעטאַילס וועגן TCL קאַמאַנדז. קאָנטאַקט
טעכניש שטיצן פֿאַר קיין פֿראגן געפּלאָנטערט ווען איר לויפן די TCL שריפט.
מיקראָסעמי מאכט קיין וואָראַנטי, פאַרטרעטונג אָדער גאַראַנטירן וועגן די אינפֿאָרמאַציע קאַנטיינד אין דעם אָדער די פּאַסיקקייט פון זייַן פּראָדוקטן און באַדינונגס פֿאַר קיין באַזונדער ציל, און מייקראָסעמי טוט נישט נעמען קיין אַכרייַעס פון די אַפּלאַקיישאַן אָדער נוצן פון קיין פּראָדוקט אָדער קרייַז. די פּראָדוקטן סאָלד דאָ און קיין אנדערע פּראָדוקטן סאָלד דורך מיקראָסעמי זענען אונטערטעניק צו לימיטעד טעסטינג און זאָל ניט זיין געוויינט אין קאַנדזשאַנגקשאַן מיט מיסיע-קריטיש ויסריכט אָדער אַפּלאַקיישאַנז. קיין פאָרשטעלונג ספּעסאַפאַקיישאַנז זענען געמיינט צו זיין פאַרלאָזלעך אָבער זענען נישט וועראַפייד, און קוינע מוזן דורכפירן און פאַרענדיקן אַלע פאָרשטעלונג און אנדערע טעסטינג פון די פּראָדוקטן, אַליין און צוזאַמען מיט, אָדער אינסטאַלירן אין, קיין סוף פּראָדוקטן. קוינע וועט נישט פאַרלאָזנ אויף קיין דאַטן און פאָרשטעלונג ספּעסאַפאַקיישאַנז אָדער פּאַראַמעטערס צוגעשטעלט דורך Microsemi. עס איז די פֿאַראַנטוואָרטלעכקייט פון די קוינע צו ינדיפּענדאַנטלי באַשטימען די פּאַסיקקייט פון קיין פּראָדוקטן און צו פּרובירן און באַשטעטיקן די זעלבע. די אינפֿאָרמאַציע צוגעשטעלט דורך מיקראָסעמי דערנאָכדעם איז צוגעשטעלט "ווי איז, ווו איז" און מיט אַלע חסרונות, און די גאנצע ריזיקירן פֿאַרבונדן מיט אַזאַ אינפֿאָרמאַציע איז לעגאַמרע מיט די קוינע. מיקראָסעמי גיט ניט, בפירוש אָדער ימפּליסאַטלי, צו קיין פּאַרטיי קיין פּאַטענט רעכט, לייסאַנסיז אָדער קיין אנדערע IP רעכט, צי מיט אַכטונג צו אַזאַ אינפֿאָרמאַציע זיך אָדער עפּעס דיסקרייבד דורך אַזאַ אינפֿאָרמאַציע. אינפֿאָרמאַציע צוגעשטעלט אין דעם דאָקומענט איז פּראַפּרייאַטערי צו מיקראָסעמי, און מיקראָסעמי ריזערווז די רעכט צו מאַכן קיין ענדערונגען צו די אינפֿאָרמאַציע אין דעם דאָקומענט אָדער צו קיין פּראָדוקטן און באַדינונגס אין קיין צייט אָן באַמערקן.
וועגן מיקראָסעמי
מיקראָסעמי, אַ אינגאנצן אָונד סאַבסידיערי פון מיקראָטשיפּ טעכנאָלאָגיע ינק. (נאַסדאַק: MCHP), אָפפערס אַ פולשטענדיק פּאָרטפעל פון סעמיקאַנדאַקטער און סיסטעם סאַלושאַנז פֿאַר אַעראָספּאַסע & פאַרטיידיקונג, קאָמוניקאַציע, דאַטן צענטער און ינדאַסטרי מארקפלעצער. פּראָדוקטן אַרייַננעמען הויך-פאָרשטעלונג און ראַדיאַציע-פאַרגליווערט אַנאַלאָג געמישט סיגנאַל ינאַגרייטיד סערקאַץ, FPGAs, SoCs און ASICs; מאַכט פאַרוואַלטונג פּראָדוקטן; טיימינג און סינגקראַנאַזיישאַן דעוויסעס און גענוי צייט סאַלושאַנז, באַשטעטיקן די וועלט 'ס סטאַנדאַרט פֿאַר צייט; קול פּראַסעסינג דעוויסעס; רף סאַלושאַנז; דיסקרעטע קאַמפּאָונאַנץ; פאַרנעמונג סטאָרידזש און קאָמוניקאַציע סאַלושאַנז, זיכערהייט טעקנאַלאַדזשיז און סקאַלאַבלע אַנטי-הampער פּראָדוקטן; עטהערנעט סאַלושאַנז; מאַכט-איבער-עטהערנעט יקס און מידספּאַנס; ווי געזונט ווי מנהג פּלאַן קייפּאַבילאַטיז און באַדינונגס. לערן מער ביי www.microsemi.com.
מיקראָסעמיע הויפּטקוואַרטיר
איין ענטערפּרייז, Aliso Viejo,
CA 92656 USA
אין די USA: +1 800-713-4113
אַרויס די USA: +1 949-380-6100
סאַלעס: +1 949-380-6136
פאַקס: +1 949-215-4996
בליצפּאָסט: sales.support@microsemi.com
www.microsemi.com
©2021 מיקראָסעמי, אַ גאָר אָונד סאַבסידיערי פון מיקראָטשיפּ טעכנאָלאָגיע ינק. כל רעכט רעזערווירט. מיקראָסעמי און די מיקראָסעמי לאָגאָ זענען רעגיסטרירט טריידמאַרקס פון מיקראָסעמי קאָרפּאָראַטיאָן. אַלע אנדערע טריידמאַרקס און דינסט מאַרקס זענען די פאַרמאָג פון זייער ריספּעקטיוו אָונערז
דאָקומענטן / רעסאָורסעס
 |
Microsemi AC490 RTG4 FPGA: בנין אַ Mi-V פּראַסעסער סובסיסטעם [pdfבאַניצער גייד AC490 RTG4 FPGA בילדינג אַ Mi-V פּראַסעסער סובסיסטעם, AC490 RTG4, FPGA בילדינג אַ Mi-V פּראַסעסער סובסיסטעם, Mi-V פּראַסעסער סובסיסטעם |
