Microsemi AC490 RTG4 FPGA: Δημιουργία υποσυστήματος επεξεργαστή Mi-V

Ιστορικό αναθεώρησης

Το ιστορικό αναθεωρήσεων περιγράφει τις αλλαγές που εφαρμόστηκαν στο έγγραφο. Οι αλλαγές παρατίθενται με αναθεώρηση, ξεκινώντας από την πιο πρόσφατη δημοσίευση.

Αναθεώρηση 3.0

Ακολουθεί μια σύνοψη των αλλαγών που έγιναν σε αυτήν την αναθεώρηση.

• Ενημερώθηκε το έγγραφο για το Libero SoC v2021.2.
• Ενημερώθηκε η Εικόνα 1, σελίδα 3 έως Εικόνα 3, σελίδα 5.
• Αντικαταστάθηκε η Εικόνα 4, σελίδα 5, Εικόνα 5, σελίδα 7 και Εικόνα 18, σελίδα 17.
• Ενημερωμένος Πίνακας 2, σελίδα 6 και Πίνακας 3, σελίδα 7.
• Προστέθηκε Παράρτημα 1: Προγραμματισμός της συσκευής με χρήση FlashPro Express, σελίδα 14.
• Προστέθηκε Παράρτημα 3: Εκτέλεση της δέσμης ενεργειών TCL, σελίδα 20.
• Καταργήθηκαν οι αναφορές στους αριθμούς έκδοσης Libero.

Αναθεώρηση 2.0
Ακολουθεί μια σύνοψη των αλλαγών που έγιναν σε αυτήν την αναθεώρηση.

• Προστέθηκαν πληροφορίες σχετικά με την επιλογή θύρας COM στο Ρύθμιση του υλικού, σελίδα 9.
• Ενημερώθηκε ο τρόπος επιλογής της κατάλληλης θύρας COM στην εκτέλεση της επίδειξης, σελίδα 11.

Αναθεώρηση 1.0
Η πρώτη δημοσίευση του εγγράφου.

Κατασκευή ενός υποσυστήματος επεξεργαστή Mi-V

Το Microchip προσφέρει την IP του επεξεργαστή Mi-V, έναν επεξεργαστή 32-bit RISC-V και μια αλυσίδα εργαλείων λογισμικού για την ανάπτυξη σχεδίων που βασίζονται σε επεξεργαστές RISC-V. Το RISC-V, μια τυπική αρχιτεκτονική ανοιχτού συνόλου εντολών (ISA) υπό τη διακυβέρνηση του Ιδρύματος RISC-V, προσφέρει πολλά πλεονεκτήματα, τα οποία περιλαμβάνουν τη δυνατότητα στην κοινότητα ανοιχτού κώδικα να δοκιμάζει και να βελτιώνει τους πυρήνες με ταχύτερο ρυθμό από τα κλειστά ISA.
Τα RTG4® FPGA υποστηρίζουν τον soft επεξεργαστή Mi-V για την εκτέλεση εφαρμογών χρήστη. Αυτή η σημείωση εφαρμογής περιγράφει τον τρόπο δημιουργίας ενός υποσυστήματος επεξεργαστή Mi-V για την εκτέλεση μιας εφαρμογής χρήστη από τις καθορισμένες υφασμάτινες RAM ή μνήμη DDR.

Απαιτήσεις Σχεδιασμού
Ο παρακάτω πίνακας παραθέτει τις απαιτήσεις υλικού και λογισμικού για την εκτέλεση της επίδειξης.

Πίνακας 1 • Απαιτήσεις σχεδιασμού

Λογισμικό

• Libero® System-on-Chip (SoC)
• FlashPro Express
• SoftConsole

Σημείωμα: Ανατρέξτε στο readme.txt file προβλέπεται στο σχέδιο files για τις εκδόσεις λογισμικού που χρησιμοποιούνται με αυτόν τον σχεδιασμό αναφοράς.

Σημείωμα: Τα στιγμιότυπα οθόνης Libero SmartDesign και διαμόρφωσης που εμφανίζονται σε αυτόν τον οδηγό προορίζονται μόνο για λόγους απεικόνισης.
Ανοίξτε το σχέδιο Libero για να δείτε τις πιο πρόσφατες ενημερώσεις.

Προαπαιτούμενα

Πριν ξεκινήσετε:

1. Κάντε λήψη και εγκατάσταση του Libero SoC (όπως υποδεικνύεται στο webτοποθεσία για αυτό το σχέδιο) στον κεντρικό υπολογιστή από την ακόλουθη τοποθεσία: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. Για σχέδιο επίδειξης fileσύνδεσμος λήψης: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Περιγραφή σχεδίου

Το μέγεθος του RTG4 μPROM είναι 57 KB. Οι εφαρμογές χρήστη που δεν υπερβαίνουν το μέγεθος μPROM μπορούν να αποθηκευτούν σε μPROM και να εκτελεστούν από εσωτερικές μεγάλες μνήμες SRAM (LSRAM). Οι εφαρμογές χρήστη που υπερβαίνουν το μέγεθος μPROM πρέπει να αποθηκεύονται σε εξωτερική μη πτητική μνήμη. Σε αυτήν την περίπτωση, απαιτείται ένας φορτωτής εκκίνησης που εκτελείται από το μPROM για την προετοιμασία εσωτερικών ή εξωτερικών μνημών SRAM με την εφαρμογή προορισμού από τη μη πτητική μνήμη.
Ο σχεδιασμός αναφοράς δείχνει την ικανότητα του bootloader να αντιγράφει την εφαρμογή-στόχο (μέγεθος 7 KB) από SPI flash στη μνήμη DDR και να εκτελεί από τη μνήμη DDR. Ο bootloader εκτελείται από εσωτερικές μνήμες. Η ενότητα κώδικα βρίσκεται στο μPROM και η ενότητα δεδομένων βρίσκεται στο εσωτερικό Large SRAM (LSRAM).

Σημείωμα: Για περισσότερες πληροφορίες σχετικά με τον τρόπο δημιουργίας του έργου Mi-V bootloader Libero και τον τρόπο κατασκευής του έργου SoftConsole, ανατρέξτε στο TU0775: PolarFire FPGA: Building a Mi-V Processor Subsystem Tutorial
Το σχήμα 1 δείχνει το μπλοκ διάγραμμα ανώτατου επιπέδου του σχεδίου.

Εικόνα 1 • Μπλοκ διάγραμμα ανώτατου επιπέδου

Όπως φαίνεται στο Σχήμα 1, τα ακόλουθα σημεία περιγράφουν τη ροή δεδομένων του σχεδιασμού:

• Ο επεξεργαστής Mi-V εκτελεί τον φορτωτή εκκίνησης από το μPROM και τα καθορισμένα LSRAM. Ο bootloader διασυνδέεται με το GUI μέσω του μπλοκ CoreUARTapb και περιμένει τις εντολές.
• Όταν η εντολή προγράμματος SPI flash λαμβάνεται από το GUI, ο bootloader προγραμματίζει το SPI flash με την εφαρμογή προορισμού που λαμβάνεται από το GUI.
• Όταν λαμβάνεται η εντολή εκκίνησης από το γραφικό περιβάλλον εργασίας, ο φορτωτής εκκίνησης αντιγράφει τον κώδικα της εφαρμογής από το flash SPI στο DDR και στη συνέχεια τον εκτελεί από το DDR.

Δομή χρονισμού
Υπάρχουν δύο τομείς ρολογιού (40 MHz και 20 MHz) στη σχεδίαση. Ο ενσωματωμένος κρυσταλλικός ταλαντωτής 50 MHz συνδέεται με το μπλοκ PF_CCC που παράγει ρολόγια 40 MHz και 20 MHz. Το ρολόι συστήματος 40 MHz οδηγεί ολόκληρο το υποσύστημα επεξεργαστή Mi-V εκτός από το μPROM. Το ρολόι των 20 MHz οδηγεί τη διεπαφή RTG4 μPROM και τη διεπαφή RTG4 μPROM APB. Το RTG4 μPROM υποστηρίζει συχνότητα ρολογιού έως και 30 MHz. Το DDR_FIC έχει ρυθμιστεί για τη διεπαφή διαύλου AHB, η οποία λειτουργεί στα 40 MHz. Η μνήμη DDR λειτουργεί στα 320 MHz.
Το σχήμα 2 δείχνει τη δομή χρονισμού.

Εικόνα 2 • Δομή χρονισμού

Επαναφορά δομής
Τα σήματα POWER_ON_RESET_N και LOCK είναι AND και το σήμα εξόδου (INIT_RESET_N) χρησιμοποιείται για την επαναφορά του μπλοκ RTG4FDDRC_INIT. Μετά την απελευθέρωση της επαναφοράς FDDR, ο ελεγκτής FDDR αρχικοποιείται και, στη συνέχεια, δηλώνεται το σήμα INIT_DONE. Το σήμα INIT_DONE χρησιμοποιείται για την επαναφορά του επεξεργαστή Mi-V, των περιφερειακών και άλλων μπλοκ στη σχεδίαση.

Εικόνα 3 • Επαναφορά δομής

Υλοποίηση Υλικού
Το σχήμα 4 δείχνει τη σχεδίαση Libero του σχεδίου αναφοράς Mi-V.

Εικόνα 4 • Μονάδα SmartDesign

Σημείωμα: Το στιγμιότυπο οθόνης Libero SmartDesign που εμφανίζεται σε αυτήν τη σημείωση εφαρμογής είναι μόνο για λόγους απεικόνισης. Ανοίξτε το έργο Libero για να δείτε τις πιο πρόσφατες ενημερώσεις και εκδόσεις IP.

Μπλοκ IP
Το σχήμα 2 παραθέτει τα μπλοκ IP που χρησιμοποιούνται στη σχεδίαση αναφοράς του υποσυστήματος του επεξεργαστή Mi-V και τη λειτουργία τους.

Πίνακας 2 • Μπλοκ IP1

Όλοι οι οδηγοί χρήσης IP και τα εγχειρίδια είναι διαθέσιμα από το Libero SoC -> Catalog.

Το RTG4 μPROM αποθηκεύει έως και 10,400 λέξεις 36-bit (374,400 bit δεδομένων). Υποστηρίζει μόνο λειτουργίες ανάγνωσης κατά την κανονική λειτουργία της συσκευής μετά τον προγραμματισμό της συσκευής. Ο πυρήνας επεξεργαστή MIV_RV32_C0 περιλαμβάνει μια μονάδα ανάκτησης εντολών, μια διοχέτευση εκτέλεσης και ένα σύστημα μνήμης δεδομένων. Το σύστημα μνήμης επεξεργαστή MIV_RV32_C0 περιλαμβάνει κρυφή μνήμη εντολών και κρυφή μνήμη δεδομένων. Ο πυρήνας MIV_RV32_C0 περιλαμβάνει δύο εξωτερικές διεπαφές AHB-την κύρια διεπαφή διαύλου μνήμης AHB (MEM) και την κύρια διεπαφή διαύλου I/O με αντιστοίχιση μνήμης AHB (MMIO). Ο ελεγκτής cache χρησιμοποιεί τη διεπαφή AHB MEM για να ξαναγεμίσει τις οδηγίες και τις κρυφές μνήμες δεδομένων. Η διεπαφή AHB MMIO χρησιμοποιείται για πρόσβαση χωρίς προσωρινή αποθήκευση σε περιφερειακά I/O.

Οι χάρτες μνήμης της διεπαφής AHB MMIO και της διεπαφής MEM είναι 0x60000000 έως 0X6FFFFFFFF και 0x80000000 έως 0x8FFFFFFFF, αντίστοιχα. Η διανυσματική διεύθυνση επαναφοράς του επεξεργαστή μπορεί να διαμορφωθεί. Η επαναφορά του MIV_RV32_C0 είναι ένα σήμα ενεργού-χαμηλού, το οποίο πρέπει να αποεπιβεβαιωθεί σε συγχρονισμό με το ρολόι του συστήματος μέσω ενός συγχρονιστή επαναφοράς.

Ο επεξεργαστής MIV_RV32_C0 έχει πρόσβαση στη μνήμη εκτέλεσης της εφαρμογής χρησιμοποιώντας τη διεπαφή AHB MEM. Η παρουσία διαύλου CoreAHBLite_C0_0 έχει ρυθμιστεί ώστε να παρέχει 16 slave υποδοχές, η καθεμία μεγέθους 1 MB. Η μνήμη RTG μPROM και τα μπλοκ RTG4FDDRC ​​είναι συνδεδεμένα σε αυτόν τον δίαυλο. Το μPROM χρησιμοποιείται για την αποθήκευση της εφαρμογής bootloader.

Ο επεξεργαστής MIV_RV32_C0 κατευθύνει τις συναλλαγές δεδομένων μεταξύ των διευθύνσεων 0x60000000 και 0x6FFFFFFF στη διεπαφή MMIO. Η διεπαφή MMIO είναι συνδεδεμένη με το δίαυλο CoreAHBLite_C1_0 για να επικοινωνεί με περιφερειακά συνδεδεμένα στις υποδοχές του. Η παρουσία διαύλου CoreAHBLite_C1_0 έχει ρυθμιστεί ώστε να παρέχει 16 υποδοχές υποδοχών, μεγέθους 256 MB η καθεμία. Τα περιφερειακά UART, CoreSPI και CoreGPIO συνδέονται με το δίαυλο CoreAHBLite_C1_0 μέσω της γέφυρας CoreAHBTOAPB3 και του διαύλου CoreAPB3.

Χάρτης μνήμης
Ο Πίνακας 3 παραθέτει τον χάρτη μνήμης των μνημών και των περιφερειακών.

Πίνακας 3 • Χάρτης μνήμης

Υλοποίηση Λογισμικού

Το σχέδιο αναφοράς files περιλαμβάνει τον χώρο εργασίας SoftConsole που περιέχει τα ακόλουθα έργα λογισμικού:

• Bootloader
• Εφαρμογή στόχος

Bootloader
Η εφαρμογή bootloader προγραμματίζεται στο μPROM κατά τον προγραμματισμό της συσκευής. Ο bootloader υλοποιεί τις ακόλουθες λειτουργίες:

• Προγραμματισμός του SPI Flash με την εφαρμογή προορισμού.
• Αντιγραφή της εφαρμογής προορισμού από το SPI Flash στη μνήμη DDR3.
• Εναλλαγή της εκτέλεσης του προγράμματος στην εφαρμογή προορισμού που είναι διαθέσιμη στη μνήμη DDR3.
  Η εφαρμογή bootloader πρέπει να εκτελεστεί από το μPROM με το LSRAM ως στοίβα. Ως εκ τούτου, οι διευθύνσεις της ROM και της μνήμης RAM στο σενάριο σύνδεσης ορίζονται στην αρχική διεύθυνση του μPROM και των προσδιοριζόμενων LSRAM, αντίστοιχα. Η ενότητα κώδικα εκτελείται από τη ROM και η ενότητα δεδομένων εκτελείται από τη μνήμη RAM όπως φαίνεται στο Σχήμα 5.

Εικόνα 5 • Σενάριο σύνδεσης Bootloader

Το σενάριο σύνδεσης (microsemi-riscv-ram_rom.ld) είναι διαθέσιμο στο
SoftConsole_Project\mivrv32im-bootloader φάκελο του σχεδίου files.

Εφαρμογή στόχος
Η εφαρμογή προορισμού αναβοσβήνει τα ενσωματωμένα LED 1, 2, 3 και 4 και εκτυπώνει μηνύματα UART. Η εφαρμογή προορισμού πρέπει να εκτελεστεί από μνήμη DDR3. Ως εκ τούτου, τα τμήματα κώδικα και στοίβας στη δέσμη ενεργειών σύνδεσης ορίζονται στη διεύθυνση έναρξης της μνήμης DDR3 όπως φαίνεται στο Σχήμα 6.

Εικόνα 6 • Target Application Linker Script

Το σενάριο σύνδεσης (microsemi-riscv-ram.ld) είναι διαθέσιμο στον φάκελο εφαρμογής SoftConsole_Project\miv-rv32imddr- του σχεδίου files.

Ρύθμιση του υλικού

Τα παρακάτω βήματα περιγράφουν τον τρόπο ρύθμισης του υλικού:

1. Βεβαιωθείτε ότι η πλακέτα είναι απενεργοποιημένη χρησιμοποιώντας το διακόπτη SW6.
2. Συνδέστε τους βραχυκυκλωτήρες στο κιτ ανάπτυξης RTG4, όπως φαίνεται στον παρακάτω πίνακα:
   Πίνακας 4 • Άλτες

   Αλτης	Καρφίτσωμα Από	Καρφίτσωμα σε	Σχόλια
   J11, J17, J19, J23, J26, J21, J32 και J27	1	2	Αθέτηση
   J16	2	3	Αθέτηση
   J33	1	2	Αθέτηση
   	3	4

3. Συνδέστε τον κεντρικό υπολογιστή στην υποδοχή J47 χρησιμοποιώντας το καλώδιο USB.
4. Βεβαιωθείτε ότι τα προγράμματα οδήγησης γέφυρας USB σε UART εντοπίζονται αυτόματα. Αυτό μπορεί να επαληθευτεί στη διαχείριση συσκευών του κεντρικού υπολογιστή.
5. Όπως φαίνεται στο Σχήμα 7, οι ιδιότητες θύρας του COM13 δείχνουν ότι είναι συνδεδεμένο με τον σειριακό μετατροπέα USB C. Ως εκ τούτου, το COM13 επιλέγεται σε αυτό το π.χ.ample. Ο αριθμός θύρας COM είναι συγκεκριμένος για το σύστημα.
   Εικόνα 7 • Διαχείριση Συσκευών
   Σημείωμα: Εάν δεν είναι εγκατεστημένα τα προγράμματα οδήγησης USB to UART bridge, πραγματοποιήστε λήψη και εγκατάσταση των προγραμμάτων οδήγησης από www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. Συνδέστε το τροφοδοτικό στην υποδοχή J9 και ενεργοποιήστε το διακόπτη τροφοδοσίας, SW6.

Εικόνα 8 • Κιτ ανάπτυξης RTG4

Εκτέλεση της επίδειξης

Αυτό το κεφάλαιο περιγράφει τα βήματα για τον προγραμματισμό της συσκευής RTG4 με το σχέδιο αναφοράς, τον προγραμματισμό του SPI Flash με την εφαρμογή προορισμού και την εκκίνηση της εφαρμογής προορισμού από τη μνήμη DDR χρησιμοποιώντας το Mi-V Bootloader GUI.

Η εκτέλεση του demo περιλαμβάνει τα ακόλουθα βήματα:

1. Προγραμματισμός της συσκευής RTG4, σελίδα 11
2. Εκτέλεση του Mi-V Bootloader, σελίδα 11

Προγραμματισμός της συσκευής RTG4
Η συσκευή RTG4 μπορεί να προγραμματιστεί είτε χρησιμοποιώντας FlashPro Express είτε Libero SOC.

• Για να προγραμματίσετε το κιτ ανάπτυξης RTG4 με την εργασία file παρέχεται ως μέρος του σχεδιασμού files χρησιμοποιώντας το λογισμικό FlashPro Express, ανατρέξτε στο Παράρτημα 1: Προγραμματισμός της συσκευής με χρήση του FlashPro Express, σελίδα 14.
• Για να προγραμματίσετε τη συσκευή χρησιμοποιώντας Libero SoC, ανατρέξτε στο Παράρτημα 2: Προγραμματισμός της συσκευής με χρήση Libero SoC, σελίδα 17.

Εκτέλεση του Mi-V Bootloader
Με την επιτυχή ολοκλήρωση του προγραμματισμού, ακολουθήστε τα παρακάτω βήματα:

1. Εκτελέστε το setup.exe file διαθέσιμο στο παρακάτω σχέδιο fileτοποθεσία.
   <$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. Ακολουθήστε τον οδηγό εγκατάστασης για να εγκαταστήσετε την εφαρμογή Bootloader GUI.
   Το σχήμα 9 δείχνει το RTG4 Mi-V Bootloader GUI.
   Εικόνα 9 • Mi-V Bootloader GUI
3. Επιλέξτε τη θύρα COM που είναι συνδεδεμένη στον σειριακό μετατροπέα USB C όπως φαίνεται στην Εικόνα 7.
4. Κάντε κλικ στο κουμπί σύνδεσης. Μετά την επιτυχή σύνδεση, η κόκκινη ένδειξη γίνεται Πράσινη όπως φαίνεται στην Εικόνα 10.
   Εικόνα 10 • Συνδέστε τη θύρα COM
5. Κάντε κλικ στο κουμπί Εισαγωγή και επιλέξτε την εφαρμογή προορισμού file (.αποθήκη). Μετά την εισαγωγή, η διαδρομή του file εμφανίζεται στο GUI όπως φαίνεται στην Εικόνα 11.
   <$Download_Directory>\rtg4_ac490_df\Source_files
   Εικόνα 11 • Εισαγάγετε την εφαρμογή στόχου File
6. Όπως φαίνεται στην Εικόνα 11, κάντε κλικ στην επιλογή Program SPI Flash για να προγραμματίσετε την εφαρμογή-στόχο στο SPI Flash. Εμφανίζεται ένα αναδυόμενο παράθυρο μετά τον προγραμματισμό του SPI Flash όπως φαίνεται στην Εικόνα 12. Κάντε κλικ στο OK.
   Εικόνα 12 • Προγραμματίστηκε το SPI Flash
7. Επιλέξτε το Start Boot για να αντιγράψετε την εφαρμογή από το SPI Flash στη μνήμη DDR3 και να ξεκινήσετε την εκτέλεση της εφαρμογής από τη μνήμη DDR3. Μετά την επιτυχή εκκίνηση της εφαρμογής προορισμού από τη μνήμη DDR3, η εφαρμογή εκτυπώνει μηνύματα UART και αναβοσβήνει ενσωματωμένα τα LED1, 2, 3 και 4 του χρήστη, όπως φαίνεται στην Εικόνα 13.
   Εικόνα 13 • Εκτέλεση εφαρμογής από DDR
8. Η εφαρμογή εκτελείται από τη μνήμη DDR3 και αυτό ολοκληρώνει το demo. Κλείστε το Mi-V Bootloader GUI.

Προγραμματισμός της συσκευής χρησιμοποιώντας το FlashPro Express

Αυτή η ενότητα περιγράφει τον τρόπο προγραμματισμού της συσκευής RTG4 με την εργασία προγραμματισμού file χρησιμοποιώντας το FlashPro Express.

Για να προγραμματίσετε τη συσκευή, ακολουθήστε τα παρακάτω βήματα:

1. Βεβαιωθείτε ότι οι ρυθμίσεις του βραχυκυκλωτήρα στην πλακέτα είναι οι ίδιες με αυτές που αναφέρονται στον Πίνακα 3 του UG0617:
   Οδηγός χρήσης RTG4 Development Kit.
2. Προαιρετικά, το jumper J32 μπορεί να ρυθμιστεί ώστε να συνδέει τις ακίδες 2-3 όταν χρησιμοποιείται εξωτερικός προγραμματιστής FlashPro4, FlashPro5 ή FlashPro6 αντί για την προεπιλεγμένη ρύθμιση jumper για χρήση του ενσωματωμένου FlashPro5.
   Σημείωμα: Ο διακόπτης τροφοδοσίας, SW6 πρέπει να είναι απενεργοποιημένος κατά την πραγματοποίηση των συνδέσεων του βραχυκυκλωτήρα.
3. Συνδέστε το καλώδιο τροφοδοσίας στην υποδοχή J9 στην πλακέτα.
4. Ενεργοποιήστε τον διακόπτη τροφοδοσίας SW6.
5. Εάν χρησιμοποιείτε το ενσωματωμένο FlashPro5, συνδέστε το καλώδιο USB στην υποδοχή J47 και στον κεντρικό υπολογιστή.
   Εναλλακτικά, εάν χρησιμοποιείτε εξωτερικό προγραμματιστή, συνδέστε το ribbon καλώδιο στο JTAG κεφαλίδα J22 και συνδέστε τον προγραμματιστή στον κεντρικό υπολογιστή.
6. Στον κεντρικό υπολογιστή, εκκινήστε το λογισμικό FlashPro Express.
7. Κάντε κλικ στο New ή επιλέξτε New Job Project από το FlashPro Express Job από το μενού Project για να δημιουργήσετε ένα νέο έργο εργασίας, όπως φαίνεται στην παρακάτω εικόνα.
   Εικόνα 14 • FlashPro Express Job Project
8. Εισαγάγετε τα ακόλουθα στο πλαίσιο διαλόγου New Job Project from FlashPro Express Job:
   • Δουλειά προγραμματισμού file: Κάντε κλικ στην Αναζήτηση και μεταβείτε στη θέση όπου η .job file βρίσκεται και επιλέξτε το file. Η προεπιλεγμένη τοποθεσία είναι: \rtg4_ac490_df\Programming_Job
   • Τοποθεσία έργου εργασίας FlashPro Express: Κάντε κλικ στην Αναζήτηση και μεταβείτε στην επιθυμητή τοποθεσία έργου FlashPro Express.
     Εικόνα 15 • New Job Project από το FlashPro Express Job
9. Κάντε κλικ στο OK. Ο απαιτούμενος προγραμματισμός file είναι επιλεγμένο και έτοιμο για προγραμματισμό στη συσκευή.
10. Το παράθυρο FlashPro Express εμφανίζεται όπως φαίνεται στην παρακάτω εικόνα. Επιβεβαιώστε ότι εμφανίζεται ένας αριθμός προγραμματιστή στο πεδίο Προγραμματιστής. Εάν δεν το κάνει, επιβεβαιώστε τις συνδέσεις της πλακέτας και κάντε κλικ στο Refresh/Rescan Programmers.
    Εικόνα 16 • Προγραμματισμός της Συσκευής
11. Κάντε κλικ στο RUN. Όταν η συσκευή προγραμματιστεί με επιτυχία, εμφανίζεται μια κατάσταση RUN PASSED όπως φαίνεται στην παρακάτω εικόνα.
    Εικόνα 17 • FlashPro Express—ΕΞΕΛΙΞΗ ΕΚΤΕΛΕΣΗΣ
12. Κλείστε το FlashPro Express ή κάντε κλικ στο Exit στην καρτέλα Project.

Προγραμματισμός της συσκευής με χρήση Libero SoC

Το σχέδιο αναφοράς files περιλαμβάνουν το έργο υποσυστήματος επεξεργαστή Mi-V που δημιουργήθηκε με χρήση Libero SoC. Η συσκευή RTG4 μπορεί να προγραμματιστεί χρησιμοποιώντας Libero SoC. Το έργο Libero SoC είναι πλήρως κατασκευασμένο και εκτελείται από Σύνθεση, Τόπο και Διαδρομή, Επαλήθευση χρονισμού, Δημιουργία Δεδομένων Συστοιχίας FPGA, Ενημέρωση περιεχομένου μνήμης μPROM, Δημιουργία Bitstream, Προγραμματισμός FPGA.

Η ροή σχεδίασης Libero φαίνεται στο παρακάτω σχήμα.

Εικόνα 18 • Ροή σχεδίασης Libero

Για να προγραμματίσετε τη συσκευή RTG4, το έργο υποσυστήματος επεξεργαστή Mi-V πρέπει να ανοίξει στο Libero SoC και τα ακόλουθα βήματα πρέπει να εκτελεστούν ξανά:

1. Ενημέρωση περιεχομένου μνήμης uPROM: Σε αυτό το βήμα, το μPROM προγραμματίζεται με την εφαρμογή bootloader.
2. Bitstream Generation: Σε αυτό το βήμα, το Job file δημιουργείται για τη συσκευή RTG4.
3. Προγραμματισμός FPGA: Σε αυτό το βήμα, η συσκευή RTG4 προγραμματίζεται χρησιμοποιώντας την Εργασία file.

Ακολουθήστε αυτά τα βήματα:

1. Από το Libero Design Flow, επιλέξτε Update uPROM Memory Content.
2. Δημιουργήστε έναν πελάτη χρησιμοποιώντας την επιλογή Προσθήκη.
3. Επιλέξτε τον πελάτη και, στη συνέχεια, επιλέξτε την επιλογή Επεξεργασία.
4. Επιλέξτε Περιεχόμενο από file και μετά επιλέξτε την επιλογή Αναζήτηση όπως φαίνεται στην Εικόνα 19.
   Εικόνα 19 • Επεξεργασία προγράμματος-πελάτη αποθήκευσης δεδομένων
5. Μεταβείτε στο παρακάτω σχέδιο files θέση και επιλέξτε το miv-rv32im-bootloader.hex file όπως φαίνεται στην Εικόνα 20. <$Download_Directory>\rtg4_ac490_df
   • Ρυθμίστε το File Πληκτρολογήστε ως Intel-Hex (*.hex).
   • Επιλέξτε Χρήση σχετικής διαδρομής από τον κατάλογο έργου.
   • Κάντε κλικ στο OK.
     Εικόνα 20 • Εισαγωγή μνήμης File
6. Κάντε κλικ στο OK.
   Το περιεχόμενο μPROM ενημερώνεται.
7. Κάντε διπλό κλικ στο Generate Bitstream όπως φαίνεται στην Εικόνα 21.
   Εικόνα 21 • Δημιουργία Bitstream
8. Κάντε διπλό κλικ στο Run PROGRAM Action για να προγραμματίσετε τη συσκευή όπως φαίνεται στην Εικόνα 21.
   Η συσκευή RTG4 είναι προγραμματισμένη. Ανατρέξτε στην ενότητα Εκτέλεση της επίδειξης, σελίδα 11.

Εκτέλεση της δέσμης ενεργειών TCL

Τα σενάρια TCL παρέχονται στο σχέδιο files φάκελο στον κατάλογο TCL_Scripts. Εάν απαιτείται, η ροή σχεδίασης μπορεί να αναπαραχθεί από την υλοποίηση σχεδίου μέχρι τη δημιουργία εργασίας file.

Για να εκτελέσετε το TCL, ακολουθήστε τα παρακάτω βήματα:

1. Εκκινήστε το λογισμικό Libero.
2. Επιλέξτε Έργο > Εκτέλεση σεναρίου….
3. Κάντε κλικ στην Αναζήτηση και επιλέξτε script.tcl από τον ληφθέντα κατάλογο TCL_Scripts.
4. Κάντε κλικ στην επιλογή Εκτέλεση.

Μετά την επιτυχή εκτέλεση του σεναρίου TCL, το έργο Libero δημιουργείται στον κατάλογο TCL_Scripts.
Για περισσότερες πληροφορίες σχετικά με τα σενάρια TCL, ανατρέξτε στο rtg4_ac490_df/TCL_Scripts/readme.txt.
Ανατρέξτε στον Οδηγό αναφοράς εντολών TCL Libero® SoC για περισσότερες λεπτομέρειες σχετικά με τις εντολές TCL. Επαφή
Τεχνική υποστήριξη για τυχόν ερωτήματα που προκύπτουν κατά την εκτέλεση της δέσμης ενεργειών TCL.

Η Microsemi δεν παρέχει καμία εγγύηση, αντιπροσώπευση ή εγγύηση σχετικά με τις πληροφορίες που περιέχονται στο παρόν ή την καταλληλότητα των προϊόντων και των υπηρεσιών της για οποιονδήποτε συγκεκριμένο σκοπό, ούτε η Microsemi αναλαμβάνει οποιαδήποτε ευθύνη που προκύπτει από την εφαρμογή ή τη χρήση οποιουδήποτε προϊόντος ή κυκλώματος. Τα προϊόντα που πωλούνται σύμφωνα με το παρόν και οποιαδήποτε άλλα προϊόντα που πωλούνται από τη Microsemi έχουν υποβληθεί σε περιορισμένες δοκιμές και δεν πρέπει να χρησιμοποιούνται σε συνδυασμό με κρίσιμους για την αποστολή εξοπλισμό ή εφαρμογές. Οποιεσδήποτε προδιαγραφές απόδοσης πιστεύεται ότι είναι αξιόπιστες, αλλά δεν επαληθεύονται και ο Αγοραστής πρέπει να διεξάγει και να ολοκληρώσει όλες τις επιδόσεις και άλλες δοκιμές των προϊόντων, μόνος και μαζί με ή εγκατεστημένα σε οποιαδήποτε τελικά προϊόντα. Ο αγοραστής δεν θα βασίζεται σε δεδομένα και προδιαγραφές ή παραμέτρους απόδοσης που παρέχονται από τη Microsemi. Είναι ευθύνη του Αγοραστή να προσδιορίσει ανεξάρτητα την καταλληλότητα οποιωνδήποτε προϊόντων και να ελέγξει και να επαληθεύσει την ίδια. Οι πληροφορίες που παρέχονται από τη Microsemi παρακάτω παρέχονται «ως έχουν, όπου υπάρχει» και με όλα τα σφάλματα, και ολόκληρος ο κίνδυνος που σχετίζεται με αυτές τις πληροφορίες ανήκει εξ ολοκλήρου στον Αγοραστή. Η Microsemi δεν εκχωρεί, ρητά ή σιωπηρά, σε κανένα συμβαλλόμενο μέρος δικαιώματα ευρεσιτεχνίας, άδειες ή άλλα δικαιώματα πνευματικής ιδιοκτησίας, είτε όσον αφορά αυτές τις πληροφορίες καθεαυτές είτε οτιδήποτε περιγράφεται από αυτές τις πληροφορίες. Οι πληροφορίες που παρέχονται σε αυτό το έγγραφο είναι ιδιοκτησία της Microsemi και η Microsemi διατηρεί το δικαίωμα να κάνει οποιεσδήποτε αλλαγές στις πληροφορίες σε αυτό το έγγραφο ή σε οποιαδήποτε προϊόντα και υπηρεσίες ανά πάσα στιγμή χωρίς προειδοποίηση.

Σχετικά με τη Microsemi
Η Microsemi, μια εξ ολοκλήρου θυγατρική της Microchip Technology Inc. (Nasdaq: MCHP), προσφέρει ένα ολοκληρωμένο χαρτοφυλάκιο λύσεων ημιαγωγών και συστημάτων για την αεροδιαστημική και την άμυνα, τις επικοινωνίες, τα κέντρα δεδομένων και τις βιομηχανικές αγορές. Τα προϊόντα περιλαμβάνουν υψηλής απόδοσης και σκληρυμένα με ακτινοβολία αναλογικά ολοκληρωμένα κυκλώματα μικτού σήματος, FPGA, SoC και ASIC. προϊόντα διαχείρισης ενέργειας? συσκευές χρονισμού και συγχρονισμού και ακριβείς λύσεις χρόνου, που θέτουν τα παγκόσμια πρότυπα για το χρόνο. συσκευές επεξεργασίας φωνής? Λύσεις RF; διακριτά εξαρτήματα. λύσεις αποθήκευσης και επικοινωνίας επιχειρήσεων, τεχνολογίες ασφαλείας και επεκτάσιμο anti-tampε προϊόντα? Λύσεις Ethernet; IC και μεσαία ανοίγματα Power-over-Ethernet. καθώς και προσαρμοσμένες δυνατότητες και υπηρεσίες σχεδιασμού. Μάθετε περισσότερα στο www.microsemi.com.

Αρχηγείο Microsemi
One Enterprise, Aliso Viejo,
CA 92656 ΗΠΑ
Εντός ΗΠΑ: +1 800-713-4113
Εκτός ΗΠΑ: +1 949-380-6100
Πωλήσεις: +1 949-380-6136
Φαξ: +1 949-215-4996
E-mail: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, μια εξ ολοκλήρου θυγατρική της Microchip Technology Inc. Με την επιφύλαξη παντός δικαιώματος. Η ονομασία Microsemi και το λογότυπο Microsemi είναι σήματα κατατεθέντα της Microsemi Corporation. Όλα τα άλλα εμπορικά σήματα και σήματα υπηρεσιών είναι ιδιοκτησία των αντίστοιχων κατόχων τους

Έγγραφα / Πόροι

Microsemi AC490 RTG4 FPGA: Δημιουργία υποσυστήματος επεξεργαστή Mi-V [pdf] Οδηγός χρήστη AC490 RTG4 FPGA Δημιουργία υποσυστήματος επεξεργαστή Mi-V, AC490 RTG4, FPGA Κατασκευή υποσυστήματος επεξεργαστή Mi-V, υποσύστημα επεξεργαστή Mi-V

Αναφορές

• Εγχειρίδιο χρήστη