Microsemi AC490 RTG4 FPGA: Opbygning af et Mi-V-processorundersystem

Revisionshistorie

Revisionshistorikken beskriver de ændringer, der blev implementeret i dokumentet. Ændringerne er listet efter revision, startende med den seneste publikation.

Revision 3.0

Det følgende er en oversigt over ændringerne i denne revision.

• Opdaterede dokumentet til Libero SoC v2021.2.
• Opdateret figur 1, side 3 til figur 3, side 5.
• Udskiftet figur 4, side 5, figur 5, side 7 og figur 18, side 17.
• Opdateret tabel 2, side 6 og tabel 3, side 7.
• Tilføjet appendiks 1: Programmering af enheden ved hjælp af FlashPro Express, side 14.
• Tilføjet tillæg 3: Kørsel af TCL-scriptet, side 20.
• Fjernede henvisningerne til Libero versionsnumre.

Revision 2.0
Det følgende er en oversigt over ændringerne i denne revision.

• Tilføjede oplysninger om COM-portvalget i Opsætning af hardwaren, side 9.
• Opdateret, hvordan man vælger den passende COM-port i Kørsel af demoen, side 11.

Revision 1.0
Den første udgivelse af dokumentet.

Opbygning af et Mi-V-processorundersystem

Microchip tilbyder Mi-V-processoren IP, en 32-bit RISC-V-processor og softwareværktøjskæde til at udvikle RISC-V-processorbaserede designs. RISC-V, en standard åben Instruction Set Architecture (ISA) under ledelse af RISC-V Foundation, tilbyder adskillige fordele, som inkluderer at gøre det muligt for open source-fællesskabet at teste og forbedre kerner i et hurtigere tempo end lukkede ISA'er.
RTG4® FPGA'er understøtter Mi-V blød processor til at køre brugerapplikationer. Denne applikationsnote beskriver, hvordan man bygger et Mi-V-processorundersystem til at udføre en brugerapplikation fra de udpegede struktur-RAM'er eller DDR-hukommelse.

Designkrav
Følgende tabel viser hardware- og softwarekravene til at køre demoen.

Tabel 1 • Designkrav

Software

• Libero® System-on-Chip (SoC)
• FlashPro Express
• SoftConsole

Note: Se readme.txt file forudsat i designet files for de softwareversioner, der bruges med dette referencedesign.

Note: Libero SmartDesign og konfigurationsskærmbilleder vist i denne vejledning er kun til illustrationsformål.
Åbn Libero-designet for at se de seneste opdateringer.

Forudsætninger

Før du starter:

1. Download og installer Libero SoC (som angivet i webwebsted for dette design) på værts-pc'en fra følgende placering: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. Til demo design files download link: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Design Beskrivelse

Størrelsen af ​​RTG4 μPROM er 57 KB. Brugerapplikationer, der ikke overstiger μPROM-størrelsen, kan gemmes i μPROM og udføres fra interne Large SRAM-hukommelser (LSRAM). Brugerapplikationer, der overstiger μPROM-størrelsen, skal gemmes i en ekstern ikke-flygtig hukommelse. I dette tilfælde kræves en bootloader, der udfører fra μPROM, for at initialisere interne eller eksterne SRAM-hukommelser med målapplikationen fra den ikke-flygtige hukommelse.
Referencedesignet demonstrerer bootloaderens evne til at kopiere målapplikationen (på størrelse 7 KB) fra SPI-flash til DDR-hukommelse og udføre fra DDR-hukommelsen. Bootloaderen udføres fra interne hukommelser. Kodesektionen er placeret i μPROM, og datasektionen er placeret i den interne Large SRAM (LSRAM).

Note: For mere information om, hvordan man bygger Mi-V bootloader Libero-projektet, og hvordan man bygger SoftConsole-projektet, henvises til TU0775: PolarFire FPGA: Building a Mi-V Processor Subsystem Tutorial
Figur 1 viser det øverste blokdiagram af designet.

Figur 1 • Topniveau blokdiagram

Som vist i figur 1 beskriver følgende punkter dataflowet i designet:

• Mi-V-processoren udfører bootloaderen fra μPROM'en og udpegede LSRAM'er. Bootloaderen bruger grænsefladen til GUI gennem CoreUARTapb-blokken og venter på kommandoerne.
• Når SPI-flash-programkommandoen modtages fra GUI'en, programmerer bootloaderen SPI-flashen med målapplikationen modtaget fra GUI'en.
• Når boot-kommandoen modtages fra GUI'en, kopierer bootloaderen applikationskoden fra SPI-flashen til DDR og udfører den derefter fra DDR.

Urstruktur
Der er to clock-domæner (40 MHz og 20 MHz) i designet. Den indbyggede 50 MHz krystaloscillator er forbundet til PF_CCC-blokken, som genererer 40 MHz og 20 MHz ure. Systemuret på 40 MHz driver hele Mi-V-processorundersystemet undtagen μPROM. 20 MHz-uret driver RTG4 μPROM og RTG4 μPROM APB-grænsefladen. RTG4 μPROM understøtter en klokfrekvens på op til 30 MHz. DDR_FIC er konfigureret til AHB-busgrænsefladen, som fungerer ved 40 MHz. DDR-hukommelsen fungerer ved 320 MHz.
Figur 2 viser clocking-strukturen.

Figur 2 • Urstruktur

Nulstil struktur
POWER_ON_RESET_N og LOCK signalerne er ANDed, og udgangssignalet (INIT_RESET_N) bruges til at nulstille RTG4FDDRC_INIT blokken. Efter frigivelse af FDDR-nulstillingen bliver FDDR-controlleren initialiseret, og derefter bekræftes INIT_DONE-signalet. INIT_DONE-signalet bruges til at nulstille Mi-V-processoren, periferiudstyr og andre blokke i designet.

Figur 3 • Nulstil struktur

Hardware Implementering
Figur 4 viser Libero-designet af Mi-V-referencedesignet.

Figur 4 • SmartDesign-modul

Note: Libero SmartDesign-skærmbillede vist i denne applikationsnote er kun til illustrationsformål. Åbn Libero-projektet for at se de seneste opdateringer og IP-versioner.

IP-blokke
Figur 2 viser de IP-blokke, der anvendes i Mi-V-processorundersystemets referencedesign og deres funktion.

Tabel 2 • IP-blokke1

Alle IP-brugervejledninger og -håndbøger er tilgængelige fra Libero SoC -> Katalog.

RTG4 μPROM gemmer op til 10,400 36-bit ord (374,400 bit data). Den understøtter kun læseoperationer under normal enhedsdrift, efter at enheden er programmeret. MIV_RV32_C0-processorkernen omfatter en instruktionshentningsenhed, en udførelsespipeline og et datahukommelsessystem. MIV_RV32_C0-processorhukommelsessystemet inkluderer instruktionscache og datacache. MIV_RV32_C0-kernen omfatter to eksterne AHB-grænseflader - AHB-hukommelsen (MEM) bus-mastergrænsefladen og AHB Memory Mapped I/O (MMIO) busmastergrænsefladen. Cache-controlleren bruger AHB MEM-grænsefladen til at genopfylde instruktionerne og datacachene. AHB MMIO-grænsefladen bruges til en uncached adgang til I/O-ydre enheder.

Hukommelseskortene for AHB MMIO-grænsefladen og MEM-grænsefladen er henholdsvis 0x60000000 til 0X6FFFFFFF og 0x80000000 til 0x8FFFFFFF. Processorens nulstillingsvektoradresse kan konfigureres. MIV_RV32_C0's nulstilling er et aktivt-lavt signal, som skal deaktiveres synkroniseret med systemuret gennem en nulstillingssynkronisator.

MIV_RV32_C0-processoren får adgang til applikationsudførelseshukommelsen ved hjælp af AHB MEM-grænsefladen. CoreAHBLite_C0_0-busforekomsten er konfigureret til at give 16 slaveslots, hver på størrelse 1 MB. RTG μPROM-hukommelsen og RTG4FDDRC-blokkene er forbundet til denne bus. μPROM'en bruges til at gemme bootloader-applikationen.

MIV_RV32_C0-processoren dirigerer datatransaktionerne mellem adresserne 0x60000000 og 0x6FFFFFFF til MMIO-grænsefladen. MMIO-grænsefladen er forbundet til CoreAHBLite_C1_0-bussen for at kommunikere med ydre enheder, der er tilsluttet dens slaveslots. CoreAHBLite_C1_0-busforekomsten er konfigureret til at give 16 slaveslots, hver af størrelsen 256 MB. UART-, CoreSPI- og CoreGPIO-ydre enheder er forbundet til CoreAHBLite_C1_0-bussen via CoreAHBTOAPB3-broen og CoreAPB3-bussen.

Hukommelseskort
Tabel 3 viser hukommelseskortet over hukommelserne og periferiudstyret.

Tabel 3 • Hukommelseskort

Software Implementering

Referencedesignet files omfatter SoftConsole-arbejdsområdet, der indeholder følgende softwareprojekter:

• Bootloader
• Målansøgning

Bootloader
Bootloader-applikationen er programmeret på μPROM'en under enhedsprogrammering. Bootloaderen implementerer følgende funktioner:

• Programmering af SPI Flash med målapplikationen.
• Kopiering af målapplikationen fra SPI Flash til DDR3-hukommelse.
• Skifter programafviklingen til målapplikationen, der er tilgængelig i DDR3-hukommelsen.
  Bootloader-applikationen skal udføres fra μPROM med LSRAM som stak. Derfor er adresserne på ROM og RAM i linker-scriptet sat til startadressen for henholdsvis μPROM og udpegede LSRAM'er. Kodesektionen udføres fra ROM, og datasektionen udføres fra RAM som vist i figur 5.

Figur 5 • Bootloader Linker Script

Linker-scriptet (microsemi-riscv-ram_rom.ld) er tilgængeligt på
SoftConsole_Project\mivrv32im-bootloader mappe af designet files.

Målansøgning
Målapplikationen blinker de indbyggede LED'er 1, 2, 3 og 4 og udskriver UART-meddelelser. Målapplikationen skal udføres fra DDR3-hukommelse. Derfor er kode- og staksektionerne i linker-scriptet sat til startadressen for DDR3-hukommelse som vist i figur 6.

Figur 6 • Target Application Linker Script

Linker-scriptet (microsemi-riscv-ram.ld) er tilgængeligt i applikationsmappen SoftConsole_Project\miv-rv32imddr- i designet files.

Opsætning af hardware

Følgende trin beskriver, hvordan du opsætter hardwaren:

1. Sørg for, at kortet er slukket ved hjælp af SW6-kontakten.
2. Tilslut jumperne på RTG4-udviklingssættet, som vist i følgende tabel:
   Tabel 4 • Jumpere

   Jumper	Pin fra	Fastgør til	Kommentarer
   J11, J17, J19, J23, J26, J21, J32 og J27	1	2	Misligholdelse
   J16	2	3	Misligholdelse
   J33	1	2	Misligholdelse
   	3	4

3. Tilslut værts-pc'en til J47-stikket ved hjælp af USB-kablet.
4. Sørg for, at USB til UART-bro-driverne registreres automatisk. Dette kan verificeres i enhedshåndteringen på værts-pc'en.
5. Som vist i figur 7 viser portegenskaberne for COM13, at den er tilsluttet USB Seriel Converter C. Derfor er COM13 valgt i dette f.eks.ample. COM-portnummeret er systemspecifikt.
   Figur 7 • Enhedshåndtering
   Note: Hvis USB til UART-brodriverne ikke er installeret, skal du downloade og installere driverne fra www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. Tilslut strømforsyningen til J9-stikket og tænd for strømforsyningskontakten, SW6.

Figur 8 • RTG4 Development Kit

Kører demo

Dette kapitel beskriver trin til programmering af RTG4-enheden med referencedesignet, programmering af SPI Flash med målapplikationen og opstart af målapplikationen fra DDR-hukommelse ved hjælp af Mi-V Bootloader GUI.

Kørsel af demoen involverer følgende trin:

1. Programmering af RTG4-enheden, side 11
2. Kørsel af Mi-V Bootloader, side 11

Programmering af RTG4-enheden
RTG4-enheden kan programmeres enten ved hjælp af FlashPro Express eller Libero SOC.

• At programmere RTG4 Development Kit med jobbet file leveres som en del af designet files brug af FlashPro Express-software, se Bilag 1: Programmering af enheden ved hjælp af FlashPro Express, side 14.
• For at programmere enheden ved hjælp af Libero SoC, se Appendiks 2: Programmering af enheden ved hjælp af Libero SoC, side 17.

Kører Mi-V Bootloader
Når programmeringen er gennemført, skal du følge disse trin:

1. Kør setup.exe file tilgængelig i følgende design files placering.
   <$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. Følg installationsguiden for at installere Bootloader GUI-applikationen.
   Figur 9 viser RTG4 Mi-V Bootloader GUI.
   Figur 9 • Mi-V Bootloader GUI
3. Vælg den COM-port, der er tilsluttet USB Serial Converter C som vist i figur 7.
4. Klik på forbindelsesknappen. Efter vellykket tilslutning bliver den røde indikator grøn som vist i figur 10.
   Figur 10 • Tilslut COM-port
5. Klik på knappen Importer, og vælg målapplikationen file (.beholder). Efter import, stien til file vises på GUI'en som vist i figur 11.
   <$Download_Directory>\rtg4_ac490_df\Source_files
   Figur 11 • Importer målapplikationen File
6. Som vist i figur 11 skal du klikke på Program SPI Flash-indstillingen for at programmere målapplikationen på SPI Flash. En pop-up vises, efter at SPI Flash er programmeret som vist i figur 12. Klik på OK.
   Figur 12 • SPI Flash programmeret
7. Vælg indstillingen Start Boot for at kopiere programmet fra SPI Flash til DDR3-hukommelse og begynde at køre programmet fra DDR3-hukommelse. Efter vellykket opstart af målapplikationen fra DDR3-hukommelsen udskriver applikationen UART-meddelelser og blinker indbygget bruger LED1, 2, 3 og 4 som vist i figur 13.
   Figur 13 • Udfør applikation fra DDR
8. Applikationen kører fra DDR3-hukommelsen, og dette afslutter demoen. Luk Mi-V Bootloader GUI.

Programmering af enheden ved hjælp af FlashPro Express

Dette afsnit beskriver, hvordan man programmerer RTG4-enheden med programmeringsjobbet file ved hjælp af FlashPro Express.

For at programmere enheden skal du udføre følgende trin:

1. Sørg for, at jumperindstillingerne på kortet er de samme som dem, der er angivet i tabel 3 i UG0617:
   Brugervejledning til RTG4 Development Kit.
2. Eventuelt kan jumper J32 indstilles til at forbinde ben 2-3 ved brug af en ekstern FlashPro4, FlashPro5 eller FlashPro6 programmør i stedet for standard jumperindstillingen for at bruge den indlejrede FlashPro5.
   Note: Strømforsyningskontakten, SW6 skal være slukket, mens der foretages jumperforbindelser.
3. Tilslut strømforsyningskablet til J9-stikket på kortet.
4. Tænd for strømforsyningskontakten SW6.
5. Hvis du bruger den indlejrede FlashPro5, skal du tilslutte USB-kablet til stik J47 og værts-pc'en.
   Alternativt, hvis du bruger en ekstern programmeringsenhed, skal du tilslutte båndkablet til JTAG header J22 og tilslut programmøren til værts-pc'en.
6. Start FlashPro Express-softwaren på værts-pc'en.
7. Klik på Ny eller vælg Nyt jobprojekt fra FlashPro Express-job i menuen Projekt for at oprette et nyt jobprojekt, som vist i følgende figur.
   Figur 14 • FlashPro Express jobprojekt
8. Indtast følgende i dialogboksen Nyt jobprojekt fra FlashPro Express Job:
   • Programmering job file: Klik på Gennemse, og naviger til det sted, hvor .job file er placeret og vælg file. Standardplaceringen er: \rtg4_ac490_df\Programmering_job
   • FlashPro Express-jobprojektplacering: Klik på Gennemse, og naviger til den ønskede FlashPro Express-projektplacering.
     Figur 15 • Nyt jobprojekt fra FlashPro Express Job
9. Klik på OK. Den nødvendige programmering file er valgt og klar til at blive programmeret i enheden.
10. FlashPro Express-vinduet vises som vist i følgende figur. Bekræft, at et programmeringsnummer vises i programmeringsfeltet. Hvis det ikke gør det, skal du bekræfte kortforbindelserne og klikke på Opdater/genscan programmerere.
    Figur 16 • Programmering af enheden
11. Klik på KØR. Når enheden er programmeret med succes, vises en RUN PASSED status som vist i den følgende figur.
    Figur 17 • FlashPro Express—LØB BESTÅET
12. Luk FlashPro Express, eller klik på Afslut på fanen Projekt.

Programmering af enheden ved hjælp af Libero SoC

Referencedesignet files omfatter Mi-V-processor-subsystem-projektet oprettet ved hjælp af Libero SoC. RTG4-enheden kan programmeres ved hjælp af Libero SoC. Libero SoC-projektet er fuldstændig bygget og afviklet fra syntese, sted og rute, timingverifikation, FPGA Array Data Generation, Update μPROM Memory Content, Bitstream Generation, FPGA Programmering.

Libero designflowet er vist i følgende figur.

Figur 18 • Libero Design Flow

For at programmere RTG4-enheden skal Mi-V-processorundersystemprojektet åbnes i Libero SoC, og følgende trin skal køres igen:

1. Opdater uPROM-hukommelsesindhold: I dette trin programmeres μPROM med bootloader-applikationen.
2. Bitstream Generation: I dette trin, Job file er genereret til RTG4-enheden.
3. FPGA-programmering: I dette trin programmeres RTG4-enheden ved hjælp af jobbet file.

Følg disse trin:

1. Fra Libero Design Flow skal du vælge Opdater uPROM-hukommelsesindhold.
2. Opret en klient ved hjælp af Tilføj-indstillingen.
3. Vælg klienten, og vælg derefter indstillingen Rediger.
4. Vælg Indhold fra file og vælg derefter indstillingen Gennemse som vist i figur 19.
   Figur 19 • Rediger datalagringsklient
5. Naviger til følgende design files placering og vælg miv-rv32im-bootloader.hex file som vist i figur 20. <$Download_Directory>\rtg4_ac490_df
   • Indstil File Indtast som Intel-Hex (*.hex).
   • Vælg Brug relativ sti fra projektbiblioteket.
   • Klik på OK.
     Figur 20 • Importer hukommelse File
6. Klik på OK.
   μPROM-indholdet er opdateret.
7. Dobbeltklik på Generer bitstrøm som vist i figur 21.
   Figur 21 • Generer bitstrøm
8. Dobbeltklik på Kør PROGRAM-handling for at programmere enheden som vist i figur 21.
   RTG4-enheden er programmeret. Se Kørsel af demoen, side 11.

Kørsel af TCL-scriptet

TCL-scripts er inkluderet i designet files mappe under mappen TCL_Scripts. Om nødvendigt kan designflowet reproduceres fra designimplementering til generering af job file.

Følg nedenstående trin for at køre TCL:

1. Start Libero-softwaren.
2. Vælg Projekt > Udfør script...
3. Klik på Gennemse, og vælg script.tcl fra den downloadede TCL_Scripts-mappe.
4. Klik på Kør.

Efter vellykket udførelse af TCL-script, oprettes Libero-projektet i TCL_Scripts-biblioteket.
For mere information om TCL-scripts henvises til rtg4_ac490_df/TCL_Scripts/readme.txt.
Se Libero® SoC TCL Command Reference Guide for flere detaljer om TCL-kommandoer. Kontakte
Teknisk support til alle forespørgsler, der opstår under kørsel af TCL-scriptet.

Microsemi giver ingen garanti, repræsentation eller garanti vedrørende informationen indeholdt heri eller egnetheden af ​​dets produkter og tjenester til et bestemt formål, og Microsemi påtager sig heller ikke noget som helst ansvar, der opstår som følge af anvendelsen eller brugen af ​​et produkt eller et kredsløb. Produkterne, der sælges nedenfor, og alle andre produkter, der sælges af Microsemi, har været genstand for begrænset testning og bør ikke bruges sammen med missionskritisk udstyr eller applikationer. Eventuelle ydeevnespecifikationer menes at være pålidelige, men er ikke verificerede, og Køber skal udføre og gennemføre al ydeevne og anden test af produkterne, alene og sammen med eller installeret i eventuelle slutprodukter. Køber må ikke stole på nogen data og ydeevnespecifikationer eller parametre leveret af Microsemi. Det er Købers ansvar selvstændigt at bestemme egnetheden af ​​ethvert produkt og at teste og verificere det samme. Oplysningerne leveret af Microsemi nedenfor leveres "som de er, hvor de er" og med alle fejl, og hele risikoen forbundet med sådanne oplysninger er udelukkende hos køberen. Microsemi giver ikke, eksplicit eller implicit, til nogen part nogen patentrettigheder, licenser eller andre IP-rettigheder, hvad enten det er med hensyn til sådan information selv eller noget, der er beskrevet af sådanne oplysninger. Oplysningerne i dette dokument tilhører Microsemi, og Microsemi forbeholder sig retten til at foretage enhver ændring af oplysningerne i dette dokument eller til produkter og tjenester til enhver tid uden varsel.

Om Microsemi
Microsemi, et helejet datterselskab af Microchip Technology Inc. (Nasdaq: MCHP), tilbyder en omfattende portefølje af halvleder- og systemløsninger til rumfart og forsvar, kommunikation, datacentre og industrielle markeder. Produkterne omfatter højtydende og strålingshærdede analoge blandede signal-integrerede kredsløb, FPGA'er, SoC'er og ASIC'er; strømstyring produkter; timing- og synkroniseringsenheder og præcise tidsløsninger, der sætter verdens standard for tid; stemmebehandlingsudstyr; RF-løsninger; diskrete komponenter; enterprise storage og kommunikationsløsninger, sikkerhedsteknologier og skalerbar anti-tamper produkter; Ethernet-løsninger; Power-over-Ethernet IC'er og midspans; samt tilpassede designmuligheder og tjenester. Lær mere på www.microsemi.com.

Microsemi hovedkvarter
One Enterprise, Aliso Viejo,
CA 92656 USA
Inden for USA: +1 800-713-4113
Uden for USA: +1 949-380-6100
Salg: +1 949-380-6136
Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, et helejet datterselskab af Microchip Technology Inc. Alle rettigheder forbeholdes. Microsemi og Microsemi-logoet er registrerede varemærker tilhørende Microsemi Corporation. Alle andre varemærker og servicemærker tilhører deres respektive ejere

Dokumenter/ressourcer

Microsemi AC490 RTG4 FPGA: Opbygning af et Mi-V-processorundersystem [pdfBrugervejledning AC490 RTG4 FPGA Opbygning af et Mi-V-processorundersystem, AC490 RTG4, FPGA Opbygning af et Mi-V-processorundersystem, Mi-V-processorundersystem

Referencer

• Brugermanual