Microsemi AC490 RTG4 FPGA: Membina Subsistem Pemproses Mi-V

Sejarah Semakan

Sejarah semakan menerangkan perubahan yang telah dilaksanakan dalam dokumen. Perubahan disenaraikan mengikut semakan, bermula dengan penerbitan terkini.

Semakan 3.0

Berikut ialah ringkasan perubahan yang dibuat dalam semakan ini.

• Mengemas kini dokumen untuk Libero SoC v2021.2.
• Dikemas kini Rajah 1, muka surat 3 hingga Rajah 3, muka surat 5.
• Menggantikan Rajah 4, muka surat 5, Rajah 5, muka surat 7, dan Rajah 18, muka surat 17.
• Jadual 2, muka surat 6 dan Jadual 3, muka surat 7 dikemas kini.
• Ditambahkan Lampiran 1: Memprogramkan Peranti Menggunakan FlashPro Express, halaman 14.
• Ditambahkan Lampiran 3: Menjalankan Skrip TCL, halaman 20.
• Mengalih keluar rujukan kepada nombor versi Libero.

Semakan 2.0
Berikut ialah ringkasan perubahan yang dibuat dalam semakan ini.

• Menambah maklumat tentang pemilihan port COM dalam Menetapkan Perkakasan, halaman 9.
• Dikemas kini cara memilih port COM yang sesuai dalam Menjalankan Demo, halaman 11.

Semakan 1.0
Penerbitan pertama dokumen.

Membina Subsistem Pemproses Mi-V

Microchip menawarkan IP pemproses Mi-V, pemproses RISC-V 32-bit dan rantai alat perisian untuk membangunkan reka bentuk berasaskan pemproses RISC-V. RISC-V, Seni Bina Set Arahan terbuka standard (ISA) di bawah tadbir urus Yayasan RISC-V, menawarkan banyak faedah, termasuk membolehkan komuniti sumber terbuka menguji dan menambah baik teras pada kadar yang lebih pantas daripada ISA tertutup.
FPGA RTG4® menyokong pemproses lembut Mi-V untuk menjalankan aplikasi pengguna. Nota aplikasi ini menerangkan cara membina subsistem pemproses Mi-V untuk melaksanakan aplikasi pengguna daripada RAM fabrik atau memori DDR yang ditetapkan.

Keperluan Reka Bentuk
Jadual berikut menyenaraikan keperluan perkakasan dan perisian untuk menjalankan demo.

Jadual 1 • Keperluan Reka Bentuk

Perisian

• Libero® System-on-Chip (SoC)
• FlashPro Express
• SoftConsole

Nota: Rujuk pada readme.txt file disediakan dalam reka bentuk files untuk versi perisian yang digunakan dengan reka bentuk rujukan ini.

Nota: Libero SmartDesign dan tangkapan skrin konfigurasi yang ditunjukkan dalam panduan ini adalah untuk tujuan ilustrasi sahaja.
Buka reka bentuk Libero untuk melihat kemas kini terkini.

Prasyarat

Sebelum anda mula:

1. Muat turun dan pasang Libero SoC (seperti yang ditunjukkan dalam webtapak untuk reka bentuk ini) pada PC hos dari lokasi berikut: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. Untuk reka bentuk demo files pautan muat turun: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Penerangan Reka Bentuk

Saiz RTG4 μPROM ialah 57 KB. Aplikasi pengguna yang tidak melebihi saiz μPROM boleh disimpan dalam μPROM dan dilaksanakan daripada ingatan SRAM Besar dalaman (LSRAM). Aplikasi pengguna yang melebihi saiz μPROM mesti disimpan dalam memori tidak meruap luaran. Dalam kes ini, pemuat but yang melaksanakan daripada μPROM diperlukan untuk memulakan memori SRAM dalaman atau luaran dengan aplikasi sasaran daripada memori tidak meruap.
Reka bentuk rujukan menunjukkan keupayaan pemuat but untuk menyalin aplikasi sasaran (bersaiz 7 KB) daripada denyar SPI ke memori DDR, dan melaksanakan daripada memori DDR. Pemuat but dilaksanakan daripada ingatan dalaman. Bahagian kod terletak dalam μPROM, dan bahagian data terletak dalam SRAM Besar dalaman (LSRAM).

Nota: Untuk mendapatkan maklumat lanjut tentang cara membina projek Libero pemuat but Mi-V dan cara membina projek SoftConsole, rujuk TU0775: PolarFire FPGA: Membina Tutorial Subsistem Pemproses Mi-V
Rajah 1 menunjukkan gambarajah blok peringkat atas reka bentuk.

Rajah 1 • Rajah Blok Aras Atas

Seperti yang ditunjukkan dalam Rajah 1, perkara berikut menerangkan aliran data reka bentuk:

• Pemproses Mi-V melaksanakan pemuat but daripada μPROM dan LSRAM yang ditetapkan. Pemuat but antara muka dengan GUI melalui blok CoreUARTapb dan menunggu arahan.
• Apabila arahan program kilat SPI diterima daripada GUI, pemuat but memprogramkan kilat SPI dengan aplikasi sasaran yang diterima daripada GUI.
• Apabila arahan but diterima daripada GUI, pemuat but menyalin kod aplikasi daripada kilat SPI ke DDR dan kemudian melaksanakannya daripada DDR.

Struktur Jam
Terdapat dua domain jam (40 MHz dan 20 MHz) dalam reka bentuk. Pengayun kristal 50 MHz on-board disambungkan ke blok PF_CCC yang menjana jam 40 MHz dan 20 MHz. Jam sistem 40 MHz memacu subsistem pemproses Mi-V yang lengkap kecuali μPROM. Jam 20 MHz memacu RTG4 μPROM dan antara muka RTG4 μPROM APB. RTG4 μPROM menyokong frekuensi jam sehingga 30 MHz. DDR_FIC dikonfigurasikan untuk antara muka bas AHB, yang beroperasi pada 40 MHz. Memori DDR beroperasi pada 320 MHz.
Rajah 2 menunjukkan struktur jam.

Rajah 2 • Struktur Jam

Tetapkan Semula Struktur
POWER_ON_RESET_N dan isyarat LOCK adalah DAN, dan isyarat output (INIT_RESET_N) digunakan untuk menetapkan semula blok RTG4FDRC_INIT. Selepas melepaskan tetapan semula FDDR, pengawal FDDR akan dimulakan, dan kemudian isyarat INIT_DONE ditegaskan. Isyarat INIT_DONE digunakan untuk menetapkan semula pemproses Mi-V, persisian dan blok lain dalam reka bentuk.

Rajah 3 • Tetapkan Semula Struktur

Pelaksanaan Perkakasan
Rajah 4 menunjukkan reka bentuk Libero bagi reka bentuk rujukan Mi-V.

Rajah 4 • Modul SmartDesign

Nota: Tangkapan skrin Libero SmartDesign yang ditunjukkan dalam nota aplikasi ini adalah untuk tujuan ilustrasi sahaja. Buka projek Libero untuk melihat kemas kini terkini dan versi IP.

Blok IP
Rajah 2 menyenaraikan blok IP yang digunakan dalam reka bentuk rujukan subsistem pemproses Mi-V dan fungsinya.

Jadual 2 • Blok IP1

Semua panduan pengguna dan buku panduan IP boleh didapati daripada Libero SoC -> Katalog.

RTG4 μPROM menyimpan sehingga 10,400 perkataan 36-bit (374,400 bit data). Ia hanya menyokong operasi baca semasa operasi peranti biasa selepas peranti diprogramkan. Teras pemproses MIV_RV32_C0 terdiri daripada unit pengambilan arahan, saluran paip pelaksanaan dan sistem ingatan data. Sistem memori pemproses MIV_RV32_C0 termasuk cache arahan dan cache data. Teras MIV_RV32_C0 termasuk dua antara muka AHB luaran-antara muka induk bas memori AHB (MEM) dan antara muka induk bas AHB Memory Mapped I/O (MMIO). Pengawal cache menggunakan antara muka AHB MEM untuk mengisi semula arahan dan cache data. Antara muka AHB MMIO digunakan untuk akses tanpa cache kepada peranti I/O.

Peta memori antara muka AHB MMIO dan antara muka MEM ialah 0x60000000 hingga 0X6FFFFFFF dan 0x80000000 hingga 0x8FFFFFFF, masing-masing. Alamat vektor tetapan semula pemproses boleh dikonfigurasikan. Tetapan semula MIV_RV32_C0 ialah isyarat aktif-rendah, yang mesti dinyahtegaskan serentak dengan jam sistem melalui penyegerak tetapan semula.

Pemproses MIV_RV32_C0 mengakses memori pelaksanaan aplikasi menggunakan antara muka AHB MEM. Contoh bas CoreAHBLite_C0_0 dikonfigurasikan untuk menyediakan 16 slot hamba, setiap satu bersaiz 1 MB. Memori RTG μPROM dan blok RTG4FDRC disambungkan ke bas ini. μPROM digunakan untuk menyimpan aplikasi pemuat but.

Pemproses MIV_RV32_C0 mengarahkan transaksi data antara alamat 0x60000000 dan 0x6FFFFFFF ke antara muka MMIO. Antara muka MMIO disambungkan ke bas CoreAHBLite_C1_0 untuk berkomunikasi dengan persisian yang disambungkan ke slot hambanya. Contoh bas CoreAHBLite_C1_0 dikonfigurasikan untuk menyediakan 16 slot hamba, setiap satu bersaiz 256 MB. Peranti UART, CoreSPI dan CoreGPIO disambungkan ke bas CoreAHBLite_C1_0 melalui jambatan CoreAHBTOAPB3 dan bas CoreAPB3.

Peta Ingatan
Jadual 3 menyenaraikan peta ingatan bagi kenangan dan persisian.

Jadual 3 • Peta Ingatan

Pelaksanaan Perisian

Reka bentuk rujukan files termasuk ruang kerja SoftConsole yang mengandungi projek perisian berikut:

• Pemuat but
• Aplikasi Sasaran

Pemuat but
Aplikasi pemuat but diprogramkan pada μPROM semasa pengaturcaraan peranti. Pemuat but melaksanakan fungsi berikut:

• Memprogramkan SPI Flash dengan aplikasi sasaran.
• Menyalin aplikasi sasaran daripada SPI Flash ke memori DDR3.
• Menukar pelaksanaan program kepada aplikasi sasaran yang tersedia dalam memori DDR3.
  Aplikasi pemuat but mesti dilaksanakan daripada μPROM dengan LSRAM sebagai timbunan. Oleh itu, alamat ROM dan RAM dalam skrip pemaut ditetapkan kepada alamat permulaan μPROM dan LSRAM yang ditetapkan, masing-masing. Bahagian kod dilaksanakan daripada ROM dan bahagian data dilaksanakan daripada RAM seperti yang ditunjukkan dalam Rajah 5.

Rajah 5 • Skrip Penghubung Pemuat But

Skrip pemaut (microsemi-riscv-ram_rom.ld) boleh didapati di
SoftConsole_Project\mivrv32im-bootloader folder reka bentuk files.

Aplikasi Sasaran
Aplikasi sasaran mengelipkan LED onboard 1, 2, 3 dan 4 dan mencetak mesej UART. Aplikasi sasaran mesti dilaksanakan daripada memori DDR3. Oleh itu, bahagian kod dan tindanan dalam skrip pemaut ditetapkan kepada alamat permulaan memori DDR3 seperti yang ditunjukkan dalam Rajah 6.

Rajah 6 • Skrip Penghubung Aplikasi Sasaran

Skrip pemaut (microsemi-riscv-ram.ld) tersedia di folder aplikasi SoftConsole_Project\miv-rv32imddr- reka bentuk files.

Menyediakan Perkakasan

Langkah berikut menerangkan cara menyediakan perkakasan:

1. Pastikan papan dimatikan menggunakan suis SW6.
2. Sambungkan pelompat pada kit pembangunan RTG4, seperti yang ditunjukkan dalam jadual berikut:
   Jadual 4 • Pelompat

   Pelompat	Semat Daripada	Sematkan Kepada	Komen
   J11, J17, J19, J23, J26, J21, J32 dan J27	1	2	Lalai
   J16	2	3	Lalai
   J33	1	2	Lalai
   	3	4

3. Sambungkan PC hos kepada penyambung J47 menggunakan kabel USB.
4. Pastikan pemacu jambatan USB ke UART dikesan secara automatik. Ini boleh disahkan dalam pengurus peranti PC hos.
5. Seperti yang ditunjukkan dalam Rajah 7, sifat port COM13 menunjukkan bahawa ia disambungkan ke USB Serial Converter C. Oleh itu, COM13 dipilih dalam ex iniample. Nombor port COM adalah khusus sistem.
   Rajah 7 • Pengurus Peranti
   Nota: Jika pemacu jambatan USB ke UART tidak dipasang, muat turun dan pasang pemacu dari www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. Sambungkan bekalan kuasa ke penyambung J9 dan hidupkan suis bekalan kuasa, SW6.

Rajah 8 • Kit Pembangunan RTG4

Menjalankan Demo

Bab ini menerangkan langkah-langkah untuk memprogram peranti RTG4 dengan reka bentuk rujukan, memprogramkan SPI Flash dengan aplikasi sasaran, dan but aplikasi sasaran daripada memori DDR menggunakan GUI Pemuat But Mi-V.

Menjalankan demo melibatkan langkah-langkah berikut:

1. Memprogramkan Peranti RTG4, halaman 11
2. Menjalankan Pemuat But Mi-V, halaman 11

Memprogramkan Peranti RTG4
Peranti RTG4 boleh diprogramkan sama ada menggunakan FlashPro Express atau Libero SOC.

• Untuk memprogramkan Kit Pembangunan RTG4 dengan tugas file disediakan sebagai sebahagian daripada reka bentuk files menggunakan perisian FlashPro Express, rujuk Lampiran 1: Memprogram Peranti Menggunakan FlashPro Express, muka surat 14.
• Untuk memprogram peranti menggunakan Libero SoC, rujuk Lampiran 2: Memprogramkan Peranti Menggunakan Libero SoC, halaman 17.

Menjalankan Pemuat But Mi-V
Setelah berjaya menyelesaikan pengaturcaraan, ikuti langkah berikut:

1. Jalankan setup.exe file tersedia pada reka bentuk berikut filelokasi s.
   <$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. Ikuti wizard pemasangan untuk memasang aplikasi GUI Bootloader.
   Rajah 9 menunjukkan GUI Pemuat But Mi-V RTG4.
   Rajah 9 • GUI Pemuat But Mi-V
3. Pilih port COM yang disambungkan ke USB Serial Converter C seperti yang ditunjukkan dalam Rajah 7.
4. Klik butang sambung. Selepas sambungan berjaya, penunjuk Merah bertukar menjadi Hijau seperti yang ditunjukkan dalam Rajah 10.
   Rajah 10 • Sambungkan Port COM
5. Klik butang Import dan pilih aplikasi sasaran file (.bin). Selepas mengimport, laluan yang file dipaparkan pada GUI seperti yang ditunjukkan dalam Rajah 11.
   <$Download_Directory>\rtg4_ac490_df\Source_files
   Rajah 11 • Import Aplikasi Sasaran File
6. Seperti yang ditunjukkan dalam Rajah 11, klik pilihan Program SPI Flash untuk memprogram aplikasi sasaran pada Flash SPI. Pop timbul dipaparkan selepas SPI Flash diprogramkan seperti yang ditunjukkan dalam Rajah 12. Klik OK.
   Rajah 12 • SPI Flash Programmed
7. Pilih pilihan Mula Boot untuk menyalin aplikasi daripada SPI Flash ke memori DDR3 dan mula melaksanakan aplikasi daripada memori DDR3. Selepas berjaya but aplikasi sasaran daripada memori DDR3, aplikasi mencetak mesej UART dan berkelip pengguna atas papan LED1, 2, 3, dan 4 seperti yang ditunjukkan dalam Rajah 13.
   Rajah 13 • Laksanakan Permohonan Daripada DDR
8. Aplikasi ini berjalan dari memori DDR3 dan ini menyimpulkan demo. Tutup GUI Pemuat But Mi-V.

Memprogramkan Peranti Menggunakan FlashPro Express

Bahagian ini menerangkan cara memprogram peranti RTG4 dengan kerja pengaturcaraan file menggunakan FlashPro Express.

Untuk memprogram peranti, lakukan langkah berikut:

1. Pastikan tetapan pelompat pada papan adalah sama seperti yang disenaraikan dalam Jadual 3 UG0617:
   Panduan Pengguna Kit Pembangunan RTG4.
2. Secara pilihan, pelompat J32 boleh ditetapkan untuk menyambungkan pin 2-3 apabila menggunakan pengaturcara FlashPro4, FlashPro5, atau FlashPro6 luaran dan bukannya tetapan pelompat lalai untuk menggunakan FlashPro5 terbenam.
   Nota: Suis bekalan kuasa, SW6 mesti dimatikan semasa membuat sambungan pelompat.
3. Sambungkan kabel bekalan kuasa ke penyambung J9 pada papan.
4. Hidupkan suis bekalan kuasa SW6.
5. Jika menggunakan FlashPro5 terbenam, sambungkan kabel USB ke penyambung J47 dan PC hos.
   Sebagai alternatif, jika menggunakan pengaturcara luaran, sambungkan kabel reben ke JTAG pengepala J22 dan sambungkan pengaturcara ke PC hos.
6. Pada PC hos, lancarkan perisian FlashPro Express.
7. Klik Baharu atau pilih Projek Kerja Baharu daripada Kerja Ekspres FlashPro daripada menu Projek untuk mencipta projek kerja baharu, seperti yang ditunjukkan dalam rajah berikut.
   Rajah 14 • Projek Kerja Ekspres FlashPro
8. Masukkan yang berikut dalam Projek Kerja Baharu daripada kotak dialog Kerja FlashPro Express:
   • Kerja pengaturcaraan file: Klik Semak imbas dan navigasi ke lokasi di mana .job file terletak dan pilih file. Lokasi lalai ialah: \rtg4_ac490_df\Programming_Job
   • Lokasi projek kerja FlashPro Express: Klik Semak imbas dan navigasi ke lokasi projek FlashPro Express yang dikehendaki.
     Rajah 15 • Projek Kerja Baharu daripada FlashPro Express Job
9. Klik OK. Pengaturcaraan yang diperlukan file dipilih dan sedia untuk diprogramkan dalam peranti.
10. Tetingkap FlashPro Express muncul seperti yang ditunjukkan dalam rajah berikut. Sahkan bahawa nombor pengaturcara muncul dalam medan Pengaturcara. Jika tidak, sahkan sambungan papan dan klik Muat Semula/Imbas Semula Pengaturcara.
    Rajah 16 • Memprogramkan Peranti
11. Klik RUN. Apabila peranti berjaya diprogramkan, status RUN LULUS dipaparkan seperti ditunjukkan dalam rajah berikut.
    Rajah 17 • FlashPro Express—RUN LULUS
12. Tutup FlashPro Express atau klik Keluar dalam tab Projek.

Memprogramkan Peranti Menggunakan Libero SoC

Reka bentuk rujukan files termasuk projek subsistem pemproses Mi-V yang dibuat menggunakan Libero SoC. Peranti RTG4 boleh diprogramkan menggunakan Libero SoC. Projek Libero SoC dibina sepenuhnya dan dijalankan daripada Sintesis, Tempat dan Laluan, Pengesahan Masa, Penjanaan Data Tatasusunan FPGA, Kemas Kini Kandungan Memori μPROM, Penjanaan Bitstream, Pengaturcaraan FPGA.

Aliran reka bentuk Libero ditunjukkan dalam rajah berikut.

Rajah 18 • Aliran Reka Bentuk Libero

Untuk memprogramkan peranti RTG4, projek subsistem pemproses Mi-V mesti dibuka dalam SoC Libero dan langkah berikut mesti dijalankan semula:

1. Kemas kini Kandungan Memori uPROM: Dalam langkah ini, μPROM diprogramkan dengan aplikasi pemuat but.
2. Penjanaan Bitstream: Dalam langkah ini, Job file dijana untuk peranti RTG4.
3. Pengaturcaraan FPGA: Dalam langkah ini, peranti RTG4 diprogramkan menggunakan Job file.

Ikuti langkah ini:

1. Daripada Aliran Reka Bentuk Libero, pilih Kemas Kini Kandungan Memori uPROM.
2. Buat pelanggan menggunakan pilihan Tambah.
3. Pilih klien dan kemudian pilih pilihan Edit.
4. Pilih Kandungan daripada file dan kemudian pilih pilihan Semak imbas seperti yang ditunjukkan dalam Rajah 19.
   Rajah 19 • Edit Klien Storan Data
5. Navigasi ke reka bentuk berikut files lokasi dan pilih miv-rv32im-bootloader.hex file seperti yang ditunjukkan dalam Rajah 20. <$Download_Directory>\rtg4_ac490_df
   • Tetapkan File Taip sebagai Intel-Hex (*.hex).
   • Pilih Gunakan laluan relatif daripada direktori projek.
   • Klik OK.
     Rajah 20 • Import Memori File
6. Klik OK.
   Kandungan μPROM dikemas kini.
7. Klik dua kali Generate Bitstream seperti yang ditunjukkan dalam Rajah 21.
   Rajah 21 • Jana Bitstream
8. Klik dua kali Jalankan PROGRAM Tindakan untuk memprogram peranti seperti yang ditunjukkan dalam Rajah 21.
   Peranti RTG4 diprogramkan. Lihat Menjalankan Demo, halaman 11.

Menjalankan Skrip TCL

Skrip TCL disediakan dalam reka bentuk files folder di bawah direktori TCL_Scripts. Jika perlu, aliran reka bentuk boleh diterbitkan semula daripada Pelaksanaan Reka Bentuk sehingga penjanaan kerja file.

Untuk menjalankan TCL, ikuti langkah di bawah:

1. Lancarkan perisian Libero.
2. Pilih Projek > Laksanakan Skrip….
3. Klik Semak imbas dan pilih script.tcl daripada direktori TCL_Scripts yang dimuat turun.
4. Klik Jalankan.

Selepas skrip TCL berjaya dilaksanakan, projek Libero dibuat dalam direktori TCL_Scripts.
Untuk mendapatkan maklumat lanjut tentang skrip TCL, rujuk rtg4_ac490_df/TCL_Scripts/readme.txt.
Rujuk Panduan Rujukan Perintah TCL Libero® SoC untuk butiran lanjut tentang arahan TCL. Kenalan
Sokongan Teknikal untuk sebarang pertanyaan yang dihadapi semasa menjalankan skrip TCL.

Microsemi tidak membuat waranti, perwakilan atau jaminan mengenai maklumat yang terkandung di sini atau kesesuaian produk dan perkhidmatannya untuk apa-apa tujuan tertentu, dan Microsemi juga tidak memikul sebarang liabiliti yang timbul daripada aplikasi atau penggunaan mana-mana produk atau litar. Produk yang dijual di bawah ini dan mana-mana produk lain yang dijual oleh Microsemi telah tertakluk kepada ujian terhad dan tidak boleh digunakan bersama dengan peralatan atau aplikasi kritikal misi. Sebarang spesifikasi prestasi dipercayai boleh dipercayai tetapi tidak disahkan, dan Pembeli mesti menjalankan dan melengkapkan semua prestasi dan ujian lain produk, bersendirian dan bersama-sama dengan, atau dipasang dalam, mana-mana produk akhir. Pembeli tidak boleh bergantung pada mana-mana data dan spesifikasi prestasi atau parameter yang disediakan oleh Microsemi. Adalah menjadi tanggungjawab Pembeli untuk menentukan secara bebas kesesuaian mana-mana produk dan untuk menguji dan mengesahkan yang sama. Maklumat yang diberikan oleh Microsemi di bawah ini disediakan "seadanya, di mana ada" dan dengan semua kesilapan, dan keseluruhan risiko yang berkaitan dengan maklumat tersebut adalah sepenuhnya kepada Pembeli. Microsemi tidak memberikan, secara eksplisit atau tersirat, kepada mana-mana pihak apa-apa hak paten, lesen, atau mana-mana hak IP lain, sama ada berkenaan dengan maklumat itu sendiri atau apa-apa yang diterangkan oleh maklumat tersebut. Maklumat yang diberikan dalam dokumen ini adalah hak milik Microsemi, dan Microsemi berhak untuk membuat sebarang perubahan pada maklumat dalam dokumen ini atau kepada mana-mana produk dan perkhidmatan pada bila-bila masa tanpa notis.

Mengenai Microsemi
Microsemi, anak syarikat milik penuh Microchip Technology Inc. (Nasdaq: MCHP), menawarkan portfolio komprehensif semikonduktor dan penyelesaian sistem untuk aeroangkasa & pertahanan, komunikasi, pusat data dan pasaran perindustrian. Produk termasuk litar bersepadu isyarat bercampur analog berprestasi tinggi dan keras sinaran, FPGA, SoC dan ASIC; produk pengurusan kuasa; pemasaan dan peranti penyegerakan serta penyelesaian masa yang tepat, menetapkan piawaian masa dunia; peranti pemprosesan suara; penyelesaian RF; komponen diskret; penyelesaian storan dan komunikasi perusahaan, teknologi keselamatan dan anti-t berskalaamper produk; Penyelesaian Ethernet; IC dan rentang tengah Power-over-Ethernet; serta keupayaan dan perkhidmatan reka bentuk tersuai. Ketahui lebih lanjut di www.microsemi.com.

Ibu Pejabat Microsemi
One Enterprise, Aliso Viejo,
CA 92656 Amerika Syarikat
Dalam Amerika Syarikat: +1 800-713-4113
Di luar AS: +1 949-380-6100
Jualan: +1 949-380-6136
Faks: +1 949-215-4996
e-mel: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, anak syarikat milik penuh Microchip Technology Inc. Hak cipta terpelihara. Microsemi dan logo Microsemi adalah tanda dagangan berdaftar Microsemi Corporation. Semua tanda dagangan dan tanda perkhidmatan lain adalah hak milik pemilik masing-masing

Dokumen / Sumber

Microsemi AC490 RTG4 FPGA: Membina Subsistem Pemproses Mi-V [pdf] Panduan Pengguna AC490 RTG4 FPGA Membina Subsistem Pemproses Mi-V, AC490 RTG4, FPGA Membina Subsistem Pemproses Mi-V, Subsistem Pemproses Mi-V

Rujukan

• Manual Pengguna