Microsemi AC490 RTG4 FPGA: بناء نظام فرعي لمعالج Mi-V

سجل المراجعة

يصف سجل المراجعة التغييرات التي تم تنفيذها في المستند. يتم سرد التغييرات حسب المراجعة، بدءًا من الإصدار الأحدث.

المراجعة 3.0

فيما يلي ملخص للتغييرات التي تم إجراؤها في هذه المراجعة.

• تم تحديث مستند Libero SoC v2021.2.
• تم تحديث الشكل 1 ، الصفحة 3 من خلال الشكل 3 ، الصفحة 5.
• تم استبدال الشكل 4 ، الصفحة 5 ، الشكل 5 ، الصفحة 7 ، والشكل 18 ، الصفحة 17.
• الجدول المحدث 2 ، الصفحة 6 والجدول 3 ، الصفحة 7.
• الملحق 1 المضاف: برمجة الجهاز باستخدام FlashPro Express ، الصفحة 14.
• الملحق 3 المضاف: تشغيل البرنامج النصي TCL ، الصفحة 20.
• تمت إزالة الإشارات إلى أرقام إصدارات Libero.

المراجعة 2.0
فيما يلي ملخص للتغييرات التي تم إجراؤها في هذه المراجعة.

• تمت إضافة معلومات حول تحديد منفذ COM في إعداد الجهاز ، صفحة 9.
• تم تحديث كيفية تحديد منفذ COM المناسب في تشغيل العرض التوضيحي ، صفحة 11.

المراجعة 1.0
أول نشر للوثيقة.

بناء نظام فرعي لمعالج Mi-V

تقدم Microchip معالج Mi-V IP ومعالج RISC-V 32 بت وسلسلة أدوات برمجية لتطوير تصميمات تعتمد على معالج RISC-V. تقدم RISC-V ، وهي بنية مجموعة تعليمات مفتوحة قياسية (ISA) تحت إدارة مؤسسة RISC-V ، العديد من الفوائد ، والتي تشمل تمكين مجتمع المصدر المفتوح من اختبار وتحسين النوى بوتيرة أسرع من ISA المغلقة.
تدعم RTG4® FPGA المعالج الناعم Mi-V لتشغيل تطبيقات المستخدم. توضح ملاحظة التطبيق هذه كيفية إنشاء نظام فرعي لمعالج Mi-V لتنفيذ تطبيق مستخدم من ذاكرة الوصول العشوائي النسيجية أو ذاكرة DDR.

متطلبات التصميم
يسرد الجدول التالي متطلبات الأجهزة والبرامج لتشغيل العرض التوضيحي.

الجدول 1 • متطلبات التصميم

برمجة

• نظام Libero® على الرقاقة (SoC)
• برنامج FlashPro Express
• com.SoftConsole

ملحوظة: الرجوع إلى readme.txt file المقدمة في التصميم fileلإصدارات البرامج المستخدمة مع هذا التصميم المرجعي.

ملحوظة: تُعد لقطات شاشة Libero SmartDesign والتهيئة الموضحة في هذا الدليل بغرض التوضيح فقط.
افتح تصميم Libero لمشاهدة آخر التحديثات.

المتطلبات الأساسية

قبل أن تبدأ:

1. قم بتنزيل وتثبيت Libero SoC (كما هو موضح في ملف webموقع هذا التصميم) على الكمبيوتر المضيف من الموقع التالي: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. للتصميم التجريبي fileرابط التحميل s: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

وصف التصميم

حجم RTG4 μPROM هو 57 كيلو بايت. يمكن تخزين تطبيقات المستخدم التي لا تتجاوز حجم μPROM في μPROM وتنفيذها من ذاكرة SRAM الداخلية الكبيرة (LSRAM). يجب تخزين تطبيقات المستخدم التي تتجاوز حجم μPROM في ذاكرة خارجية غير متطايرة. في هذه الحالة ، يلزم وجود محمل إقلاع يتم تنفيذه من μPROM لتهيئة ذاكرة SRAM الداخلية أو الخارجية مع التطبيق المستهدف من الذاكرة غير المتطايرة.
يوضح التصميم المرجعي قدرة محمل الإقلاع على نسخ التطبيق الهدف (بحجم 7 كيلوبايت) من فلاش SPI إلى ذاكرة DDR ، وتنفيذه من ذاكرة DDR. يتم تنفيذ محمل الإقلاع من الذاكرة الداخلية. يقع قسم الكود في μPROM ، ويقع قسم البيانات في ذاكرة SRAM الكبيرة الداخلية (LSRAM).

ملحوظة: لمزيد من المعلومات حول كيفية إنشاء مشروع Libero لمحمل الإقلاع Mi-V وكيفية إنشاء مشروع SoftConsole ، ارجع إلى TU0775: PolarFire FPGA: برنامج تعليمي للنظام الفرعي للمعالج Mi-V
يوضح الشكل 1 مخطط كتلة المستوى الأعلى للتصميم.

الشكل 1 • مخطط كتلة المستوى الأعلى

كما هو مبين في الشكل 1 ، توضح النقاط التالية تدفق بيانات التصميم:

• يقوم معالج Mi-V بتنفيذ أداة تحميل التشغيل من μPROM و LSRAMs المعينة. يتعامل محمل الإقلاع مع واجهة المستخدم الرسومية من خلال كتلة CoreUARTapb وينتظر الأوامر.
• عندما يتم استلام أمر برنامج فلاش SPI من واجهة المستخدم الرسومية ، يقوم برنامج bootloader ببرمجة وميض SPI مع التطبيق المستهدف المستلم من واجهة المستخدم الرسومية.
• عند استلام أمر التمهيد من واجهة المستخدم الرسومية ، ينسخ برنامج bootloader رمز التطبيق من فلاش SPI إلى DDR ثم ينفذه من DDR.

هيكل تسجيل الوقت
هناك مجالان على مدار الساعة (40 ميجاهرتز و 20 ميجاهرتز) في التصميم. المذبذب البلوري 50 ميجاهرتز على متن الطائرة متصل بكتلة PF_CCC التي تولد ساعات 40 ميجاهرتز و 20 ميجاهرتز. تعمل ساعة النظام البالغة 40 ميجاهرتز على تشغيل النظام الفرعي للمعالج Mi-V بالكامل باستثناء μPROM. تعمل الساعة 20 ميجا هرتز على تشغيل RTG4 μPROM وواجهة RTG4 μPROM APB. يدعم RTG4 μPROM تردد ساعة يصل إلى 30 ميجا هرتز. تم تكوين DDR_FIC لواجهة ناقل AHB ، والتي تعمل عند 40 ميجا هرتز. تعمل ذاكرة DDR بسرعة 320 ميجاهرتز.
يوضح الشكل 2 هيكل تسجيل الوقت.

الشكل 2 • هيكل تسجيل الوقت

إعادة تعيين الهيكل
إن إشارات POWER_ON_RESET_N و LOCK هي ANDed ، ويتم استخدام إشارة الخرج (INIT_RESET_N) لإعادة تعيين كتلة RTG4FDDRC_INIT. بعد تحرير إعادة تعيين FDDR ، تتم تهيئة وحدة تحكم FDDR ، ثم يتم تأكيد إشارة INIT_DONE. تُستخدم إشارة INIT_DONE لإعادة ضبط معالج Mi-V والأجهزة الطرفية والكتل الأخرى في التصميم.

الشكل 3 • إعادة تعيين الهيكل

تنفيذ الأجهزة
يوضح الشكل 4 تصميم Libero للتصميم المرجعي Mi-V.

الشكل 4 • وحدة SmartDesign

ملحوظة: لقطة شاشة Libero SmartDesign الموضحة في ملاحظة التطبيق هذه لغرض التوضيح فقط. افتح مشروع Libero لمشاهدة آخر التحديثات وإصدارات IP.

كتل IP
يسرد الشكل 2 كتل IP المستخدمة في التصميم المرجعي للنظام الفرعي لمعالج Mi-V ووظيفتها.

الجدول 2 • كتل IP 1

تتوفر جميع أدلة وكتيبات مستخدم IP من Libero SoC -> Catalog.

يخزن RTG4 μPROM ما يصل إلى 10,400 كلمة 36 بت (374,400 بت من البيانات). يدعم فقط عمليات القراءة أثناء التشغيل العادي للجهاز بعد برمجة الجهاز. يتكون نواة المعالج MIV_RV32_C0 من وحدة جلب التعليمات وخط أنابيب تنفيذ ونظام ذاكرة بيانات. يتضمن نظام ذاكرة المعالج MIV_RV32_C0 ذاكرة التخزين المؤقت للتعليمات وذاكرة التخزين المؤقت للبيانات. يشتمل قلب MIV_RV32_C0 على واجهتين خارجيتين من واجهات AHB - واجهة ناقل ذاكرة AHB (MEM) وواجهة ناقل رئيسية (MMIO) لذاكرة إدخال / إخراج ذاكرة AHB. تستخدم وحدة التحكم في ذاكرة التخزين المؤقت واجهة AHB MEM لإعادة تعبئة الإرشادات وذاكرة التخزين المؤقت للبيانات. يتم استخدام واجهة AHB MMIO للوصول غير المخزن إلى أجهزة I / O الطرفية.

مخططات الذاكرة لواجهة AHB MMIO وواجهة MEM هي 0x60000000 إلى 0X6FFFFFFF و 0x80000000 إلى 0x8FFFFFFF ، على التوالي. عنوان ناقل إعادة تعيين المعالج قابل للتكوين. إعادة تعيين MIV_RV32_C0 هي إشارة نشطة-منخفضة ، والتي يجب إلغاء تأكيدها بالتزامن مع ساعة النظام من خلال إعادة المزامنة.

يصل المعالج MIV_RV32_C0 إلى ذاكرة تنفيذ التطبيق باستخدام واجهة AHB MEM. تم تكوين مثيل ناقل CoreAHBLite_C0_0 لتوفير 16 فتحة تابعة ، حجم كل منها 1 ميجا بايت. يتم توصيل ذاكرة RTG μPROM وكتل RTG4FDDRC ​​بهذا الناقل. يتم استخدام μPROM لتخزين تطبيق أداة تحميل التشغيل.

يوجه المعالج MIV_RV32_C0 معاملات البيانات بين العناوين 0x60000000 و 0x6FFFFFFF إلى واجهة MMIO. واجهة MMIO متصلة بحافلة CoreAHBLite_C1_0 للتواصل مع الأجهزة الطرفية المتصلة بفتحات الرقيق. تم تكوين مثيل ناقل CoreAHBLite_C1_0 لتوفير 16 فتحة تابعة ، حجم كل منها 256 ميجا بايت. تتصل الأجهزة الطرفية UART و CoreSPI و CoreGPIO بحافلة CoreAHBLite_C1_0 عبر جسر CoreAHBTOAPB3 وحافلة CoreAPB3.

خريطة الذاكرة
يسرد الجدول 3 خريطة ذاكرة الذكريات والأجهزة الطرفية.

الجدول 3 • خريطة الذاكرة

تنفيذ البرمجيات

التصميم المرجعي fileتتضمن مساحة عمل SoftConsole التي تحتوي على مشاريع البرامج التالية:

• محمل الإقلاع
• التطبيق الهدف

محمل الإقلاع
تمت برمجة تطبيق bootloader على μPROM أثناء برمجة الجهاز. يقوم برنامج bootloader بتنفيذ الوظائف التالية:

• برمجة فلاش SPI بالتطبيق المستهدف.
• نسخ التطبيق الهدف من SPI Flash إلى ذاكرة DDR3.
• تحويل تنفيذ البرنامج إلى التطبيق المستهدف المتوفر في ذاكرة DDR3.
  يجب تنفيذ تطبيق محمل الإقلاع من μPROM مع LSRAM كمكدس. وبالتالي ، يتم تعيين عناوين ROM و RAM في البرنامج النصي للرابط على عنوان البداية لـ μPROM و LSRAMs المعينة ، على التوالي. يتم تنفيذ قسم الكود من ROM ويتم تنفيذ قسم البيانات من ذاكرة الوصول العشوائي كما هو موضح في الشكل 5.

الشكل 5 • البرنامج النصي رابط محمل الإقلاع

البرنامج النصي للرابط (microsemi-riscv-ram_rom.ld) متاح في
مجلد SoftConsole_Project \ mivrv32im-bootloader للتصميم files.

التطبيق الهدف
يومض التطبيق المستهدف مؤشرات LED المدمجة 1 و 2 و 3 و 4 ويطبع رسائل UART. يجب تنفيذ التطبيق الهدف من ذاكرة DDR3. ومن ثم ، يتم تعيين أقسام الكود والمكدس في البرنامج النصي للرابط على عنوان البداية لذاكرة DDR3 كما هو موضح في الشكل 6.

الشكل 6 • البرنامج النصي رابط التطبيق الهدف

البرنامج النصي للرابط (microsemi-riscv-ram.ld) متاح في SoftConsole_Project \ miv-rv32imddr- مجلد تطبيق التصميم files.

إعداد الأجهزة

تصف الخطوات التالية كيفية إعداد الجهاز:

1. تأكد من إيقاف تشغيل اللوحة باستخدام مفتاح SW6.
2. قم بتوصيل وصلات العبور في مجموعة تطوير RTG4 ، كما هو موضح في الجدول التالي:
   الجدول 4 • وصلات القفز

   سترة	تثبيت من	تثبيت على	تعليقات
   J11 و J17 و J19 و J23 و J26 و J21 و J32 و J27	1	2	تقصير
   ج16	2	3	تقصير
   ج33	1	2	تقصير
   	3	4

3. قم بتوصيل الكمبيوتر المضيف بموصل J47 باستخدام كابل USB.
4. تأكد من اكتشاف برامج تشغيل جسر USB إلى UART تلقائيًا. يمكن التحقق من ذلك في مدير الجهاز للكمبيوتر المضيف.
5. كما هو موضح في الشكل 7 ، تُظهر خصائص منفذ COM13 أنه متصل بمحول USB التسلسلي C. ومن ثم ، تم تحديد COM13 في هذا المثال.ampجنيه. رقم منفذ COM خاص بالنظام.
   الشكل 7 • إدارة الأجهزة
   ملحوظة: إذا لم يتم تثبيت برامج تشغيل جسر USB إلى UART ، فقم بتنزيل برامج التشغيل وتثبيتها من www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. قم بتوصيل مصدر الطاقة بموصل J9 وتشغيل مفتاح إمداد الطاقة SW6.

الشكل 8 • مجموعة أدوات تطوير RTG4

تشغيل العرض التوضيحي

يصف هذا الفصل خطوات برمجة جهاز RTG4 بالتصميم المرجعي ، وبرمجة SPI Flash مع التطبيق المستهدف ، وتشغيل التطبيق المستهدف من ذاكرة DDR باستخدام Mi-V Bootloader GUI.

يتضمن تشغيل العرض التوضيحي الخطوات التالية:

1. برمجة جهاز RTG4 ، صفحة 11
2. تشغيل Mi-V Bootloader ، صفحة 11

برمجة جهاز RTG4
يمكن برمجة جهاز RTG4 إما باستخدام FlashPro Express أو Libero SOC.

• لبرمجة RTG4 Development Kit مع الوظيفة file المقدمة كجزء من التصميم fileباستخدام برنامج FlashPro Express ، ارجع إلى الملحق 1: برمجة الجهاز باستخدام FlashPro Express ، الصفحة 14.
• لبرمجة الجهاز باستخدام Libero SoC ، ارجع إلى الملحق 2: برمجة الجهاز باستخدام Libero SoC ، صفحة 17.

تشغيل محمل الإقلاع من طراز Mi-V
عند الانتهاء بنجاح من البرمجة ، اتبع الخطوات التالية:

1. قم بتشغيل ملف setup.exe file متوفر في التصميم التالي fileموقع s.
   <$ Download_Directory> \ rtg4_ac490_df \ GUI_Installer \ Mi-V Bootloader_Installer_V1.4
2. اتبع معالج التثبيت لتثبيت تطبيق Bootloader GUI.
   يوضح الشكل 9 واجهة المستخدم الرسومية RTG4 Mi-V Bootloader.
   الشكل 9 • واجهة مستخدم رسومية لمحمل الإقلاع من طراز Mi-V
3. حدد منفذ COM المتصل بـ USB Serial Converter C كما هو موضح في الشكل 7.
4. انقر فوق زر الاتصال. بعد الاتصال الناجح ، يتحول المؤشر الأحمر إلى اللون الأخضر كما هو موضح في الشكل 10.
   الشكل 10 • توصيل منفذ COM
5. انقر فوق الزر "استيراد" وحدد التطبيق الهدف file (.سلة مهملات). بعد الاستيراد ، يكون مسار ملف file يتم عرضه على واجهة المستخدم الرسومية كما هو موضح في الشكل 11.
   <$ Download_Directory> \ rtg4_ac490_df \ المصدر_files
   الشكل 11 • استيراد التطبيق الهدف File
6. كما هو موضح في الشكل 11 ، انقر فوق خيار Program SPI Flash لبرمجة التطبيق المستهدف على SPI Flash. يتم عرض نافذة منبثقة بعد برمجة SPI Flash كما هو موضح في الشكل 12. انقر فوق "موافق".
   الشكل 12 • SPI Flash مبرمج
7. حدد خيار بدء التمهيد لنسخ التطبيق من SPI Flash إلى ذاكرة DDR3 وابدأ في تنفيذ التطبيق من ذاكرة DDR3. بعد التشغيل الناجح للتطبيق الهدف من ذاكرة DDR3 ، يطبع التطبيق رسائل UART ويومض المستخدم على اللوحة LED1 و 2 و 3 و 4 كما هو موضح في الشكل 13.
   الشكل 13 • تنفيذ التطبيق من DDR
8. يتم تشغيل التطبيق من ذاكرة DDR3 وهذا يختتم العرض التوضيحي. أغلق Mi-V Bootloader GUI.

برمجة الجهاز باستخدام برنامج FlashPro Express

يصف هذا القسم كيفية برمجة جهاز RTG4 بوظيفة البرمجة file باستخدام برنامج FlashPro Express.

لبرمجة الجهاز ، قم بتنفيذ الخطوات التالية:

1. تأكد من أن إعدادات العبور على اللوحة هي نفسها تلك المدرجة في الجدول 3 من UG0617:
   دليل مستخدم RTG4 Development Kit.
2. اختياريًا ، يمكن تعيين وصلة المرور J32 لتوصيل المسامير 2-3 عند استخدام مبرمج FlashPro4 أو FlashPro5 أو FlashPro6 خارجي بدلاً من إعداد العبور الافتراضي لاستخدام FlashPro5 المضمن.
   ملحوظة: يجب إيقاف تشغيل مفتاح إمداد الطاقة SW6 أثناء إجراء توصيلات العبور.
3. قم بتوصيل كابل إمداد الطاقة بموصل J9 على اللوحة.
4. قم بتشغيل مفتاح إمداد الطاقة SW6.
5. إذا كنت تستخدم FlashPro5 المضمن ، فقم بتوصيل كبل USB بالموصل J47 والكمبيوتر المضيف.
   بدلاً من ذلك ، إذا كنت تستخدم مبرمجًا خارجيًا ، فقم بتوصيل كابل الشريط بـ J.TAG رأس J22 وتوصيل المبرمج بجهاز الكمبيوتر المضيف.
6. على الكمبيوتر المضيف ، قم بتشغيل برنامج FlashPro Express.
7. انقر فوق New أو حدد New Job Project من FlashPro Express Job من قائمة Project لإنشاء مشروع عمل جديد ، كما هو موضح في الشكل التالي.
   الشكل 14 • مشروع وظيفة FlashPro Express
8. أدخل ما يلي في مربع الحوار New Job Project من FlashPro Express Job:
   • وظيفة البرمجة file: انقر فوق "استعراض" ، وانتقل إلى الموقع الذي توجد فيه الوظيفة file يقع وحدد ملف file. الموقع الافتراضي هو: \ rtg4_ac490_df \ Programming_Job
   • موقع مشروع مهمة FlashPro Express: انقر فوق "استعراض" وانتقل إلى موقع مشروع FlashPro Express المطلوب.
     الشكل 15 • مشروع عمل جديد من FlashPro Express Job
9. انقر فوق موافق. البرمجة المطلوبة file تم تحديده وجاهزًا للبرمجة في الجهاز.
10. تظهر نافذة برنامج FlashPro Express كما هو موضح في الشكل التالي. تأكد من ظهور رقم المبرمج في حقل المبرمج. إذا لم يحدث ذلك ، قم بتأكيد اتصالات اللوحة وانقر فوق تحديث / إعادة فحص المبرمجين.
    الشكل 16 • برمجة الجهاز
11. انقر فوق تشغيل. عند برمجة الجهاز بنجاح ، يتم عرض حالة RUN PASSED كما هو موضح في الشكل التالي.
    الشكل 17 • برنامج FlashPro Express - RUN PASSED
12. أغلق برنامج FlashPro Express أو انقر فوق "إنهاء" في علامة التبويب "المشروع".

برمجة الجهاز باستخدام Libero SoC

التصميم المرجعي fileتتضمن s مشروع النظام الفرعي للمعالج Mi-V الذي تم إنشاؤه باستخدام Libero SoC. يمكن برمجة جهاز RTG4 باستخدام Libero SoC. تم بناء مشروع Libero SoC وتشغيله بالكامل من Synthesis و Place and Route و Timing Verification و FPGA Array Data Generation و Update μPROM Memory Content و Bitstream Generation و FPGA Programming.

يظهر تدفق تصميم Libero في الشكل التالي.

الشكل 18 • تدفق التصميم الحر

لبرمجة جهاز RTG4 ، يجب فتح مشروع النظام الفرعي للمعالج Mi-V في Libero SoC ويجب إعادة تشغيل الخطوات التالية:

1. تحديث محتوى ذاكرة uPROM: في هذه الخطوة ، تمت برمجة μPROM باستخدام تطبيق bootloader.
2. إنشاء Bitstream: في هذه الخطوة ، الوظيفة file تم إنشاؤه لجهاز RTG4.
3. برمجة FPGA: في هذه الخطوة ، تتم برمجة جهاز RTG4 باستخدام الوظيفة file.

اتبع الخطوات التالية:

1. من Libero Design Flow ، حدد تحديث محتوى ذاكرة uPROM.
2. قم بإنشاء عميل باستخدام خيار الإضافة.
3. حدد العميل ثم اختر خيار التحرير.
4. حدد المحتوى من file ثم حدد خيار التصفح كما هو موضح في الشكل 19.
   الشكل 19 • تحرير عميل تخزين البيانات
5. انتقل إلى التصميم التالي files وحدد ملف miv-rv32im-bootloader.hex file كما هو موضح في الشكل 20. <$ Download_Directory> \ rtg4_ac490_df
   • ضبط File اكتب كـ Intel-Hex (* .hex).
   • حدد استخدام مسار نسبي من دليل المشروع.
   • انقر فوق موافق.
     الشكل 20 • استيراد الذاكرة File
6. انقر فوق موافق.
   يتم تحديث محتوى μPROM.
7. انقر نقرًا مزدوجًا فوق إنشاء دفق البت كما هو موضح في الشكل 21.
   الشكل 21 • إنشاء Bitstream
8. انقر نقرًا مزدوجًا فوق Run PROGRAM Action لبرمجة الجهاز كما هو موضح في الشكل 21.
   جهاز RTG4 مبرمج. انظر تشغيل العرض التوضيحي ، صفحة 11.

تشغيل البرنامج النصي TCL

يتم توفير نصوص TCL في التصميم files ضمن الدليل TCL_Scripts. إذا لزم الأمر ، يمكن استنساخ تدفق التصميم من تنفيذ التصميم حتى إنشاء الوظيفة file.

لتشغيل TCL ، اتبع الخطوات أدناه:

1. قم بتشغيل برنامج Libero.
2. حدد مشروع> تنفيذ البرنامج النصي….
3. انقر فوق استعراض وحدد script.tcl من دليل TCL_Scripts الذي تم تنزيله.
4. انقر فوق تشغيل.

بعد التنفيذ الناجح لبرنامج TCL النصي ، يتم إنشاء مشروع Libero داخل دليل TCL_Scripts.
لمزيد من المعلومات حول نصوص TCL النصية ، ارجع إلى rtg4_ac490_df / TCL_Scripts / readme.txt.
راجع الدليل المرجعي لأوامر Libero® SoC TCL للحصول على مزيد من التفاصيل حول أوامر TCL. اتصال
الدعم الفني لأية استفسارات تمت مواجهتها عند تشغيل البرنامج النصي TCL.

لا تقدم Microsemi أي ضمان أو إقرار أو ضمان فيما يتعلق بالمعلومات الواردة هنا أو ملاءمة منتجاتها وخدماتها لأي غرض معين ، ولا تتحمل Microsemi أي مسؤولية من أي نوع تنشأ عن تطبيق أو استخدام أي منتج أو دائرة. تخضع المنتجات المباعة أدناه وأي منتجات أخرى تبيعها Microsemi لاختبارات محدودة ولا ينبغي استخدامها مع المعدات أو التطبيقات ذات المهام الحرجة. يُعتقد أن أي مواصفات أداء موثوقة ولكن لم يتم التحقق منها ، ويجب على المشتري إجراء وإكمال جميع اختبارات الأداء وغيرها من الاختبارات للمنتجات ، بمفردها أو جنبًا إلى جنب مع أو مثبتة في أي منتجات نهائية. يجب ألا يعتمد المشتري على أي بيانات أو مواصفات أداء أو معلمات مقدمة من Microsemi. يتحمل المشتري مسؤولية تحديد مدى ملاءمة أي منتجات بشكل مستقل واختبارها والتحقق منها. يتم توفير المعلومات المقدمة من Microsemi أدناه "كما هي وأين هي" ومع جميع الأخطاء ، والمخاطر الكاملة المرتبطة بهذه المعلومات تقع بالكامل على عاتق المشتري. لا تمنح Microsemi ، بشكل صريح أو ضمني ، لأي طرف أي حقوق براءة اختراع أو تراخيص أو أي حقوق ملكية فكرية أخرى ، سواء فيما يتعلق بهذه المعلومات نفسها أو أي شيء موصوف في هذه المعلومات. المعلومات الواردة في هذا المستند مملوكة لشركة Microsemi ، وتحتفظ Microsemi بالحق في إجراء أي تغييرات على المعلومات الواردة في هذا المستند أو على أي منتجات وخدمات في أي وقت دون إشعار.

حول Microsemi
تقدم شركة Microsemi ، وهي شركة فرعية مملوكة بالكامل لشركة Microchip Technology Inc. (Nasdaq: MCHP) ، مجموعة شاملة من حلول أشباه الموصلات والأنظمة الخاصة بالفضاء والدفاع والاتصالات ومركز البيانات والأسواق الصناعية. تشتمل المنتجات على دوائر متكاملة للإشارات المختلطة التناظرية عالية الأداء وذات صلابة إشعاعية ، و FPGAs ، و SoCs ، و ASICs ؛ منتجات إدارة الطاقة؛ أجهزة التوقيت والمزامنة وحلول الوقت الدقيقة ، التي تحدد المعيار العالمي للوقت ؛ أجهزة معالجة الصوت حلول الترددات اللاسلكية مكونات منفصلة حلول تخزين واتصالات مؤسسية وتقنيات أمنية ومقاومة قابلة للتطويرampمنتجات إيه ؛ حلول إيثرنت دوائر متكاملة للطاقة عبر إيثرنت و midspans ؛ بالإضافة إلى إمكانات وخدمات التصميم المخصصة. تعلم اكثر من خلال www.microsemi.com.

مقر Microsemi
مشروع واحد ، أليسو فيجو ،
CA 92656 الولايات المتحدة الأمريكية
داخل الولايات المتحدة الأمريكية: +1 800-713-4113
خارج الولايات المتحدة الأمريكية: +1 949-380-6100
المبيعات: +1 949-380-6136
الفاكس: +1 949-215-4996
بريد إلكتروني: sales.support@microsemi.com
www.microsemi.com

© 2021 Microsemi ، شركة فرعية مملوكة بالكامل لشركة Microchip Technology Inc. جميع الحقوق محفوظة. Microsemi وشعار Microsemi هما علامتان تجاريتان مسجلتان لشركة Microsemi Corporation. جميع العلامات التجارية وعلامات الخدمة الأخرى مملوكة لأصحابها المعنيين

المستندات / الموارد

Microsemi AC490 RTG4 FPGA: بناء نظام فرعي لمعالج Mi-V [بي دي اف] دليل المستخدم AC490 RTG4 FPGA بناء نظام فرعي لمعالج Mi-V، AC490 RTG4، FPGA بناء نظام فرعي لمعالج Mi-V، نظام فرعي لمعالج Mi-V

مراجع

• دليل المستخدم