Microsemi AC490 RTG4 FPGA: Budowa podsystemu procesora Mi-V

Historia rewizji

Historia rewizji opisuje zmiany, które zostały wprowadzone w dokumencie. Zmiany są wymienione według rewizji, zaczynając od najnowszej publikacji.

Wersja 3.0

Poniżej znajduje się podsumowanie zmian wprowadzonych w tej wersji.

• Zaktualizowano dokument dla Libero SoC v2021.2.
• Zaktualizowano rysunek 1, strona 3 do rysunku 3, strona 5.
• Zastąpiono rysunek 4, strona 5, rysunek 5, strona 7 i rysunek 18, strona 17.
• Zaktualizowano tabelę 2, strona 6 i tabelę 3, strona 7.
• Dodano Dodatek 1: Programowanie urządzenia za pomocą FlashPro Express, strona 14.
• Dodano Dodatek 3: Uruchamianie skryptu TCL, strona 20.
• Usunięto odniesienia do numerów wersji Libero.

Wersja 2.0
Poniżej znajduje się podsumowanie zmian wprowadzonych w tej wersji.

• Dodano informacje o wyborze portu COM w Konfigurowanie sprzętu, strona 9.
• Zaktualizowano sposób wybierania odpowiedniego portu COM w Uruchamianie demonstracji, strona 11.

Wersja 1.0
Pierwsza publikacja dokumentu.

Budowa podsystemu procesora Mi-V

Microchip oferuje procesor Mi-V IP, 32-bitowy procesor RISC-V oraz zestaw narzędzi oprogramowania do opracowywania projektów opartych na procesorach RISC-V. RISC-V, standardowa otwarta architektura zestawu instrukcji (ISA) zarządzana przez Fundację RISC-V, oferuje liczne korzyści, w tym umożliwienie społeczności open source testowanie i ulepszanie rdzeni w szybszym tempie niż zamknięte ISA.
Układy FPGA RTG4® obsługują miękki procesor Mi-V do uruchamiania aplikacji użytkownika. W tej notatce aplikacyjnej opisano, jak zbudować podsystem procesora Mi-V w celu wykonania aplikacji użytkownika z wyznaczonych szkieletowych pamięci RAM lub pamięci DDR.

Wymagania projektowe
W poniższej tabeli wymieniono wymagania sprzętowe i programowe niezbędne do uruchomienia wersji demonstracyjnej.

Tabela 1 • Wymagania projektowe

Oprogramowanie

• Libero® System-on-Chip (SoC)
• FlashPro Express
• Miękka konsola

Notatka: Zapoznaj się z plikiem readme.txt file podane w projekcie files dla wersji oprogramowania używanych z tym projektem referencyjnym.

Notatka: Libero SmartDesign i zrzuty ekranowe konfiguracji pokazane w tej instrukcji służą wyłącznie celom ilustracyjnym.
Otwórz projekt Libero, aby zobaczyć najnowsze aktualizacje.

Wymagania wstępne

Zanim zaczniesz:

1. Pobierz i zainstaluj Libero SoC (jak wskazano w pliku webwitrynę dla tego projektu) na komputerze hosta z następującej lokalizacji: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. Do projektowania demonstracyjnego filelink do pobrania: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Opis projektu

Rozmiar RTG4 μPROM wynosi 57 KB. Aplikacje użytkownika, które nie przekraczają rozmiaru μPROM, mogą być przechowywane w μPROM i wykonywane z wewnętrznych pamięci Large SRAM (LSRAM). Aplikacje użytkownika przekraczające rozmiar μPROM muszą być przechowywane w zewnętrznej pamięci nieulotnej. W takim przypadku wymagany jest bootloader uruchamiający się z μPROM, aby zainicjować wewnętrzną lub zewnętrzną pamięć SRAM z aplikacją docelową z pamięci nieulotnej.
Projekt referencyjny demonstruje zdolność bootloadera do kopiowania docelowej aplikacji (o rozmiarze 7 KB) z SPI flash do pamięci DDR i wykonywania z pamięci DDR. Bootloader jest wykonywany z pamięci wewnętrznej. Sekcja kodu znajduje się w μPROM, a sekcja danych znajduje się w wewnętrznej dużej pamięci SRAM (LSRAM).

Notatka: Aby uzyskać więcej informacji o tym, jak zbudować projekt Mi-V bootloader Libero i jak zbudować projekt SoftConsole, zapoznaj się z TU0775: PolarFire FPGA: Building a Mi-V Processor Subsystem Tutorial
Rysunek 1 przedstawia schemat blokowy najwyższego poziomu projektu.

Rysunek 1 • Schemat blokowy najwyższego poziomu

Jak pokazano na rysunku 1, następujące punkty opisują przepływ danych w projekcie:

• Procesor Mi-V wykonuje bootloader z μPROM i wyznaczonych LSRAM. Bootloader łączy się z GUI poprzez blok CoreUARTapb i czeka na polecenia.
• Gdy polecenie programu flash SPI zostanie odebrane z GUI, bootloader programuje flashowanie SPI z aplikacją docelową otrzymaną z GUI.
• Gdy polecenie rozruchu zostanie odebrane z GUI, program ładujący kopiuje kod aplikacji z pamięci flash SPI do DDR, a następnie wykonuje go z DDR.

Struktura taktowania
W projekcie są dwie domeny zegara (40 MHz i 20 MHz). Wbudowany oscylator kwarcowy 50 MHz jest podłączony do bloku PF_CCC, który generuje zegary 40 MHz i 20 MHz. Zegar systemowy 40 MHz napędza cały podsystem procesora Mi-V z wyjątkiem μPROM. Zegar 20 MHz napędza interfejs RTG4 μPROM i RTG4 μPROM APB. RTG4 μPROM obsługuje częstotliwość zegara do 30 MHz. DDR_FIC jest skonfigurowany dla interfejsu magistrali AHB, który działa z częstotliwością 40 MHz. Pamięć DDR pracuje z częstotliwością 320 MHz.
Rysunek 2 przedstawia strukturę taktowania.

Rysunek 2 • Struktura taktowania

Zresetuj strukturę
Sygnały POWER_ON_RESET_N i LOCK są połączone AND, a sygnał wyjściowy (INIT_RESET_N) służy do resetowania bloku RTG4FDDRC_INIT. Po zwolnieniu resetu FDDR następuje inicjalizacja kontrolera FDDR, a następnie potwierdzony zostaje sygnał INIT_DONE. Sygnał INIT_DONE służy do resetowania procesora Mi-V, urządzeń peryferyjnych i innych bloków w projekcie.

Rysunek 3 • Resetowanie struktury

Implementacja sprzętowa
Rysunek 4 przedstawia projekt referencyjny Libero Mi-V.

Rysunek 4 • Moduł SmartDesign

Notatka: Zrzut ekranu Libero SmartDesign pokazany w tej nocie aplikacyjnej służy wyłącznie celom ilustracyjnym. Otwórz projekt Libero, aby zobaczyć najnowsze aktualizacje i wersje IP.

Bloki IP
Rysunek 2 zawiera listę bloków IP używanych w projekcie referencyjnym podsystemu procesora Mi-V oraz ich funkcje.

Tabela 2 • Bloki IP1

Wszystkie instrukcje i podręczniki użytkownika IP są dostępne w Libero SoC -> Katalog.

RTG4 μPROM przechowuje do 10,400 36 374,400-bitowych słów (32 0 bitów danych). Obsługuje tylko operacje odczytu podczas normalnej pracy urządzenia po zaprogramowaniu urządzenia. Rdzeń procesora MIV_RV32_C0 zawiera jednostkę pobierania instrukcji, potok wykonania i system pamięci danych. System pamięci procesora MIV_RV32_C0 obejmuje pamięć podręczną instrukcji i pamięć podręczną danych. Rdzeń MIV_RVXNUMX_CXNUMX zawiera dwa zewnętrzne interfejsy AHB — interfejs główny magistrali pamięci AHB (MEM) i interfejs główny magistrali AHB Memory Mapped I/O (MMIO). Kontroler pamięci podręcznej wykorzystuje interfejs AHB MEM do uzupełniania instrukcji i pamięci podręcznych danych. Interfejs AHB MMIO służy do niebuforowanego dostępu do urządzeń peryferyjnych I/O.

Mapy pamięci interfejsu AHB MMIO i interfejsu MEM to odpowiednio od 0x60000000 do 0X6FFFFFFFF i od 0x80000000 do 0x8FFFFFFF. Adres wektora resetowania procesora jest konfigurowalny. Reset MIV_RV32_C0 jest aktywnym niskim sygnałem, który musi zostać anulowany w synchronizacji z zegarem systemowym przez synchronizator resetowania.

Procesor MIV_RV32_C0 uzyskuje dostęp do pamięci wykonania aplikacji za pomocą interfejsu AHB MEM. Instancja magistrali CoreAHBLite_C0_0 jest skonfigurowana tak, aby zapewniała 16 gniazd podrzędnych, każde o rozmiarze 1 MB. Do tej magistrali podłączona jest pamięć RTG μPROM oraz bloki RTG4FDDRC. μPROM służy do przechowywania aplikacji ładującej.

Procesor MIV_RV32_C0 kieruje transakcje danych pomiędzy adresami 0x60000000 i 0x6FFFFFFFF do interfejsu MMIO. Interfejs MMIO jest podłączony do magistrali CoreAHBLite_C1_0 w celu komunikacji z urządzeniami peryferyjnymi podłączonymi do jego gniazd podrzędnych. Instancja magistrali CoreAHBLite_C1_0 jest skonfigurowana do udostępniania 16 gniazd podrzędnych, każde o rozmiarze 256 MB. Urządzenia peryferyjne UART, CoreSPI i CoreGPIO są podłączone do magistrali CoreAHBLite_C1_0 przez mostek CoreAHBTOAPB3 i magistralę CoreAPB3.

Mapa pamięci
Tabela 3 przedstawia mapę pamięci pamięci i urządzeń peryferyjnych.

Tabela 3 • Mapa pamięci

Wdrażanie oprogramowania

Projekt referencyjny files obejmują obszar roboczy SoftConsole, który zawiera następujące projekty oprogramowania:

• Program ładujący
• Aplikacja docelowa

Program ładujący
Aplikacja bootloadera jest programowana na μPROM podczas programowania urządzenia. Bootloader realizuje następujące funkcje:

• Programowanie SPI Flash z aplikacją docelową.
• Kopiowanie docelowej aplikacji z SPI Flash do pamięci DDR3.
• Przełączenie wykonania programu na aplikację docelową dostępną w pamięci DDR3.
  Aplikacja bootloadera musi być uruchomiona z μPROM z LSRAM jako stosem. Dlatego adresy ROM i RAM w skrypcie linkera są ustawione odpowiednio na adres początkowy μPROM i wyznaczonych LSRAM. Sekcja kodu jest wykonywana z pamięci ROM, a sekcja danych jest wykonywana z pamięci RAM, jak pokazano na rysunku 5.

Rysunek 5 • Skrypt konsolidatora programu ładującego

Skrypt linkera (microsemi-riscv-ram_rom.ld) jest dostępny pod adresem
SoftConsole_Project\mivrv32im-bootloader folder projektu files.

Aplikacja docelowa
Aplikacja docelowa miga wbudowanymi diodami LED 1, 2, 3 i 4 i drukuje komunikaty UART. Aplikacja docelowa musi być uruchamiana z pamięci DDR3. W związku z tym sekcje kodu i stosu w skrypcie linkera są ustawione na adres początkowy pamięci DDR3, jak pokazano na rysunku 6.

Rysunek 6 • Skrypt konsolidatora aplikacji docelowej

Skrypt linkera (microsemi-riscv-ram.ld) jest dostępny w folderze aplikacji SoftConsole_Project\miv-rv32imddr- projektu files.

Konfigurowanie sprzętu

Poniższe kroki opisują sposób konfigurowania sprzętu:

1. Upewnij się, że płyta jest wyłączona za pomocą przełącznika SW6.
2. Podłącz zworki zestawu deweloperskiego RTG4, jak pokazano w poniższej tabeli:
   Tabela 4 • Zworki

   Sweter	Przypnij od	Przypnij do	Uwagi
   J11, J17, J19, J23, J26, J21, J32 i J27	1	2	Domyślny
   J16	2	3	Domyślny
   J33	1	2	Domyślny
   	3	4

3. Podłącz komputer hosta do złącza J47 za pomocą kabla USB.
4. Upewnij się, że sterowniki mostka USB do UART są wykrywane automatycznie. Można to zweryfikować w menedżerze urządzeń komputera hosta.
5. Jak pokazano na rysunku 7, właściwości portu COM13 pokazują, że jest on podłączony do konwertera szeregowego USB C. Dlatego COM13 jest wybrany w tym example. Numer portu COM jest specyficzny dla systemu.
   Rysunek 7 • Menedżer urządzeń
   Notatka: Jeśli sterowniki mostka USB do UART nie są zainstalowane, pobierz i zainstaluj sterowniki ze strony www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. Podłącz zasilacz do złącza J9 i włącz przełącznik zasilania, SW6.

Rysunek 8 • Zestaw deweloperski RTG4

Uruchamianie wersji demonstracyjnej

W tym rozdziale opisano kroki programowania urządzenia RTG4 za pomocą projektu referencyjnego, programowania SPI Flash z aplikacją docelową i uruchamiania aplikacji docelowej z pamięci DDR za pomocą GUI Mi-V Bootloader.

Uruchomienie wersji demonstracyjnej obejmuje następujące kroki:

1. Programowanie urządzenia RTG4, strona 11
2. Uruchamianie programu ładującego Mi-V, strona 11

Programowanie urządzenia RTG4
Urządzenie RTG4 można zaprogramować za pomocą FlashPro Express lub Libero SOC.

• Aby zaprogramować zestaw rozwojowy RTG4 z zadaniem file dostarczane jako część projektu files przy użyciu oprogramowania FlashPro Express, patrz Dodatek 1: Programowanie urządzenia za pomocą FlashPro Express, strona 14.
• Aby zaprogramować urządzenie za pomocą Libero SoC, patrz Załącznik 2: Programowanie urządzenia za pomocą Libero SoC, strona 17.

Uruchamianie programu ładującego Mi-V
Po pomyślnym zakończeniu programowania wykonaj następujące kroki:

1. Uruchom plik setup.exe file dostępne w poniższym projekcie filelokalizacja.
   <$Katalog_pobierania>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. Postępuj zgodnie z instrukcjami kreatora instalacji, aby zainstalować aplikację Bootloader GUI.
   Rysunek 9 przedstawia graficzny interfejs użytkownika RTG4 Mi-V Bootloader.
   Rysunek 9 • GUI programu ładującego Mi-V
3. Wybierz port COM podłączony do konwertera szeregowego USB C, jak pokazano na rysunku 7.
4. Kliknij przycisk Połącz. Po pomyślnym połączeniu czerwony wskaźnik zmienia kolor na zielony, jak pokazano na rysunku 10.
   Rysunek 10 • Podłącz port COM
5. Kliknij przycisk Importuj i wybierz aplikację docelową file (.kosz). Po zaimportowaniu ścieżka pliku file jest wyświetlany w interfejsie GUI, jak pokazano na rysunku 11.
   <$Katalog_pobierania>\rtg4_ac490_df\Źródło_files
   Rysunek 11 • Importuj aplikację docelową File
6. Jak pokazano na rysunku 11, kliknij opcję Program SPI Flash, aby zaprogramować docelową aplikację na SPI Flash. Wyskakujące okienko zostanie wyświetlone po zaprogramowaniu SPI Flash, jak pokazano na rysunku 12. Kliknij OK.
   Rysunek 12 • Zaprogramowano SPI Flash
7. Wybierz opcję Start Boot, aby skopiować aplikację z SPI Flash do pamięci DDR3 i rozpocząć uruchamianie aplikacji z pamięci DDR3. Po pomyślnym uruchomieniu docelowej aplikacji z pamięci DDR3, aplikacja drukuje komunikaty UART i miga diodami LED1, 2, 3 i 4 użytkownika, jak pokazano na rysunku 13.
   Rysunek 13 • Uruchom aplikację z DDR
8. Aplikacja działa z pamięci DDR3 i na tym kończy się demo. Zamknij graficzny interfejs użytkownika Mi-V Bootloader.

Programowanie urządzenia za pomocą FlashPro Express

W tej sekcji opisano, jak zaprogramować urządzenie RTG4 za pomocą zadania programowania file za pomocą FlashPro Express.

Aby zaprogramować urządzenie, wykonaj następujące czynności:

1. Upewnij się, że ustawienia zworek na płycie są takie same, jak podane w tabeli 3 w UG0617:
   Podręcznik użytkownika zestawu deweloperskiego RTG4.
2. Opcjonalnie zworkę J32 można ustawić tak, aby łączyła styki 2-3 w przypadku korzystania z zewnętrznego programatora FlashPro4, FlashPro5 lub FlashPro6 zamiast domyślnego ustawienia zworki umożliwiającego korzystanie z wbudowanego programu FlashPro5.
   Notatka: Przełącznik zasilania SW6 musi być wyłączony podczas wykonywania połączeń zworkowych.
3. Podłącz kabel zasilający do złącza J9 na płytce.
4. WŁĄCZ przełącznik zasilania SW6.
5. Jeśli używasz wbudowanego FlashPro5, podłącz kabel USB do złącza J47 i komputera głównego.
   Alternatywnie, jeśli używasz zewnętrznego programatora, podłącz kabel taśmowy do złącza JTAG nagłówek J22 i podłącz programator do komputera hosta.
6. Na komputerze głównym uruchom oprogramowanie FlashPro Express.
7. Kliknij Nowy lub wybierz Nowy projekt zadania z FlashPro Express Job z menu Projekt, aby utworzyć nowy projekt zadania, jak pokazano na poniższym rysunku.
   Rysunek 14 • Projekt zadania FlashPro Express
8. Wprowadź następujące informacje w oknie dialogowym Nowy projekt zadania z programu FlashPro Express Job:
   • Praca programistyczna file: Kliknij Przeglądaj i przejdź do lokalizacji, w której .job file znajduje się i wybierz file. Domyślna lokalizacja to: \rtg4_ac490_df\Programowanie_zadania
   • Lokalizacja projektu zadania FlashPro Express: Kliknij Przeglądaj i przejdź do żądanej lokalizacji projektu FlashPro Express.
     Rysunek 15 • Nowy projekt zadania z zadania FlashPro Express
9. Kliknij OK. Wymagane programowanie file jest wybrany i gotowy do zaprogramowania w urządzeniu.
10. Pojawi się okno programu FlashPro Express, jak pokazano na poniższym rysunku. Potwierdź, że w polu Programista pojawił się numer programisty. Jeśli tak się nie stanie, potwierdź połączenia płyty i kliknij Odśwież/Przeskanuj ponownie programistów.
    Rysunek 16 • Programowanie urządzenia
11. Kliknij URUCHOM. Gdy urządzenie zostanie pomyślnie zaprogramowane, zostanie wyświetlony status RUN PASSED, jak pokazano na poniższym rysunku.
    Ryc. 17 • FlashPro Express — URUCHAMIANIE ZALICZONE
12. Zamknij FlashPro Express lub kliknij Wyjdź w zakładce Projekt.

Programowanie urządzenia za pomocą Libero SoC

Projekt referencyjny files obejmują projekt podsystemu procesora Mi-V utworzony przy użyciu Libero SoC. Urządzenie RTG4 można zaprogramować za pomocą Libero SoC. Projekt Libero SoC jest całkowicie zbudowany i uruchamiany z syntezy, miejsca i trasy, weryfikacji czasu, generowania danych macierzy FPGA, aktualizacji zawartości pamięci μPROM, generowania strumienia bitów, programowania FPGA.

Przebieg projektowania Libero pokazano na poniższym rysunku.

Rysunek 18 • Przebieg projektowania Libero

Aby zaprogramować urządzenie RTG4, należy otworzyć projekt podsystemu procesora Mi-V w Libero SoC i ponownie wykonać następujące kroki:

1. Zaktualizuj zawartość pamięci uPROM: W tym kroku pamięć μPROM jest programowana za pomocą programu ładującego.
2. Generowanie strumienia bitów: w tym kroku zadanie file jest generowany dla urządzenia RTG4.
3. Programowanie FPGA: W tym kroku urządzenie RTG4 jest programowane przy użyciu zadania file.

Wykonaj następujące kroki:

1. W Libero Design Flow wybierz Aktualizuj zawartość pamięci uPROM.
2. Utwórz klienta za pomocą opcji Dodaj.
3. Wybierz klienta, a następnie wybierz opcję Edytuj.
4. Wybierz Treść z file a następnie wybierz opcję Przeglądaj, jak pokazano na rysunku 19.
   Rysunek 19 • Edytuj klienta przechowywania danych
5. Przejdź do następującego projektu files i wybierz miv-rv32im-bootloader.hex file jak pokazano na rysunku 20. <$Download_Directory>\rtg4_ac490_df
   • Ustaw File Wpisz jako Intel-Hex (*.hex).
   • Wybierz Użyj ścieżki względnej z katalogu projektu.
   • Kliknij OK.
     Rysunek 20 • Importuj pamięć File
6. Kliknij OK.
   Zawartość μPROM jest aktualizowana.
7. Kliknij dwukrotnie Generate Bitstream, jak pokazano na rysunku 21.
   Rysunek 21 • Wygeneruj strumień bitów
8. Kliknij dwukrotnie Run PROGRAM Action, aby zaprogramować urządzenie, jak pokazano na rysunku 21.
   Urządzenie RTG4 jest zaprogramowane. Patrz Uruchamianie wersji demonstracyjnej, strona 11.

Uruchamianie skryptu TCL

Skrypty TCL są zawarte w projekcie files w katalogu TCL_Scripts. W razie potrzeby przepływ projektowania można odtworzyć od wdrożenia projektu do wygenerowania zadania file.

Aby uruchomić TCL, wykonaj poniższe czynności:

1. Uruchom oprogramowanie Libero.
2. Wybierz Projekt > Wykonaj skrypt….
3. Kliknij Przeglądaj i wybierz script.tcl z pobranego katalogu TCL_Scripts.
4. Kliknij Uruchom.

Po pomyślnym wykonaniu skryptu TCL projekt Libero jest tworzony w katalogu TCL_Scripts.
Więcej informacji na temat skryptów TCL można znaleźć w pliku rtg4_ac490_df/TCL_Scripts/readme.txt.
Więcej informacji na temat poleceń TCL można znaleźć w Podręczniku poleceń Libero® SoC TCL. Kontakt
Wsparcie techniczne dla wszelkich zapytań napotkanych podczas uruchamiania skryptu TCL.

Microsemi nie udziela żadnych gwarancji, oświadczeń ani gwarancji dotyczących informacji zawartych w niniejszym dokumencie lub przydatności swoich produktów i usług do jakiegokolwiek konkretnego celu, a także nie ponosi żadnej odpowiedzialności wynikającej z zastosowania lub użytkowania jakiegokolwiek produktu lub obwodu. Produkty sprzedawane w ramach niniejszej Umowy oraz wszelkie inne produkty sprzedawane przez Microsemi zostały poddane ograniczonym testom i nie powinny być używane w połączeniu ze sprzętem lub aplikacjami o znaczeniu krytycznym. Wszelkie specyfikacje wydajności są uważane za wiarygodne, ale nie są weryfikowane, a Kupujący musi przeprowadzić i zakończyć wszystkie testy wydajności i inne testy produktów, samodzielnie i razem z dowolnymi produktami końcowymi lub zainstalowanymi w nich. Kupujący nie będzie polegał na żadnych danych i specyfikacjach wydajności lub parametrach dostarczonych przez Microsemi. Obowiązkiem Kupującego jest samodzielne określenie przydatności dowolnych produktów oraz ich przetestowanie i weryfikacja. Informacje dostarczone przez Microsemi są dostarczane „tak jak są, gdzie są” i ze wszystkimi wadami, a całe ryzyko związane z takimi informacjami jest w całości po stronie Kupującego. Microsemi nie przyznaje, w sposób wyraźny ani dorozumiany, żadnej stronie żadnych praw patentowych, licencji ani żadnych innych praw własności intelektualnej, czy to w odniesieniu do samych takich informacji, czy czegokolwiek opisanego w takich informacjach. Informacje zawarte w tym dokumencie są własnością firmy Microsemi i firma Microsemi zastrzega sobie prawo do wprowadzania zmian w informacjach zawartych w tym dokumencie lub w dowolnych produktach i usługach w dowolnym czasie bez powiadomienia.

O Microsemi
Microsemi, spółka zależna należąca w całości do Microchip Technology Inc. (Nasdaq: MCHP), oferuje kompleksowe portfolio rozwiązań półprzewodnikowych i systemowych dla przemysłu lotniczego i obronnego, komunikacji, centrów danych i rynków przemysłowych. Produkty obejmują wysokowydajne i odporne na promieniowanie analogowe układy scalone sygnałów mieszanych, układy FPGA, SoC i ASIC; produkty do zarządzania energią; urządzenia do pomiaru czasu i synchronizacji oraz precyzyjne rozwiązania czasowe, wyznaczające światowy standard czasu; urządzenia do przetwarzania głosu; rozwiązania RF; elementy dyskretne; rozwiązania pamięci masowej i komunikacji dla przedsiębiorstw, technologie bezpieczeństwa i skalowalne zabezpieczenia anty-tamper produkty; rozwiązania Ethernet; Układy scalone Power-over-Ethernet i urządzenia midspan; a także niestandardowe możliwości i usługi projektowe. Dowiedz się więcej na www.microsemi.com.

Siedziba Microsemi
Jedno Przedsiębiorstwo, Aliso Viejo,
CA 92656 Stany Zjednoczone
W USA: +1 800-713-4113
Poza USA: +1 949-380-6100
Sprzedaż: +1 949-380-6136
Faks: +1 949-215-4996
E-mail: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, spółka zależna należąca w całości do Microchip Technology Inc. Wszelkie prawa zastrzeżone. Microsemi i logo Microsemi są zastrzeżonymi znakami towarowymi firmy Microsemi Corporation. Wszystkie inne znaki towarowe i znaki usługowe są własnością ich odpowiednich właścicieli

Dokumenty / Zasoby

Microsemi AC490 RTG4 FPGA: Budowa podsystemu procesora Mi-V [plik PDF] Instrukcja użytkownika AC490 RTG4 FPGA Budowa podsystemu procesora Mi-V, AC490 RTG4, FPGA Budowa podsystemu procesora Mi-V, Podsystem procesora Mi-V

Odniesienia

• Instrukcja obsługi