შინაარსი დამალვა
1 Microsemi AC490 RTG4 FPGA: Mi-V პროცესორის ქვესისტემის აგება
2 Mi-V პროცესორის ქვესისტემის აგება
2.1 დიზაინის აღწერა
2.2 პროგრამული უზრუნველყოფის დანერგვა
3 აპარატურის დაყენება
4 აწარმოებს დემო
5 მოწყობილობის დაპროგრამება Libero SoC-ის გამოყენებით
6 TCL სკრიპტის გაშვება
7 დოკუმენტები / რესურსები
7.1 ცნობები
8 დაკავშირებული პოსტები

მიკროსემი ლოგო

Microsemi AC490 RTG4 FPGA: Mi-V პროცესორის ქვესისტემის აგება

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem

გადასინჯვის ისტორია

გადასინჯვის ისტორია აღწერს ცვლილებებს, რომლებიც განხორციელდა დოკუმენტში. ცვლილებები ჩამოთვლილია გადასინჯვით, დაწყებული უახლესი პუბლიკაციით.

რევიზია 3.0

ქვემოთ მოცემულია ამ გადასინჯვაში განხორციელებული ცვლილებების შეჯამება.

  • განახლებულია დოკუმენტი Libero SoC v2021.2-ისთვის.
  • განახლებულია სურათი 1, გვერდი 3-დან 3-მდე, გვერდი 5.
  • ჩანაცვლებულია სურათი 4, გვერდი 5, სურათი 5, გვერდი 7, და სურათი 18, გვერდი 17.
  • განახლებულია ცხრილი 2, გვერდი 6 და ცხრილი 3, გვერდი 7.
  • დამატებულია დანართი 1: მოწყობილობის დაპროგრამება FlashPro Express-ის გამოყენებით, გვერდი 14.
  • დამატებულია დანართი 3: TCL სკრიპტის გაშვება, გვერდი 20.
  • წაშლილია მითითებები Libero-ს ვერსიის ნომრებზე.

რევიზია 2.0
ქვემოთ მოცემულია ამ გადასინჯვაში განხორციელებული ცვლილებების შეჯამება.

  • დამატებულია ინფორმაცია COM პორტის შერჩევის შესახებ აპარატურის დაყენებაში, გვერდი 9.
  • განახლებულია, თუ როგორ უნდა აირჩიოთ შესაბამისი COM პორტი დემო გაშვებაში, გვერდი 11.

რევიზია 1.0
დოკუმენტის პირველი გამოქვეყნება.

Mi-V პროცესორის ქვესისტემის აგება

Microchip გთავაზობთ Mi-V პროცესორის IP-ს, 32-ბიტიან RISC-V პროცესორს და პროგრამული უზრუნველყოფის ხელსაწყოების ქსელს RISC-V პროცესორზე დაფუძნებული დიზაინის შესაქმნელად. RISC-V, სტანდარტული ღია ინსტრუქციების ნაკრების არქიტექტურა (ISA) RISC-V Foundation-ის მმართველობის ქვეშ, გთავაზობთ უამრავ სარგებელს, რომელიც მოიცავს ღია კოდის საზოგადოებას საშუალებას აძლევს შეამოწმოს და გააუმჯობესოს ბირთვები უფრო სწრაფი ტემპით, ვიდრე დახურული ISA.
RTG4® FPGA მხარს უჭერს Mi-V რბილ პროცესორს მომხმარებლის აპლიკაციების გასაშვებად. აპლიკაციის ეს შენიშვნა აღწერს, თუ როგორ უნდა ავაშენოთ Mi-V პროცესორის ქვესისტემა, რათა შეასრულოს მომხმარებლის აპლიკაცია დანიშნული ქსოვილის ოპერატიული მეხსიერებიდან ან DDR მეხსიერებიდან.

დიზაინის მოთხოვნები
შემდეგი ცხრილი ჩამოთვლის ტექნიკისა და პროგრამული უზრუნველყოფის მოთხოვნებს დემო გაშვებისთვის.

ცხრილი 1 • დიზაინის მოთხოვნები

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-21

პროგრამული უზრუნველყოფა

  • Libero® სისტემა-ჩიპზე (SoC)
  • FlashPro Express
  • SoftConsole

შენიშვნა: იხილეთ readme.txt file გათვალისწინებულია დიზაინში files ამ საცნობარო დიზაინით გამოყენებული პროგრამული უზრუნველყოფის ვერსიებისთვის.

შენიშვნა: Libero SmartDesign და კონფიგურაციის ეკრანის კადრები, რომლებიც ნაჩვენებია ამ სახელმძღვანელოში, მხოლოდ საილუსტრაციო მიზნებისთვისაა.
გახსენით Libero დიზაინი უახლესი განახლებების სანახავად.

წინაპირობები

სანამ დაიწყებთ:

  1. ჩამოტვირთეთ და დააინსტალირეთ Libero SoC (როგორც მითითებულია webსაიტი ამ დიზაინისთვის) მასპინძელ კომპიუტერზე შემდეგი მდებარეობიდან: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
  2. დემო დიზაინისთვის files გადმოსაწერი ლინკი: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df
დიზაინის აღწერა

RTG4 μPROM-ის ზომაა 57 კბ. მომხმარებლის აპლიკაციები, რომლებიც არ აღემატება μPROM ზომას, შეიძლება შეინახოს μPROM-ში და შესრულდეს შიდა დიდი SRAM მეხსიერებიდან (LSRAM). მომხმარებლის აპლიკაციები, რომლებიც აღემატება μPROM ზომას, უნდა ინახებოდეს გარე არასტაბილურ მეხსიერებაში. ამ შემთხვევაში, ჩამტვირთველი, რომელიც ახორციელებს μPROM-დან, საჭიროა შიდა ან გარე SRAM მეხსიერების ინიციალიზაცია სამიზნე აპლიკაციასთან არასტაბილური მეხსიერებიდან.
საცნობარო დიზაინი აჩვენებს ჩამტვირთველის შესაძლებლობას დააკოპიროს სამიზნე აპლიკაცია (ზომა 7 KB) SPI ფლეშიდან DDR მეხსიერებაში და შეასრულოს DDR მეხსიერებიდან. ჩამტვირთველი შესრულებულია შიდა მეხსიერებიდან. კოდის განყოფილება მდებარეობს μPROM-ში, ხოლო მონაცემთა განყოფილება მდებარეობს შიდა დიდ SRAM-ში (LSRAM).

შენიშვნა: დამატებითი ინფორმაციისთვის, თუ როგორ უნდა ავაშენოთ Mi-V ჩამტვირთველი Libero პროექტი და როგორ ააშენოთ SoftConsole პროექტი, იხილეთ TU0775: PolarFire FPGA: Mi-V პროცესორის ქვესისტემის ინსტრუქცია.
სურათი 1 გვიჩვენებს დიზაინის ზედა დონის ბლოკ დიაგრამას.

სურათი 1 • ზედა დონის ბლოკის დიაგრამა

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-1

როგორც 1-ელ სურათზეა ნაჩვენები, შემდეგი პუნქტები აღწერს დიზაინის მონაცემთა ნაკადს:

  • Mi-V პროცესორი ახორციელებს ჩამტვირთველს μPROM-დან და დანიშნული LSRAM-ებიდან. ჩამტვირთველი აკავშირებს GUI-ს CoreUARTapb ბლოკის მეშვეობით და ელოდება ბრძანებებს.
  • როდესაც SPI ფლეშ პროგრამის ბრძანება მიიღება GUI-დან, ჩამტვირთველი აპროგრამებს SPI ფლეშს GUI-დან მიღებული სამიზნე აპლიკაციით.
  • როდესაც ჩატვირთვის ბრძანება მიიღება GUI-დან, ჩამტვირთველი დააკოპირებს აპლიკაციის კოდს SPI ფლეშიდან DDR-ში და შემდეგ ახორციელებს მას DDR-დან.

ქრონიკის სტრუქტურა
დიზაინში არის ორი საათის დომენი (40 MHz და 20 MHz). ბორტზე 50 MHz კრისტალური ოსცილატორი დაკავშირებულია PF_CCC ბლოკთან, რომელიც წარმოქმნის 40 MHz და 20 MHz საათებს. 40 MHz სისტემური საათი მართავს Mi-V პროცესორის სრულ ქვესისტემას, გარდა μPROM. 20 MHz საათი მართავს RTG4 μPROM და RTG4 μPROM APB ინტერფეისს. RTG4 μPROM მხარს უჭერს საათის სიხშირეს 30 MHz-მდე. DDR_FIC კონფიგურირებულია AHB ავტობუსის ინტერფეისისთვის, რომელიც მუშაობს 40 MHz-ზე. DDR მეხსიერება მუშაობს 320 MHz-ზე.
სურათი 2 გვიჩვენებს საათის სტრუქტურას.

ნახაზი 2 • საათის სტრუქტურა

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-2

სტრუქტურის გადატვირთვა
POWER_ON_RESET_N და LOCK სიგნალები არის AND და გამომავალი სიგნალი (INIT_RESET_N) გამოიყენება RTG4FDDRC_INIT ბლოკის გადატვირთვისთვის. FDDR გადატვირთვის გათავისუფლების შემდეგ, FDDR კონტროლერი ინიციალიზდება და შემდეგ სიგნალი INIT_DONE დამტკიცებულია. INIT_DONE სიგნალი გამოიყენება Mi-V პროცესორის, პერიფერიული მოწყობილობების და დიზაინის სხვა ბლოკების გადატვირთვისთვის.

სურათი 3 • სტრუქტურის გადატვირთვა

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-3

ტექნიკის დანერგვა
სურათი 4 გვიჩვენებს Mi-V საცნობარო დიზაინის Libero-ს დიზაინს.

სურათი 4 • SmartDesign მოდული

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-4

შენიშვნა: Libero SmartDesign სკრინშოტი, რომელიც ნაჩვენებია ამ აპლიკაციის ჩანაწერში, მხოლოდ საილუსტრაციო მიზნებისთვისაა. გახსენით Libero პროექტი, რომ ნახოთ უახლესი განახლებები და IP ვერსიები.

IP ბლოკები
სურათზე 2 ჩამოთვლილია Mi-V პროცესორის ქვესისტემის საცნობარო დიზაინში გამოყენებული IP ბლოკები და მათი ფუნქცია.

ცხრილი 2 • IP ბლოკები1

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-22

ყველა IP მომხმარებლის სახელმძღვანელო და სახელმძღვანელო ხელმისაწვდომია Libero SoC -> კატალოგიდან.

RTG4 μPROM ინახავს 10,400-მდე 36-ბიტიან სიტყვას (374,400 ბიტი მონაცემს). იგი მხარს უჭერს მხოლოდ წაკითხვის ოპერაციებს მოწყობილობის ნორმალური მუშაობის დროს მოწყობილობის დაპროგრამების შემდეგ. MIV_RV32_C0 პროცესორის ბირთვი მოიცავს ინსტრუქციების მიღების ერთეულს, შესრულების მილსადენს და მონაცემთა მეხსიერების სისტემას. MIV_RV32_C0 პროცესორის მეხსიერების სისტემა მოიცავს ინსტრუქციის ქეშს და მონაცემთა ქეშს. MIV_RV32_C0 ბირთვი მოიცავს ორ გარე AHB ინტერფეისს - AHB მეხსიერების (MEM) ავტობუსის მთავარ ინტერფეისს და AHB მეხსიერების Mapped I/O (MMIO) ავტობუსის მთავარ ინტერფეისს. ქეშის კონტროლერი იყენებს AHB MEM ინტერფეისს ინსტრუქციების და მონაცემთა ქეშის შესავსებად. AHB MMIO ინტერფეისი გამოიყენება I/O პერიფერიულ მოწყობილობებზე არაქეშირებული წვდომისთვის.

AHB MMIO ინტერფეისისა და MEM ინტერფეისის მეხსიერების რუქები არის 0x60000000-დან 0X6FFFFFFF-მდე და 0x80000000-დან 0x8FFFFFFF-მდე, შესაბამისად. პროცესორის გადატვირთვის ვექტორული მისამართის კონფიგურაცია შესაძლებელია. MIV_RV32_C0-ის გადატვირთვა არის აქტიური-დაბალი სიგნალი, რომელიც უნდა გამორთოთ სისტემის საათთან სინქრონიზებული გადატვირთვის სინქრონიზატორის მეშვეობით.

MIV_RV32_C0 პროცესორი წვდება აპლიკაციის შესრულების მეხსიერებას AHB MEM ინტერფეისის გამოყენებით. CoreAHBLite_C0_0 ავტობუსის ეგზემპლარი კონფიგურირებულია 16 სლავური სლოტის უზრუნველსაყოფად, თითოეული 1 MB ზომის. RTG μPROM მეხსიერება და RTG4FDDRC ​​ბლოკები დაკავშირებულია ამ ავტობუსთან. μPROM გამოიყენება ჩამტვირთველი აპლიკაციის შესანახად.

MIV_RV32_C0 პროცესორი წარმართავს მონაცემთა ტრანზაქციებს 0x60000000 და 0x6FFFFFFF მისამართებს შორის MMIO ინტერფეისისკენ. MMIO ინტერფეისი დაკავშირებულია CoreAHBLite_C1_0 ავტობუსთან, რათა დაუკავშირდეს პერიფერიულ მოწყობილობებს, რომლებიც დაკავშირებულია მის სლავურ სლოტებთან. CoreAHBLite_C1_0 ავტობუსის ეგზემპლარი კონფიგურირებულია 16 სლავური სლოტის უზრუნველსაყოფად, თითოეული ზომით 256 მბ. UART, CoreSPI და CoreGPIO პერიფერიული მოწყობილობები დაკავშირებულია CoreAHBLite_C1_0 ავტობუსთან CoreAHBTOAPB3 ხიდისა და CoreAPB3 ავტობუსის მეშვეობით.

მეხსიერების რუკა
ცხრილში 3 ჩამოთვლილია მეხსიერების და პერიფერიული მოწყობილობების მეხსიერების რუკა.

ცხრილი 3 • მეხსიერების რუკა

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-23

პროგრამული უზრუნველყოფის დანერგვა

საცნობარო დიზაინი fileმოიცავს SoftConsole სამუშაო ადგილს, რომელიც შეიცავს შემდეგ პროგრამულ პროექტებს:

  • ჩამტვირთავი
  • სამიზნე აპლიკაცია

ჩამტვირთავი
ჩამტვირთავი აპლიკაცია დაპროგრამებულია μPROM-ზე მოწყობილობის პროგრამირების დროს. ჩამტვირთველი ასრულებს შემდეგ ფუნქციებს:

  • SPI Flash-ის დაპროგრამება სამიზნე აპლიკაციით.
  • სამიზნე აპლიკაციის კოპირება SPI Flash-დან DDR3 მეხსიერებაში.
  • პროგრამის შესრულების გადართვა სამიზნე აპლიკაციაზე, რომელიც ხელმისაწვდომია DDR3 მეხსიერებაში.
    ჩამტვირთავი აპლიკაცია უნდა შესრულდეს μPROM-დან LSRAM-ით, როგორც დასტა. აქედან გამომდინარე, ROM-ისა და RAM-ის მისამართები ლინკერის სკრიპტში მითითებულია μPROM-ის საწყის მისამართზე და დანიშნულ LSRAM-ებზე, შესაბამისად. კოდის განყოფილება შესრულებულია ROM-დან, ხოლო მონაცემთა განყოფილება შესრულებულია RAM-დან, როგორც ნაჩვენებია სურათზე 5.

სურათი 5 • Bootloader Linker Script

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-24

დამაკავშირებელი სკრიპტი (microsemi-riscv-ram_rom.ld) ხელმისაწვდომია მისამართზე
SoftConsole_Project\mivrv32im-bootloader დიზაინის საქაღალდე files.

სამიზნე აპლიკაცია
სამიზნე აპლიკაცია ციმციმებს ბორტ LED-ებს 1, 2, 3 და 4 და ბეჭდავს UART შეტყობინებებს. სამიზნე აპლიკაცია უნდა შესრულდეს DDR3 მეხსიერებიდან. მაშასადამე, ლინკერის სკრიპტში კოდის და სტეკის სექციები დაყენებულია DDR3 მეხსიერების საწყის მისამართზე, როგორც ნაჩვენებია 6-ში.

სურათი 6 • Target Application Linker Script

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-5

დამაკავშირებელი სკრიპტი (microsemi-riscv-ram.ld) ხელმისაწვდომია SoftConsole_Project\miv-rv32imddr- დიზაინის აპლიკაციის საქაღალდეში files.

აპარატურის დაყენება

შემდეგი ნაბიჯები აღწერს, თუ როგორ უნდა დააყენოთ აპარატურა:

  1. დარწმუნდით, რომ დაფა გამორთულია SW6 გადამრთველის გამოყენებით.
  2. შეაერთეთ მხტუნავები RTG4 განვითარების კომპლექტზე, როგორც ნაჩვენებია შემდეგ ცხრილში:
    ცხრილი 4 • ჯემპრები
    ჯემპერი Pin From Pin To კომენტარები
    J11, J17, J19, J23, J26, J21, J32 და J27 1 2 ნაგულისხმევი
    J16 2 3 ნაგულისხმევი
    J33 1 2 ნაგულისხმევი
    3 4
  3. შეაერთეთ მასპინძელი კომპიუტერი J47 კონექტორთან USB კაბელის გამოყენებით.
  4. დარწმუნდით, რომ USB to UART ხიდის დრაივერები ავტომატურად არის გამოვლენილი. ამის დადასტურება შესაძლებელია მასპინძელი კომპიუტერის მოწყობილობის მენეჯერში.
  5. როგორც ნახაზზე 7-ზეა ნაჩვენები, COM13-ის პორტის თვისებები აჩვენებს, რომ ის დაკავშირებულია USB სერიულ კონვერტორთან C. შესაბამისად, COM13 არჩეულია ამ ყოფილში.ampლე. COM პორტის ნომერი არის სისტემის სპეციფიკური.
    სურათი 7 • მოწყობილობის მენეჯერიMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-6
    შენიშვნა:     თუ USB to UART ხიდის დრაივერები არ არის დაინსტალირებული, ჩამოტვირთეთ და დააინსტალირეთ დრაივერები საიდან www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
  6. შეაერთეთ კვების ბლოკი J9 კონექტორთან და ჩართეთ კვების წყარო SW6.

სურათი 8 • RTG4 განვითარების ნაკრები

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-7

აწარმოებს დემო

ეს თავი აღწერს ნაბიჯებს RTG4 მოწყობილობის დაპროგრამებისთვის საცნობარო დიზაინით, SPI Flash-ის დაპროგრამება სამიზნე აპლიკაციით და სამიზნე აპლიკაციის ჩატვირთვა DDR მეხსიერებიდან Mi-V Bootloader GUI-ის გამოყენებით.

დემოს გაშვება მოიცავს შემდეგ ნაბიჯებს:

  1. RTG4 მოწყობილობის დაპროგრამება, გვერდი 11
  2. Mi-V Bootloader-ის გაშვება, გვერდი 11

RTG4 მოწყობილობის პროგრამირება
RTG4 მოწყობილობის დაპროგრამება შესაძლებელია FlashPro Express-ის ან Libero SOC-ის გამოყენებით.

  • RTG4 განვითარების ნაკრების დაპროგრამება სამუშაოსთან ერთად file გათვალისწინებულია როგორც დიზაინის ნაწილი fileFlashPro Express პროგრამული უზრუნველყოფის გამოყენებით, იხილეთ დანართი 1: მოწყობილობის დაპროგრამება FlashPro Express-ის გამოყენებით, გვერდი 14.
  • Libero SoC-ის გამოყენებით მოწყობილობის დასაპროგრამებლად იხილეთ დანართი 2: მოწყობილობის დაპროგრამება Libero SoC-ის გამოყენებით, გვერდი 17.

Mi-V Bootloader-ის გაშვება
პროგრამირების წარმატებით დასრულების შემდეგ მიჰყევით ამ ნაბიჯებს:

  1. გაუშვით setup.exe file ხელმისაწვდომია შემდეგი დიზაინით fileს ადგილმდებარეობა.
    <$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
  2. მიჰყევით ინსტალაციის ოსტატს Bootloader GUI აპლიკაციის დასაყენებლად.
    სურათი 9 გვიჩვენებს RTG4 Mi-V Bootloader GUI.
    სურათი 9 • Mi-V Bootloader GUIMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-8
  3. აირჩიეთ COM პორტი, რომელიც დაკავშირებულია USB სერიულ გადამყვან C-თან, როგორც ნაჩვენებია სურათზე 7.
  4. დააჭირეთ დაკავშირების ღილაკს. წარმატებული კავშირის შემდეგ წითელი ინდიკატორი ხდება მწვანე, როგორც ნაჩვენებია სურათზე 10.
    სურათი 10 • COM პორტის დაკავშირებაMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-9
  5. დააჭირეთ იმპორტის ღილაკს და აირჩიეთ სამიზნე აპლიკაცია file (.ურნა). იმპორტის შემდეგ, გზა file ნაჩვენებია GUI-ზე, როგორც ნაჩვენებია სურათზე 11.
    <$Download_Directory>\rtg4_ac490_df\Source_files
    სურათი 11 • სამიზნე აპლიკაციის იმპორტი FileMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-10
  6. როგორც ნაჩვენებია სურათზე 11, დააწკაპუნეთ Program SPI Flash ოფციაზე, რომ დაპროგრამოთ სამიზნე აპლიკაცია SPI Flash-ზე. SPI Flash-ის დაპროგრამების შემდეგ გამოჩნდება ამომხტარი ფანჯარა, როგორც ეს ნაჩვენებია სურათზე 12. დააწკაპუნეთ OK.
    სურათი 12 • SPI Flash დაპროგრამებულიაMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-11
  7. აირჩიეთ Start Boot ვარიანტი, რომ დააკოპიროთ აპლიკაცია SPI Flash-დან DDR3 მეხსიერებაში და დაიწყოთ აპლიკაციის შესრულება DDR3 მეხსიერებიდან. სამიზნე აპლიკაციის DDR3 მეხსიერებიდან წარმატებული ჩატვირთვის შემდეგ, აპლიკაცია ბეჭდავს UART შეტყობინებებს და ციმციმებს ბორტ მომხმარებლის LED1, 2, 3 და 4, როგორც ეს ნაჩვენებია 13-ზე.
    სურათი 13 • შეასრულეთ განაცხადი DDR-დანMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-12
  8. აპლიკაცია მუშაობს DDR3 მეხსიერებიდან და ამით სრულდება დემო ვერსია. დახურეთ Mi-V Bootloader GUI.

მოწყობილობის დაპროგრამება FlashPro Express-ის გამოყენებით

ეს განყოფილება აღწერს, თუ როგორ უნდა დაპროგრამოთ RTG4 მოწყობილობა პროგრამირების სამუშაოსთან ერთად file FlashPro Express-ის გამოყენებით.

მოწყობილობის დასაპროგრამებლად, შეასრულეთ შემდეგი ნაბიჯები:

  1. დარწმუნდით, რომ ჯუმპერის პარამეტრები დაფაზე იგივეა, რაც ჩამოთვლილია UG3-ის მე-0617 ცხრილში:
    RTG4 განვითარების ნაკრების მომხმარებლის სახელმძღვანელო.
  2. სურვილისამებრ, ჯუმპერი J32 შეიძლება დაყენდეს 2-3 ქინძისთავების დასაკავშირებლად გარე FlashPro4, FlashPro5, ან FlashPro6 პროგრამისტის გამოყენებისას, ნაცვლად ჯუმპერის ნაგულისხმევი პარამეტრისა, ჩაშენებული FlashPro5-ის გამოსაყენებლად.
    შენიშვნა: ელექტრომომარაგების ჩამრთველი, SW6 უნდა იყოს გამორთული ჯუმპერის შეერთების გაკეთებისას.
  3. შეაერთეთ კვების კაბელი დაფაზე J9 კონექტორთან.
  4. ჩართეთ კვების ბლოკი SW6.
  5. თუ იყენებთ ჩაშენებულ FlashPro5-ს, დაუკავშირეთ USB კაბელი J47 კონექტორს და მასპინძელ კომპიუტერს.
    ალტერნატიულად, თუ იყენებთ გარე პროგრამისტს, შეაერთეთ ლენტი კაბელი JTAG header J22 და დააკავშირეთ პროგრამისტი მასპინძელ კომპიუტერთან.
  6. მასპინძელ კომპიუტერზე გაუშვით FlashPro Express პროგრამული უზრუნველყოფა.
  7. დააწკაპუნეთ New ან აირჩიეთ New Job Project FlashPro Express Job-დან Project მენიუდან ახალი სამუშაო პროექტის შესაქმნელად, როგორც ნაჩვენებია შემდეგ სურათზე.
    სურათი 14 • FlashPro Express სამუშაო პროექტიMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-13
  8. ჩაწერეთ შემდეგი ახალი სამუშაო პროექტი FlashPro Express Job-ის დიალოგურ ფანჯარაში:
    • პროგრამირების სამუშაო file: დააწკაპუნეთ Browse-ზე და გადადით იმ ადგილას, სადაც არის .job file მდებარეობს და აირჩიეთ file. ნაგულისხმევი ადგილმდებარეობა არის: \rtg4_ac490_df\Programming_Job
    • FlashPro Express სამუშაო პროექტის ადგილმდებარეობა: დააწკაპუნეთ Browse-ზე და გადადით FlashPro Express პროექტის სასურველ ადგილას.
      სურათი 15 • ახალი სამუშაო პროექტი FlashPro Express Job-დანMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-14
  9. დააწკაპუნეთ OK. საჭირო პროგრამირება file არჩეულია და მზადაა მოწყობილობაში დასაპროგრამებლად.
  10. FlashPro Express ფანჯარა გამოჩნდება, როგორც ნაჩვენებია შემდეგ სურათზე. დაადასტურეთ, რომ პროგრამისტის ნომერი გამოჩნდება პროგრამისტის ველში. თუ არა, დაადასტურეთ დაფის კავშირები და დააწკაპუნეთ Refresh/Rescan Programmers.
    სურათი 16 • მოწყობილობის პროგრამირებაMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-15
  11. დააჭირეთ RUN. როდესაც მოწყობილობა წარმატებით დაპროგრამებულია, RUN PASSED სტატუსი გამოჩნდება, როგორც ნაჩვენებია შემდეგ სურათზე.
    სურათი 17 • FlashPro Express-RUN PASSEDMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-16
  12. დახურეთ FlashPro Express ან დააწკაპუნეთ Exit-ზე პროექტის ჩანართში.

მოწყობილობის დაპროგრამება Libero SoC-ის გამოყენებით

საცნობარო დიზაინი fileეს მოიცავს Mi-V პროცესორის ქვესისტემის პროექტს, რომელიც შეიქმნა Libero SoC-ის გამოყენებით. RTG4 მოწყობილობის დაპროგრამება შესაძლებელია Libero SoC-ის გამოყენებით. Libero SoC პროექტი მთლიანად აგებულია და მუშაობს სინთეზიდან, ადგილიდან და მარშრუტით, დროის გადამოწმებით, FPGA მასივის მონაცემთა გენერირებით, μPROM მეხსიერების კონტენტის განახლება, Bitstream გენერაცია, FPGA პროგრამირება.

Libero-ს დიზაინის ნაკადი ნაჩვენებია შემდეგ ფიგურაში.

სურათი 18 • Libero Design Flow

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-17

RTG4 მოწყობილობის დასაპროგრამებლად, Mi-V პროცესორის ქვესისტემის პროექტი უნდა გაიხსნას Libero SoC-ში და ხელახლა განხორციელდეს შემდეგი ნაბიჯები:

  1. განაახლეთ uPROM მეხსიერების შინაარსი: ამ ეტაპზე μPROM დაპროგრამებულია ჩამტვირთველი აპლიკაციით.
  2. Bitstream გენერაცია: ამ ეტაპზე, სამუშაო file გენერირებულია RTG4 მოწყობილობისთვის.
  3. FPGA პროგრამირება: ამ ეტაპზე, RTG4 მოწყობილობა დაპროგრამებულია სამუშაოს გამოყენებით file.

მიჰყევით ამ ნაბიჯებს:

  1. Libero Design Flow-დან აირჩიეთ Update uPROM Memory Content.
  2. შექმენით კლიენტი დამატება ვარიანტის გამოყენებით.
  3. აირჩიეთ კლიენტი და შემდეგ აირჩიეთ რედაქტირების ვარიანტი.
  4. აირჩიეთ შინაარსი file და შემდეგ აირჩიეთ Browse ვარიანტი, როგორც ნაჩვენებია სურათზე 19.
    სურათი 19 • მონაცემთა შენახვის კლიენტის რედაქტირებაMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-18
  5. გადადით შემდეგ დიზაინზე files მდებარეობა და აირჩიეთ miv-rv32im-bootloader.hex file როგორც ნაჩვენებია სურათზე 20. <$Download_Directory>\rtg4_ac490_df
    • დააყენეთ File ჩაწერეთ როგორც Intel-Hex (*.hex).
    • აირჩიეთ ფარდობითი ბილიკის გამოყენება პროექტის დირექტორიადან.
    • დააწკაპუნეთ OK.
      სურათი 20 • იმპორტის მეხსიერება FileMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-19
  6. დააწკაპუნეთ OK.
    μPROM შინაარსი განახლებულია.
  7. ორჯერ დააწკაპუნეთ გენერირება Bitstream როგორც ნაჩვენებია სურათზე 21.
    სურათი 21 • გენერირება BitstreamMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-20
  8. ორჯერ დააწკაპუნეთ Run PROGRAM Action მოწყობილობის დასაპროგრამებლად, როგორც ნაჩვენებია სურათზე 21.
    RTG4 მოწყობილობა დაპროგრამებულია. იხილეთ დემო გაშვება, გვერდი 11.

TCL სკრიპტის გაშვება

TCL სკრიპტები მოცემულია დიზაინში files საქაღალდე TCL_Scripts დირექტორიაში. საჭიროების შემთხვევაში, დიზაინის ნაკადი შეიძლება განმეორდეს დიზაინის განხორციელებიდან სამუშაოს წარმოქმნამდე file.

TCL-ის გასაშვებად, მიჰყევით ქვემოთ მოცემულ ნაბიჯებს:

  1. გაუშვით Libero პროგრამული უზრუნველყოფა.
  2. აირჩიეთ პროექტი > სკრიპტის შესრულება….
  3. დააწკაპუნეთ Browse-ზე და აირჩიეთ script.tcl გადმოწერილი TCL_Scripts დირექტორიადან.
  4. დააჭირეთ გაშვებას.

TCL სკრიპტის წარმატებით შესრულების შემდეგ, Libero პროექტი იქმნება TCL_Scripts დირექტორიაში.
TCL სკრიპტების შესახებ დამატებითი ინფორმაციისთვის იხილეთ rtg4_ac490_df/TCL_Scripts/readme.txt.
იხილეთ Libero® SoC TCL Command Reference Guide TCL ბრძანებების შესახებ მეტი ინფორმაციისთვის. კონტაქტი
ტექნიკური მხარდაჭერა ნებისმიერი შეკითხვისთვის, რომელიც წარმოიქმნება TCL სკრიპტის გაშვებისას.

Microsemi არ იძლევა გარანტიას, წარმომადგენლობას ან გარანტიას აქ მოცემულ ინფორმაციას ან მისი პროდუქტებისა და სერვისების შესაბამისობას რაიმე კონკრეტული მიზნისთვის, არც Microsemi იღებს რაიმე სახის პასუხისმგებლობას, რომელიც წარმოიქმნება ნებისმიერი პროდუქტის ან მიკროსქემის გამოყენების ან გამოყენების შედეგად. აქ გაყიდული პროდუქტები და Microsemi-ის მიერ გაყიდული ნებისმიერი სხვა პროდუქტი ექვემდებარება შეზღუდული ტესტირებას და არ უნდა იქნას გამოყენებული მისიის კრიტიკულ აღჭურვილობასთან ან აპლიკაციებთან ერთად. ნებისმიერი შესრულების სპეციფიკაცია ითვლება საიმედოდ, მაგრამ არ არის დამოწმებული და მყიდველმა უნდა ჩაატაროს და დაასრულოს პროდუქციის ყველა შესრულების და სხვა ტესტირება, ცალკე და ერთად, ან დაინსტალირებული ნებისმიერ საბოლოო პროდუქტში. მყიდველი არ უნდა დაეყრდნოს Microsemi-ის მიერ მოწოდებულ მონაცემებს და შესრულების სპეციფიკაციებს ან პარამეტრებს. მყიდველის პასუხისმგებლობაა დამოუკიდებლად განსაზღვროს ნებისმიერი პროდუქტის ვარგისიანობა და შეამოწმოს და შეამოწმოს იგი. Microsemi-ის მიერ მოცემული ინფორმაცია მოცემულია „როგორც არის, სად არის“ და ყველა ხარვეზით, და ამგვარ ინფორმაციასთან დაკავშირებული მთელი რისკი მთლიანად მყიდველს ეკუთვნის. Microsemi არ ანიჭებს ცალსახად ან ირიბად, არცერთ მხარეს პატენტის უფლებას, ლიცენზიას ან სხვა IP უფლებას, იქნება ეს თავად ამ ინფორმაციასთან დაკავშირებით, ან რაიმე აღწერილ ინფორმაციას. ამ დოკუმენტში მოცემული ინფორმაცია ეკუთვნის Microsemi-ს და Microsemi იტოვებს უფლებას ნებისმიერ დროს შეიტანოს ნებისმიერი ცვლილება ამ დოკუმენტის ინფორმაციაში ან ნებისმიერ პროდუქტსა და სერვისში ნებისმიერ დროს გაფრთხილების გარეშე.

მიკროსემიის შესახებ
Microsemi, Microchip Technology Inc.-ის (Nasdaq: MCHP) სრულ საკუთრებაში არსებული შვილობილი კომპანია, გთავაზობთ ნახევარგამტარული და სისტემური გადაწყვეტილებების ყოვლისმომცველ პორტფელს აერონავტიკისა და თავდაცვის, კომუნიკაციების, მონაცემთა ცენტრისა და სამრეწველო ბაზრებისთვის. პროდუქტებში შედის მაღალი ხარისხის და რადიაციით გამაგრებული ანალოგური შერეული სიგნალის ინტეგრირებული სქემები, FPGA, SoC და ASIC; ენერგიის მართვის პროდუქტები; დროისა და სინქრონიზაციის მოწყობილობები და ზუსტი დროის გადაწყვეტილებები, დროის მსოფლიო სტანდარტების დაწესება; ხმის დამუშავების მოწყობილობები; RF გადაწყვეტილებები; დისკრეტული კომპონენტები; საწარმოს შენახვისა და საკომუნიკაციო გადაწყვეტილებები, უსაფრთხოების ტექნოლოგიები და მასშტაბირებადი ანტი-ტamper პროდუქტები; Ethernet გადაწყვეტილებები; Power-over-Ethernet IC-ები და midspans; ასევე მორგებული დიზაინის შესაძლებლობები და სერვისები. შეიტყვეთ მეტი აქ www.microsemi.com.

მიკროსემიის შტაბი
One Enterprise, Aliso Viejo,
CA 92656 აშშ
აშშ-ში: +1 800-713-4113
აშშ-ს გარეთ: +1 949-380-6100
გაყიდვები: +1 949-380-6136
ფაქსი: +1 949-215-4996
ელფოსტა: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, Microchip Technology Inc.-ის სრულუფლებიანი შვილობილი კომპანია. ყველა უფლება დაცულია. Microsemi და Microsemi ლოგო არის Microsemi Corporation-ის რეგისტრირებული სავაჭრო ნიშნები. ყველა სხვა სავაჭრო ნიშანი და მომსახურების ნიშანი მათი შესაბამისი მფლობელების საკუთრებაა

დოკუმენტები / რესურსები

Microsemi AC490 RTG4 FPGA: Mi-V პროცესორის ქვესისტემის აგება [pdf] მომხმარებლის სახელმძღვანელო
AC490 RTG4 FPGA აშენებს Mi-V პროცესორის ქვესისტემას, AC490 RTG4, FPGA აშენებს Mi-V პროცესორის ქვესისტემას, Mi-V პროცესორის ქვესისტემას

ცნობები

დაკავშირებული პოსტები

დატოვე კომენტარი

თქვენი ელფოსტის მისამართი არ გამოქვეყნდება. მონიშნულია აუცილებელი ველები *