Microsemi AC490 RTG4 FPGA: Vytvorenie podsystému procesora Mi-V Užívateľská príručka

Pridané informácie o výbere portu COM v časti Nastavenie hardvéru, strana 9.
Aktualizovaný spôsob výberu vhodného portu COM v časti Spustenie ukážky, strana 11.

Revízia 1.0
Prvé zverejnenie dokumentu.

Budovanie procesorového subsystému Mi-V

Microchip ponúka Mi-V procesor IP, 32-bitový RISC-V procesor a softvérový nástroj na vývoj návrhov založených na RISC-V procesoroch. RISC-V, štandardná otvorená architektúra inštrukčných množín (ISA) pod správou RISC-V Foundation, ponúka množstvo výhod, medzi ktoré patrí umožnenie komunite s otvoreným zdrojom testovať a zlepšovať jadrá rýchlejším tempom ako uzavreté ISA.
RTG4® FPGA podporujú mäkký procesor Mi-V na spustenie používateľských aplikácií. Táto poznámka k aplikácii popisuje, ako vytvoriť podsystém procesora Mi-V na spustenie používateľskej aplikácie z určených pamäťových RAM alebo DDR pamäte.

Požiadavky na dizajn
V nasledujúcej tabuľke sú uvedené hardvérové a softvérové požiadavky na spustenie ukážky.

Tabuľka 1 • Požiadavky na dizajn

softvér

Libero® System-on-Chip (SoC)
FlashPro Express

SoftConsole

Poznámka: Pozrite si súbor readme.txt file uvedené v dizajne files pre verzie softvéru používané s týmto referenčným dizajnom.

Poznámka: Libero SmartDesign a snímky obrazovky konfigurácie zobrazené v tejto príručke slúžia len na ilustračné účely.
Ak chcete zobraziť najnovšie aktualizácie, otvorte dizajn Libera.

Predpoklady

Skôr ako začnete:

Stiahnite si a nainštalujte Libero SoC (ako je uvedené v webstránky pre tento dizajn) na hostiteľskom počítači z nasledujúceho umiestnenia: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Pre demo dizajn fileodkaz na stiahnutie: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Opis dizajnu

Veľkosť RTG4 μPROM je 57 KB. Používateľské aplikácie, ktoré nepresahujú veľkosť μPROM, môžu byť uložené v μPROM a spúšťané z interných pamätí Large SRAM (LSRAM). Používateľské aplikácie, ktoré presahujú veľkosť μPROM, musia byť uložené v externej energeticky nezávislej pamäti. V tomto prípade je potrebný bootloader spustený z μPROM na inicializáciu interných alebo externých pamätí SRAM s cieľovou aplikáciou z energeticky nezávislej pamäte.
Referenčný návrh demonštruje schopnosť bootloadera skopírovať cieľovú aplikáciu (veľkosť 7 KB) z SPI flash do DDR pamäte a spustiť z DDR pamäte. Bootloader sa spúšťa z interných pamätí. Kódová časť je umiestnená v μPROM a dátová časť je umiestnená vo vnútornej veľkej SRAM (LSRAM).

Poznámka: Ďalšie informácie o zostavení projektu Mi-V bootloader Libero a o zostavení projektu SoftConsole nájdete v TU0775: PolarFire FPGA: Návod na zostavenie procesorového subsystému Mi-V
Obrázok 1 zobrazuje blokovú schému najvyššej úrovne návrhu.

Obrázok 1 • Blokový diagram najvyššej úrovne

Ako je znázornené na obrázku 1, nasledujúce body opisujú tok údajov návrhu:

Procesor Mi-V spúšťa bootloader z μPROM a určených LSRAM. Bootloader komunikuje s GUI cez blok CoreUARTapb a čaká na príkazy.
Keď sa z GUI prijme príkaz SPI flash programu, bootloader naprogramuje SPI flash s cieľovou aplikáciou prijatou z GUI.
Po prijatí príkazu na zavedenie z GUI bootloader skopíruje kód aplikácie z SPI flash do DDR a potom ho spustí z DDR.

Štruktúra hodín
V dizajne sú dve hodinové domény (40 MHz a 20 MHz). Palubný 50 MHz kryštálový oscilátor je pripojený k bloku PF_CCC, ktorý generuje 40 MHz a 20 MHz hodiny. Systémové hodiny 40 MHz poháňajú kompletný procesorový subsystém Mi-V okrem μPROM. Taktovanie 20 MHz poháňa rozhranie RTG4 μPROM a RTG4 μPROM APB. RTG4 μPROM podporuje taktovaciu frekvenciu až 30 MHz. DDR_FIC je nakonfigurovaný pre rozhranie zbernice AHB, ktoré pracuje na frekvencii 40 MHz. Pamäť DDR pracuje na frekvencii 320 MHz.
Obrázok 2 zobrazuje štruktúru taktovania.

Obrázok 2 • Štruktúra hodín

Obnoviť štruktúru
Signály POWER_ON_RESET_N a LOCK sú spojené AND a výstupný signál (INIT_RESET_N) sa používa na resetovanie bloku RTG4FDDRC_INIT. Po uvoľnení resetu FDDR sa inicializuje ovládač FDDR a potom sa aktivuje signál INIT_DONE. Signál INIT_DONE sa používa na resetovanie procesora Mi-V, periférií a ďalších blokov v návrhu.

Obrázok 3 • Resetovať štruktúru

Implementácia hardvéru
Obrázok 4 znázorňuje návrh Libera referenčného dizajnu Mi-V.

Obrázok 4 • Modul SmartDesign

Poznámka: Snímka obrazovky Libero SmartDesign zobrazená v tejto poznámke k aplikácii slúži len na ilustračné účely. Otvorte projekt Libero a pozrite si najnovšie aktualizácie a verzie IP.

IP bloky
Obrázok 2 uvádza zoznam IP blokov použitých v referenčnom návrhu podsystému procesora Mi-V a ich funkcie.

Tabuľka 2 • IP bloky1

Všetky IP užívateľské príručky a príručky sú dostupné v Libero SoC -> Catalog.

RTG4 μPROM uchováva až 10,400 36 374,400-bitových slov (32 0 bitov údajov). Podporuje iba operácie čítania počas normálnej prevádzky zariadenia po naprogramovaní zariadenia. Procesorové jadro MIV_RV32_C0 obsahuje jednotku na vyzdvihnutie inštrukcií, vykonávací kanál a systém dátovej pamäte. Pamäťový systém procesora MIV_RV32_C0 obsahuje vyrovnávaciu pamäť inštrukcií a vyrovnávaciu pamäť údajov. Jadro MIV_RVXNUMX_CXNUMX obsahuje dve externé rozhrania AHB – hlavné rozhranie zbernice AHB (MEM) a hlavné rozhranie zbernice AHB Memory Mapped I/O (MMIO). Radič vyrovnávacej pamäte používa rozhranie AHB MEM na doplnenie pokynov a vyrovnávacej pamäte údajov. Rozhranie AHB MMIO sa používa na prístup k I/O perifériám bez vyrovnávacej pamäte.

Pamäťové mapy rozhrania AHB MMIO a rozhrania MEM sú 0x60000000 až 0X6FFFFFFF a 0x80000000 až 0x8FFFFFFFF. Resetovacia vektorová adresa procesora je konfigurovateľná. Resetovanie MIV_RV32_C0 je aktívny-nízky signál, ktorý musí byť zrušený synchronizovane so systémovými hodinami prostredníctvom resetovacieho synchronizátora.

Procesor MIV_RV32_C0 pristupuje do pamäte vykonávania aplikácie pomocou rozhrania AHB MEM. Inštancia zbernice CoreAHBLite_C0_0 je nakonfigurovaná tak, aby poskytovala 16 podriadených slotov, každý s veľkosťou 1 MB. K tejto zbernici je pripojená pamäť RTG μPROM a bloky RTG4FDDRC. μPROM sa používa na uloženie aplikácie bootloader.

Procesor MIV_RV32_C0 riadi dátové transakcie medzi adresami 0x60000000 a 0x6FFFFFFF do rozhrania MMIO. Rozhranie MMIO je pripojené k zbernici CoreAHBLite_C1_0, aby komunikovalo s perifériami pripojenými k jeho podriadeným slotom. Inštancia zbernice CoreAHBLite_C1_0 je nakonfigurovaná tak, aby poskytovala 16 podriadených slotov, každý s veľkosťou 256 MB. Periférne zariadenia UART, CoreSPI a CoreGPIO sú pripojené k zbernici CoreAHBLite_C1_0 cez most CoreAHBTOAPB3 a zbernicu CoreAPB3.

Pamäťová mapa
Tabuľka 3 uvádza pamäťovú mapu pamätí a periférnych zariadení.

Tabuľka 3 • Mapa pamäte

Implementácia softvéru

Referenčný dizajn files zahŕňajú pracovný priestor SoftConsole, ktorý obsahuje nasledujúce softvérové projekty:

Bootloader
Cieľová aplikácia

Bootloader
Aplikácia bootloader sa naprogramuje na μPROM počas programovania zariadenia. Bootloader implementuje nasledujúce funkcie:

Programovanie SPI Flash s cieľovou aplikáciou.
Kopírovanie cieľovej aplikácie z SPI Flash do pamäte DDR3.
Prepnutie vykonávania programu na cieľovú aplikáciu dostupnú v pamäti DDR3.
Aplikácia bootloader musí byť spustená z μPROM s LSRAM ako zásobníkom. Preto sú adresy ROM a RAM v skripte linkera nastavené na počiatočnú adresu μPROM a určené LSRAM. Kódová časť sa vykonáva z ROM a dátová časť sa vykonáva z RAM, ako je znázornené na obrázku 5.

Obrázok 5 • Bootloader Linker Script

Skript linkera (microsemi-riscv-ram_rom.ld) je dostupný na adrese
Priečinok SoftConsole_Project\mivrv32im-bootloader dizajnu files.

Cieľová aplikácia
Cieľová aplikácia zabliká integrovanými LED diódami 1, 2, 3 a 4 a vytlačí správy UART. Cieľová aplikácia musí byť spustená z pamäte DDR3. Preto sú sekcie kódu a zásobníka v skripte linkera nastavené na počiatočnú adresu pamäte DDR3, ako je znázornené na obrázku 6.

Obrázok 6 • Skript linkera cieľovej aplikácie

Skript linkera (microsemi-riscv-ram.ld) je dostupný v priečinku SoftConsole_Project\miv-rv32imddr- application v dizajne files.

Nastavenie hardvéru

Nasledujúce kroky popisujú, ako nastaviť hardvér:

Uistite sa, že doska je vypnutá pomocou spínača SW6.

Pripojte prepojky na vývojovej súprave RTG4, ako je znázornené v nasledujúcej tabuľke:
Tabuľka 4 • Prepojky

Jumper Pin From Pin To Komentáre

J11, J17, J19, J23, J26, J21, J32 a J27 1 2 Predvolené

J16 2 3 Predvolené

J33 1 2 Predvolené

3 4
Pripojte hostiteľský počítač ku konektoru J47 pomocou kábla USB.
Uistite sa, že ovládače mosta USB na UART sa automaticky rozpoznajú. Toto je možné overiť v správcovi zariadení hostiteľského počítača.

Ako je znázornené na obrázku 7, vlastnosti portu COM13 ukazujú, že je pripojený k USB Serial Converter C. Preto je v tomto príklade zvolený COM13.ample. Číslo portu COM je špecifické pre systém.
Obrázok 7 • Správca zariadení
Poznámka: Ak nie sú nainštalované ovládače premostenia USB na UART, stiahnite a nainštalujte ovládače z www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
Pripojte napájací zdroj ku konektoru J9 a zapnite vypínač napájania SW6.

Obrázok 8 • Vývojová súprava RTG4

Spustenie ukážky

Táto kapitola popisuje kroky na programovanie zariadenia RTG4 s referenčným dizajnom, programovanie SPI Flash s cieľovou aplikáciou a zavádzanie cieľovej aplikácie z pamäte DDR pomocou grafického používateľského rozhrania Mi-V Bootloader.

Spustenie ukážky zahŕňa nasledujúce kroky:

Programovanie zariadenia RTG4, strana 11
Spustenie zavádzača Mi-V, strana 11

Programovanie zariadenia RTG4
Zariadenie RTG4 je možné naprogramovať pomocou FlashPro Express alebo Libero SOC.

Na naprogramovanie RTG4 Development Kit s úlohou file poskytnuté ako súčasť dizajnu files pomocou softvéru FlashPro Express, pozrite si Príloha 1: Programovanie zariadenia pomocou FlashPro Express, strana 14.
Ak chcete naprogramovať zariadenie pomocou Libero SoC, pozrite si Príloha 2: Programovanie zariadenia pomocou Libero SoC, strana 17.

Spustenie zavádzača Mi-V
Po úspešnom dokončení programovania postupujte podľa týchto krokov:

Spustite súbor setup.exe file k dispozícii v nasledujúcom dizajne files umiestnením.
<$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
Podľa sprievodcu inštaláciou nainštalujte aplikáciu Bootloader GUI.
Obrázok 9 zobrazuje GUI zavádzača RTG4 Mi-V.
Obrázok 9 • GUI zavádzača Mi-V
Vyberte port COM pripojený k USB Serial Converter C, ako je znázornené na obrázku 7.

Kliknite na tlačidlo pripojiť. Po úspešnom pripojení sa červený indikátor zmení na zelený, ako je znázornené na obrázku 10.
Obrázok 10 • Pripojte COM port
Kliknite na tlačidlo Importovať a vyberte cieľovú aplikáciu file (.bin). Po importovaní sa cesta k file sa zobrazí na GUI, ako je znázornené na obrázku 11.
<$Download_Directory>\rtg4_ac490_df\Source_files
Obrázok 11 • Importujte cieľovú aplikáciu File
Ako je znázornené na obrázku 11, kliknite na možnosť Programovať SPI Flash, aby ste naprogramovali cieľovú aplikáciu na SPI Flash. Po naprogramovaní SPI Flash sa zobrazí kontextové okno, ako je znázornené na obrázku 12. Kliknite na tlačidlo OK.
Obrázok 12 • Naprogramovaný blesk SPI

Ak chcete skopírovať aplikáciu z pamäte SPI Flash do pamäte DDR3 a spustiť aplikáciu z pamäte DDR3, vyberte možnosť Start Boot. Po úspešnom zavedení cieľovej aplikácie z pamäte DDR3 aplikácia vytlačí správy UART a zabliká LED 1, 2, 3 a 4 zabudovaného používateľa, ako je znázornené na obrázku 13.
Obrázok 13 • Spustite aplikáciu z DDR
Aplikácia beží z pamäte DDR3 a tým je ukážka ukončená. Zatvorte grafické rozhranie Mi-V Bootloader.

Programovanie zariadenia pomocou FlashPro Express

Táto časť popisuje, ako programovať obvod RTG4 pomocou programovacej úlohy file pomocou FlashPro Express.

Ak chcete naprogramovať zariadenie, vykonajte nasledujúce kroky:

Uistite sa, že nastavenia prepojok na doske sú rovnaké ako tie, ktoré sú uvedené v tabuľke 3 v UG0617:
RTG4 Development Kit Užívateľská príručka.

Voliteľne je možné prepojku J32 nastaviť tak, aby spájala kolíky 2-3 pri použití externého programátora FlashPro4, FlashPro5 alebo FlashPro6 namiesto predvoleného nastavenia prepojky na použitie vstavaného FlashPro5.
Poznámka: Pri prepájaní prepojok musí byť vypínač napájania SW6 vypnutý.
Pripojte napájací kábel ku konektoru J9 na doske.
Zapnite vypínač SW6.

Ak používate vstavaný FlashPro5, pripojte kábel USB ku konektoru J47 a k hostiteľskému počítaču.
Prípadne, ak používate externý programátor, pripojte plochý kábel do konektora JTAG hlavičku J22 a pripojte programátor k hostiteľskému PC.
Na hostiteľskom počítači spustite softvér FlashPro Express.
Kliknite na New alebo vyberte New Job Project z FlashPro Express Job z ponuky Project a vytvorte nový projekt úlohy, ako je znázornené na nasledujúcom obrázku.
Obrázok 14 • Projekt úlohy FlashPro Express

V dialógovom okne New Job Project from FlashPro Express Job zadajte nasledovné:
- Programátorská práca file: Kliknite na Prehľadávať a prejdite na miesto, kde sa nachádza .úloha file sa nachádza a vyberte file. Predvolené umiestnenie je: \rtg4_ac490_df\Programming_Job
- Umiestnenie projektu úlohy FlashPro Express: Kliknite na Prehľadávať a prejdite na požadované umiestnenie projektu FlashPro Express.
  Obrázok 15 • Projekt novej úlohy z FlashPro Express Job

Kliknite na tlačidlo OK. Požadované programovanie file je vybratý a pripravený na naprogramovanie v zariadení.
Zobrazí sa okno FlashPro Express, ako je znázornené na nasledujúcom obrázku. Potvrďte, že sa v poli Programátor zobrazuje číslo programátora. Ak nie, potvrďte pripojenia dosky a kliknite na Refresh/Rescan Programmers.
Obrázok 16 • Programovanie zariadenia
Kliknite na RUN. Keď je zariadenie úspešne naprogramované, zobrazí sa stav RUN PASSED, ako je znázornené na nasledujúcom obrázku.
Obrázok 17 • FlashPro Express—RUN PASSED

Zatvorte FlashPro Express alebo kliknite na tlačidlo Skončiť na karte Projekt.

Programovanie zariadenia pomocou Libero SoC

Referenčný dizajn files zahŕňajú projekt procesorového subsystému Mi-V vytvorený pomocou Libero SoC. Zariadenie RTG4 je možné naprogramovať pomocou Libero SoC. Projekt Libero SoC je kompletne zostavený a spustený od syntézy, miesta a smerovania, overovania časovania, generovania údajov poľa FPGA, aktualizácie obsahu pamäte μPROM, generovania bitového toku a programovania FPGA.

Návrhový tok Libera je znázornený na nasledujúcom obrázku.

Obrázok 18 • Libero Design Flow

Na naprogramovanie zariadenia RTG4 je potrebné otvoriť projekt podsystému procesora Mi-V v Libero SoC a zopakovať nasledujúce kroky:

Aktualizácia obsahu pamäte uPROM: V tomto kroku sa μPROM naprogramuje pomocou aplikácie bootloader.
Generovanie bitového toku: V tomto kroku sa úloha file je generovaný pre zariadenie RTG4.
Programovanie FPGA: V tomto kroku sa obvod RTG4 naprogramuje pomocou úlohy file.

Postupujte podľa týchto krokov:

V Libero Design Flow vyberte Aktualizovať obsah pamäte uPROM.
Vytvorte klienta pomocou možnosti Pridať.

Vyberte klienta a potom vyberte možnosť Upraviť.
Vyberte položku Obsah z file a potom vyberte možnosť Prehľadávať, ako je znázornené na obrázku 19.
Obrázok 19 • Edit Data Storage Client
Prejdite na nasledujúci dizajn files umiestnením a vyberte súbor miv-rv32im-bootloader.hex file ako je znázornené na obrázku 20. <$Download_Directory>\rtg4_ac490_df
- Nastavte File Napíšte ako Intel-Hex (*.hex).
- Vyberte Použiť relatívnu cestu z adresára projektu.
- Kliknite na tlačidlo OK.
  Obrázok 20 • Importovať pamäť File

Kliknite na tlačidlo OK.
Obsah μPROM sa aktualizuje.
Dvakrát kliknite na Generate Bitstream, ako je znázornené na obrázku 21.
Obrázok 21 • Generovanie bitového toku
Dvakrát kliknite na Run PROGRAM Action a naprogramujte zariadenie tak, ako je znázornené na obrázku 21.
Zariadenie RTG4 je naprogramované. Pozrite si časť Spustenie ukážky, strana 11.

Spustenie skriptu TCL

V návrhu sú poskytnuté TCL skripty files priečinok v adresári TCL_Scripts. V prípade potreby možno tok návrhu reprodukovať od implementácie návrhu až po vytvorenie úlohy file.

Ak chcete spustiť TCL, postupujte podľa nasledujúcich krokov:

Spustite softvér Libero.

Vyberte položku Projekt > Spustiť skript….
Kliknite na Prehľadávať a vyberte script.tcl zo stiahnutého adresára TCL_Scripts.
Kliknite na položku Spustiť.

Po úspešnom spustení TCL skriptu sa v adresári TCL_Scripts vytvorí projekt Libero.
Ďalšie informácie o skriptoch TCL nájdete v rtg4_ac490_df/TCL_Scripts/readme.txt.
Ďalšie podrobnosti o príkazoch TCL nájdete v Referenčnej príručke príkazov Libero® SoC TCL. Kontakt
Technická podpora pre akékoľvek otázky, ktoré sa vyskytli pri spustení skriptu TCL.

Microsemi neposkytuje žiadnu záruku, zastúpenie ani záruku týkajúcu sa informácií uvedených v tomto dokumente alebo vhodnosti svojich produktov a služieb na akýkoľvek konkrétny účel, ani nepreberá žiadnu zodpovednosť vyplývajúcu z aplikácie alebo používania akéhokoľvek produktu alebo okruhu. Produkty predávané nižšie a akékoľvek iné produkty predávané spoločnosťou Microsemi boli predmetom obmedzeného testovania a nemali by sa používať v spojení s kritickými zariadeniami alebo aplikáciami. Akékoľvek výkonnostné špecifikácie sa považujú za spoľahlivé, ale nie sú overené a Kupujúci musí vykonať a dokončiť všetky výkonnostné a iné testovanie produktov, a to samostatne a spolu s akýmikoľvek koncovými produktmi alebo v nich nainštalovaných. Kupujúci sa nebude spoliehať na žiadne údaje a výkonové špecifikácie alebo parametre poskytnuté Microsemi. Je zodpovednosťou kupujúceho, aby nezávisle určil vhodnosť akýchkoľvek produktov a otestoval ich a overil. Informácie poskytované spoločnosťou Microsemi nižšie sú poskytované „tak ako sú, kde sú“ a so všetkými chybami a celé riziko spojené s týmito informáciami znáša výlučne Kupujúci. Microsemi neudeľuje, explicitne ani implicitne, žiadnej strane žiadne patentové práva, licencie ani iné práva duševného vlastníctva, či už ide o takéto informácie samotné alebo čokoľvek opísané v takýchto informáciách. Informácie uvedené v tomto dokumente sú majetkom spoločnosti Microsemi a spoločnosť Microsemi si vyhradzuje právo kedykoľvek bez upozornenia vykonať akékoľvek zmeny informácií v tomto dokumente alebo akýchkoľvek produktov a služieb.

O Microsemi
Microsemi, XNUMX% dcérska spoločnosť Microchip Technology Inc. (Nasdaq: MCHP), ponúka komplexné portfólio polovodičových a systémových riešení pre letectvo a obranu, komunikáciu, dátové centrá a priemyselné trhy. Produkty zahŕňajú vysokovýkonné a radiáciou zosilnené analógové integrované obvody so zmiešaným signálom, FPGA, SoC a ASIC; produkty na správu napájania; časovacie a synchronizačné zariadenia a presné časové riešenia, ktoré stanovujú svetový štandard pre čas; Zariadenia na spracovanie hlasu; RF riešenia; diskrétne komponenty; podnikové úložné a komunikačné riešenia, bezpečnostné technológie a škálovateľný anti-tamper produkty; Ethernetové riešenia; Integrované obvody Power-over-Ethernet a stredné rozpätia; ako aj možnosti a služby vlastného dizajnu. Viac sa dozviete na www.microsemi.com.

Ústredie Microsemi
Jeden podnik, Aliso Viejo,
CA 92656 USA
V rámci USA: +1 800-713-4113
Mimo USA: +1 949-380-6100
Predaj: +1 949-380-6136
Fax: +1 949-215-4996
Email: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, dcérska spoločnosť v úplnom vlastníctve spoločnosti Microchip Technology Inc. Všetky práva vyhradené. Microsemi a logo Microsemi sú registrované ochranné známky spoločnosti Microsemi Corporation. Všetky ostatné ochranné známky a servisné známky sú majetkom ich príslušných vlastníkov

Dokumenty / zdroje

Microsemi AC490 RTG4 FPGA: Budovanie procesorového subsystému Mi-V [pdf] Používateľská príručka
AC490 RTG4 FPGA Budovanie podsystému procesora Mi-V, AC490 RTG4, FPGA Budovanie podsystému procesora Mi-V, podsystém procesora Mi-V

Referencie

Používateľská príručka

Microsemi AC490 RTG4 FPGA: Budovanie procesorového subsystému Mi-V