Microsemi AC490 RTG4 FPGA: בניית תת-מערכת של מעבד Mi-V

היסטוריית גרסאות

היסטוריית הגרסאות מתארת ​​את השינויים שיושמו במסמך. השינויים מפורטים לפי עדכון, החל מהפרסום העדכני ביותר.

גרסה 3.0

להלן סיכום של השינויים שבוצעו בגרסה זו.

• עודכן את המסמך עבור Libero SoC v2021.2.
• עודכן איור 1, עמוד 3 עד איור 3, עמוד 5.
• הוחלף איור 4, עמוד 5, איור 5, עמוד 7, ואיור 18, עמוד 17.
• טבלה 2 מעודכנת, עמוד 6 וטבלה 3, עמוד 7.
• נוסף נספח 1: תכנות ההתקן באמצעות FlashPro Express, עמוד 14.
• נוסף נספח 3: הפעלת סקריפט TCL, עמוד 20.
• הסירו את ההפניות למספרי גרסת ליברו.

גרסה 2.0
להלן סיכום השינויים שבוצעו בגרסה זו.

• נוסף מידע על בחירת יציאת COM בהגדרת החומרה, עמוד 9.
• עודכן כיצד לבחור את יציאת ה-COM המתאימה בהפעלת ההדגמה, עמוד 11.

גרסה 1.0
הפרסום הראשון של המסמך.

בניית תת-מערכת מעבד Mi-V

Microchip מציע את מעבד ה-Mi-V IP, מעבד RISC-V 32 סיביות ושרשרת כלי תוכנה לפיתוח עיצובים מבוססי מעבד RISC-V. RISC-V, ארכיטקטורת ערכת הוראות פתוחה סטנדרטית (ISA) תחת הפיקוח של קרן RISC-V, מציעה יתרונות רבים, הכוללים מתן אפשרות לקהילת הקוד הפתוח לבדוק ולשפר ליבות בקצב מהיר יותר מ-ISA סגורים.
RTG4® FPGAs תומכים במעבד Mi-V רך להפעלת יישומי משתמש. הערת יישום זו מתארת ​​כיצד לבנות תת-מערכת של מעבד Mi-V כדי להפעיל יישום משתמש מזיכרון ה-RAM של הבד או זיכרון DDR המיועדים.

דרישות עיצוב
הטבלה הבאה מפרטת את דרישות החומרה והתוכנה להפעלת ההדגמה.

טבלה 1 • דרישות עיצוב

תוֹכנָה

• Libero® System-on-Chip (SoC)
• פלאש פרו אקספרס
• SoftConsole

פֶּתֶק: עיין בקובץ readme.txt file מסופק בעיצוב files עבור גרסאות התוכנה המשמשות עם עיצוב התייחסות זה.

פֶּתֶק: Libero SmartDesign וצילומי מסך של תצורה המוצגים במדריך זה הם להמחשה בלבד.
פתח את עיצוב Libero כדי לראות את העדכונים האחרונים.

דרישות מוקדמות

לפני שתתחיל:

1. הורד והתקן את Libero SoC (כפי שמצוין ב- webאתר עבור עיצוב זה) במחשב המארח מהמיקום הבא: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. לעיצוב הדגמה fileקישור להורדה: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

תיאור העיצוב

הגודל של RTG4 μPROM הוא 57 KB. יישומי משתמש שאינם חורגים מגודל ה- μPROM ניתנים לאחסן ב- μPROM ולהפעיל אותם מזכרונות SRAM פנימיים גדולים (LSRAM). יישומי משתמש החורגים מגודל μPROM חייבים להיות מאוחסנים בזיכרון חיצוני שאינו נדיף. במקרה זה, מטעין אתחול המופעל מ-μPROM נדרש כדי לאתחל זיכרונות SRAM פנימיים או חיצוניים עם יישום היעד מהזיכרון הלא נדיף.
עיצוב ההתייחסות מדגים את יכולת האתחול להעתיק את יישום היעד (בגודל 7 KB) מ-SPI flash לזיכרון DDR, ולהפעיל מזיכרון DDR. טוען האתחול מבוצע מזיכרונות פנימיים. קטע הקוד ממוקם ב-μPROM, וקטע הנתונים ממוקם ב-SRAM הפנימי הגדול (LSRAM).

פֶּתֶק: למידע נוסף על אופן בניית פרויקט ה-Mi-V Bootloader Libero וכיצד לבנות את פרויקט SoftConsole, עיין ב-TU0775: PolarFire FPGA: בניית תת-מערכת Mi-V Processor Tutorial
איור 1 מציג את דיאגרמת הבלוק ברמה העליונה של העיצוב.

איור 1 • תרשים בלוקים ברמה העליונה

כפי שמוצג באיור 1, הנקודות הבאות מתארות את זרימת הנתונים של התכנון:

• מעבד ה-Mi-V מבצע את טוען האתחול מה-μPROM ו-LSRAMs ייעודיים. טוען האתחול מתממשק עם ה-GUI דרך בלוק CoreUARTapb וממתין לפקודות.
• כאשר הפקודה של תוכנית הבזק SPI מתקבלת מה-GUI, טוען האתחול מתכנת את ההבזק של SPI עם יישום היעד שהתקבל מה-GUI.
• כאשר פקודת האתחול מתקבלת מה-GUI, טוען האתחול מעתיק את קוד היישום מה-SPI flash ל-DDR ואז מבצע אותו מ-DDR.

מבנה שעון
ישנם שני תחומי שעון (40 מגה-הרץ ו-20 מגה-הרץ) בעיצוב. מתנד הקריסטל המובנה 50 מגה-הרץ מחובר לבלוק PF_CCC שיוצר שעונים של 40 מגה-הרץ ו-20 מגה-הרץ. שעון המערכת של 40 מגה-הרץ מניע את תת-המערכת השלמה של מעבדי ה-Mi-V מלבד μPROM. השעון של 20 מגה-הרץ מניע את ממשק RTG4 μPROM ואת ממשק RTG4 μPROM APB. RTG4 μPROM תומך בתדר שעון של עד 30 מגה-הרץ. DDR_FIC מוגדר עבור ממשק האפיק AHB, הפועל ב-40 מגה-הרץ. זיכרון ה-DDR פועל במהירות של 320 מגה-הרץ.
איור 2 מציג את מבנה השעון.

איור 2 • מבנה שעון

איפוס מבנה
האותות POWER_ON_RESET_N וה-LOCK עוברים AND, ואות המוצא (INIT_RESET_N) משמש לאיפוס בלוק RTG4FDDRC_INIT. לאחר שחרור איפוס ה-FDDR, בקר ה-FDDR עובר אתחול, ואז אות INIT_DONE מתקבל. האות INIT_DONE משמש לאיפוס מעבד Mi-V, ציוד היקפי ובלוקים אחרים בתכנון.

איור 3 • איפוס מבנה

יישום חומרה
איור 4 מציג את עיצוב הליברו של עיצוב הייחוס Mi-V.

איור 4 • SmartDesign Module

פֶּתֶק: צילום מסך של Libero SmartDesign המוצג בהערת אפליקציה זו מיועד להמחשה בלבד. פתח את פרויקט Libero כדי לראות את העדכונים האחרונים וגרסאות ה-IP.

חסימות IP
איור 2 מפרט את בלוקי ה-IP המשמשים בתכנון ההתייחסות של מעבד ה-Mi-V ותפקודם.

טבלה 2 • חסימות IP1

כל מדריכי ה-IP והמדריך למשתמש זמינים מ-Libero SoC -> קטלוג.

RTG4 μPROM מאחסן עד 10,400 מילים של 36 סיביות (374,400 סיביות של נתונים). הוא תומך רק בפעולות קריאה במהלך פעולת מכשיר רגילה לאחר תכנות המכשיר. ליבת המעבד MIV_RV32_C0 כוללת יחידת אחזור הוראות, צינור ביצוע ומערכת זיכרון נתונים. מערכת הזיכרון של המעבד MIV_RV32_C0 כוללת מטמון הוראות ומטמון נתונים. הליבה MIV_RV32_C0 כוללת שני ממשקי AHB חיצוניים - ממשק ה-AHB memory (MEM) אפיק ראשי וממשק AHB Memory Mapped I/O (MMIO) אפיק ראשי. בקר המטמון משתמש בממשק AHB MEM כדי למלא מחדש את ההוראות ואת מטמוני הנתונים. ממשק AHB MMIO משמש לגישה ללא קובץ שמור לציוד קלט/פלט היקפי.

מפות הזיכרון של ממשק AHB MMIO וממשק MEM הן 0x60000000 עד 0X6FFFFFFF ו-0x80000000 עד 0x8FFFFFFF, בהתאמה. הכתובת הווקטורית לאיפוס של המעבד ניתנת להגדרה. האיפוס של ה- MIV_RV32_C0 הוא אות אקטיבי-נמוך, שיש לבטל אותו בסנכרון עם שעון המערכת באמצעות סנכרון איפוס.

המעבד MIV_RV32_C0 ניגש לזיכרון ביצוע היישום באמצעות ממשק AHB MEM. מופע האוטובוס CoreAHBLite_C0_0 מוגדר לספק 16 חריצי עבדים, כל אחד בגודל 1 MB. זיכרון RTG μPROM, ובלוקים RTG4FDDRC ​​מחוברים לאפיק זה. ה- μPROM משמש לאחסון יישום טוען האתחול.

המעבד MIV_RV32_C0 מכוון את תנועות הנתונים בין הכתובות 0x60000000 ו-0x6FFFFFFF לממשק MMIO. ממשק MMIO מחובר לאפיק CoreAHBLite_C1_0 כדי לתקשר עם ציוד היקפי המחובר לחריצי העבד שלו. מופע האוטובוס CoreAHBLite_C1_0 מוגדר לספק 16 חריצי עבדים, כל אחד בגודל 256 MB. הציוד ההיקפי של UART, CoreSPI ו-CoreGPIO מחובר לאפיק CoreAHBLite_C1_0 באמצעות גשר CoreAHBTOAPB3 ואפיק CoreAPB3.

מפת זיכרון
טבלה 3 מפרטת את מפת הזיכרון של הזיכרונות והציוד ההיקפי.

טבלה 3 • מפת זיכרון

הטמעת תוכנה

עיצוב ההתייחסות files כוללים את סביבת העבודה של SoftConsole המכילה את פרויקטי התוכנה הבאים:

• טוען אתחול
• יישום יעד

טוען אתחול
יישום טוען האתחול מתוכנת ב-μPROM במהלך תכנות המכשיר. טוען האתחול מיישם את הפונקציות הבאות:

• תכנות SPI Flash עם יישום היעד.
• העתקת יישום היעד מ-SPI Flash לזיכרון DDR3.
• החלפת הפעלת התוכנית ליישום היעד הזמין בזיכרון DDR3.
  יש להפעיל את יישום טוען האתחול מ-μPROM עם LSRAM כמחסנית. לפיכך, הכתובות של ROM ו-RAM בסקריפט המקשר מוגדרות לכתובת ההתחלה של μPROM ו-LSRAMs ייעודיים, בהתאמה. קטע הקוד מבוצע מ- ROM וקטע הנתונים מבוצע מ- RAM כפי שמוצג באיור 5.

איור 5 • סקריפט קישור למטען האתחול

סקריפט המקשר (microsemi-riscv-ram_rom.ld) זמין ב-
התיקייה SoftConsole_Project\mivrv32im-bootloader של העיצוב files.

יישום יעד
יישום היעד מהבהב את נוריות ה-LED המשולבות 1, 2, 3 ו-4 ומדפיס הודעות UART. יש להפעיל את יישום היעד מזיכרון DDR3. לפיכך, קטעי הקוד והמחסנית בסקריפט המקשר מוגדרים לכתובת ההתחלה של זיכרון DDR3 כפי שמוצג באיור 6.

איור 6 • תסריט קישור יישומים יעד

סקריפט המקשר (microsemi-riscv-ram.ld) זמין בתיקיית היישום SoftConsole_Project\miv-rv32imddr- של העיצוב files.

הגדרת החומרה

השלבים הבאים מתארים כיצד להגדיר את החומרה:

1. ודא שהלוח כבוי באמצעות מתג SW6.
2. חבר את המגשרים בערכת הפיתוח RTG4, כפי שמוצג בטבלה הבאה:
   טבלה 4 • מגשרים

   קַפצָן	הצמד מאת	הצמד אל	הערות
   J11, J17, J19, J23, J26, J21, J32 ו-J27	1	2	בְּרִירַת מֶחדָל
   J16	2	3	בְּרִירַת מֶחדָל
   J33	1	2	בְּרִירַת מֶחדָל
   	3	4

3. חבר את המחשב המארח למחבר J47 באמצעות כבל ה-USB.
4. ודא שמנהלי ההתקן של גשר USB ל-UART מזוהים אוטומטית. ניתן לאמת זאת במנהל ההתקנים של המחשב המארח.
5. כפי שמוצג באיור 7, מאפייני היציאה של COM13 מראים שהוא מחובר לממיר USB טורי C. לפיכך, COM13 נבחר בדוגמה זוample. מספר יציאת ה-COM הוא ספציפי למערכת.
   איור 7 • מנהל ההתקנים
   פֶּתֶק: אם מנהלי ההתקן של הגשר USB ל-UART אינם מותקנים, הורד והתקן את מנהלי ההתקן מ www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. חבר את ספק הכוח למחבר J9 והפעל את מתג ספק הכוח, SW6.

איור 8 • ערכת פיתוח RTG4

מריץ את ההדגמה

פרק זה מתאר שלבים לתכנות התקן ה-RTG4 עם עיצוב הייחוס, תכנות ה-SPI Flash עם יישום היעד, ואתחול יישום היעד מזיכרון DDR באמצעות ה-Mi-V Bootloader GUI.

הפעלת ההדגמה כוללת את השלבים הבאים:

1. תכנות התקן RTG4, עמוד 11
2. הפעלת ה-Mi-V Bootloader, עמוד 11

תכנות התקן RTG4
ניתן לתכנת את התקן RTG4 באמצעות FlashPro Express או Libero SOC.

• לתכנת את ערכת הפיתוח RTG4 עם העבודה file מסופק כחלק מהעיצוב fileבשימוש בתוכנת FlashPro Express, עיין בנספח 1: תכנות ההתקן באמצעות FlashPro Express, עמוד 14.
• כדי לתכנת את ההתקן באמצעות Libero SoC, עיין בנספח 2: תכנות ההתקן באמצעות Libero SoC, עמוד 17.

הפעלת ה-Mi-V Bootloader
עם השלמת התכנות בהצלחה, בצע את השלבים הבאים:

1. הפעל את הקובץ setup.exe file זמין בעיצוב הבא fileהמיקום של.
   <$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. עקוב אחר אשף ההתקנה כדי להתקין את יישום Bootloader GUI.
   איור 9 מציג את ממשק המשתמש של RTG4 Mi-V Bootloader.
   איור 9 • ממשק המשתמש של Mi-V Bootloader
3. בחר את יציאת ה-COM המחוברת לממיר טורי USB C כפי שמוצג באיור 7.
4. לחץ על כפתור החיבור. לאחר חיבור מוצלח, המחוון האדום הופך לירוק כפי שמוצג באיור 10.
   איור 10 • חבר יציאת COM
5. לחץ על כפתור ייבוא ​​ובחר את יישום היעד file (.פַּח). לאחר הייבוא, הנתיב של file מוצג ב-GUI כפי שמוצג באיור 11.
   <$Download_Directory>\rtg4_ac490_df\Source_files
   איור 11 • ייבא את יישום היעד File
6. כפי שמוצג באיור 11, לחץ על האפשרות Program SPI Flash כדי לתכנת את יישום היעד ב-SPI Flash. חלון קופץ מוצג לאחר שתכנת פלאש SPI כפי שמוצג באיור 12. לחץ על אישור.
   איור 12 • SPI Flash מתוכנת
7. בחר באפשרות התחל אתחול כדי להעתיק את היישום מ-SPI Flash לזיכרון DDR3 ולהתחיל להפעיל את היישום מזיכרון DDR3. לאחר אתחול מוצלח של יישום היעד מזיכרון DDR3, היישום מדפיס הודעות UART ומהבהב LED1, 2, 3 ו-4 של המשתמש המובנה, כפי שמוצג באיור 13.
   איור 13 • הפעל יישום מ-DDR
8. האפליקציה פועלת מזיכרון DDR3 וזה מסיים את ההדגמה. סגור את ה-Mi-V Bootloader GUI.

תכנות המכשיר באמצעות FlashPro Express

סעיף זה מתאר כיצד לתכנת את התקן RTG4 עם עבודת התכנות file באמצעות FlashPro Express.

כדי לתכנת את המכשיר, בצע את השלבים הבאים:

1. ודא שהגדרות המגשרים על הלוח זהות לאלו המפורטות בטבלה 3 של UG0617:
   מדריך למשתמש של ערכת פיתוח RTG4.
2. לחלופין, ניתן להגדיר את המגשר J32 לחיבור פינים 2-3 בעת שימוש במתכנת FlashPro4, FlashPro5 או FlashPro6 חיצוני במקום הגדרת המגשר המוגדרת כברירת מחדל לשימוש ב-FlashPro5 המוטבע.
   פֶּתֶק: יש לכבות את מתג אספקת החשמל, SW6 בעת ביצוע חיבורי המגשר.
3. חבר את כבל אספקת החשמל למחבר J9 בלוח.
4. הפעל את מתג אספקת החשמל SW6.
5. אם אתה משתמש ב-FlashPro5 המוטבע, חבר את כבל ה-USB למחבר J47 ולמחשב המארח.
   לחלופין, אם אתה משתמש במתכנת חיצוני, חבר את כבל הסרט ל-JTAG header J22 וחבר את המתכנת למחשב המארח.
6. במחשב המארח, הפעל את תוכנת FlashPro Express.
7. לחץ על חדש או בחר New Job Project מתוך FlashPro Express Job מתפריט Project כדי ליצור פרוייקט עבודה חדש, כפי שמוצג באיור הבא.
   איור 14 • FlashPro Express Job Project
8. הזן את הדברים הבאים בתיבת הדו-שיח New Job Project from FlashPro Express Job:
   • עבודת תכנות file: לחץ על עיון ונווט אל המיקום שבו ה-.job file נמצא ובחר את file. מיקום ברירת המחדל הוא: \rtg4_ac490_df\Programming_Job
   • מיקום פרוייקט העבודה של FlashPro Express: לחץ על עיון ונווט אל מיקום פרוייקט FlashPro Express הרצוי.
     איור 15 • פרויקט עבודה חדש מ-FlashPro Express Job
9. לחץ על אישור. התכנות הנדרש file נבחר ומוכן לתכנות במכשיר.
10. חלון FlashPro Express מופיע כפי שמוצג באיור הבא. אשר שמספר מתכנת מופיע בשדה המתכנת. אם לא, אשר את חיבורי הלוח ולחץ על רענן/סרוק מחדש מתכנתים.
    איור 16 • תכנות ההתקן
11. לחץ על RUN. כאשר ההתקן מתוכנת בהצלחה, מוצג מצב RUN PASSED כפי שמוצג באיור הבא.
    איור 17 • FlashPro Express—RUN PASSED
12. סגור את FlashPro Express או לחץ על יציאה בלשונית Project.

תכנות המכשיר באמצעות Libero SoC

עיצוב ההתייחסות fileהם כוללים את פרויקט המשנה של מעבדי Mi-V שנוצר באמצעות Libero SoC. ניתן לתכנת את מכשיר ה-RTG4 באמצעות Libero SoC. פרויקט Libero SoC בנוי ומופעל לחלוטין מסינתזה, מקום ומסלול, אימות תזמון, יצירת נתונים של מערך FPGA, עדכון תוכן זיכרון μPROM, יצירת ביטסטרים, תכנות FPGA.

זרימת העיצוב של Libero מוצגת באיור הבא.

איור 18 • Libero Design Flow

כדי לתכנת את התקן ה-RTG4, יש לפתוח את פרויקט המשנה של מעבד Mi-V ב-Libero SoC ויש להפעיל מחדש את השלבים הבאים:

1. עדכון תוכן זיכרון uPROM: בשלב זה, μPROM מתוכנת עם יישום טוען האתחול.
2. יצירת סיביות: בשלב זה, הג'וב file נוצר עבור התקן RTG4.
3. תכנות FPGA: בשלב זה, התקן RTG4 מתוכנת באמצעות העבודה file.

בצע את השלבים הבאים:

1. מתוך Libero Design Flow, בחר עדכן תוכן זיכרון uPROM.
2. צור לקוח באמצעות האפשרות הוסף.
3. בחר את הלקוח ולאחר מכן בחר באפשרות ערוך.
4. בחר תוכן מ file ולאחר מכן בחר באפשרות עיון כפי שמוצג באיור 19.
   איור 19 • עריכת לקוח אחסון נתונים
5. נווט אל העיצוב הבא fileהמיקום ובחר את miv-rv32im-bootloader.hex file כפי שמוצג באיור 20. <$Download_Directory>\rtg4_ac490_df
   • הגדר את File הקלד כ-Intel-Hex (*.hex).
   • בחר השתמש בנתיב יחסי מספריית הפרויקט.
   • לחץ על אישור.
     איור 20 • ייבוא ​​זיכרון File
6. לחץ על אישור.
   תוכן ה-μPROM מעודכן.
7. לחץ פעמיים על Generate Bitstream כפי שמוצג באיור 21.
   איור 21 • צור Bitstream
8. לחץ פעמיים על הפעל את פעולת התוכנית כדי לתכנת את ההתקן כפי שמוצג באיור 21.
   התקן RTG4 מתוכנת. ראה הפעלת ההדגמה, עמוד 11.

הפעלת סקריפט TCL

סקריפטים של TCL מסופקים בעיצוב fileתיקיית s תחת ספרייה TCL_Scripts. במידת הצורך, ניתן לשחזר את זרימת העיצוב מיישום העיצוב ועד ליצירת העבודה file.

כדי להפעיל את TCL, בצע את השלבים הבאים:

1. הפעל את תוכנת Libero.
2. בחר פרויקט > בצע סקריפט...
3. לחץ על עיון ובחר script.tcl מספריית TCL_Scripts שהורדת.
4. לחץ על הפעל.

לאחר ביצוע מוצלח של סקריפט TCL, פרויקט Libero נוצר בתוך ספריית TCL_Scripts.
למידע נוסף על סקריפטים של TCL, עיין ב-rtg4_ac490_df/TCL_Scripts/readme.txt.
עיין במדריך העזר של Libero® SoC TCL Command לקבלת פרטים נוספים על פקודות TCL. איש קשר
תמיכה טכנית עבור כל שאילתה שנתקלה בעת הפעלת סקריפט TCL.

מיקרוסמי אינה נותנת אחריות, מצג או ערבות בנוגע למידע הכלול כאן או להתאמת המוצרים והשירותים שלה לכל מטרה מסוימת, וגם מיקרוסמי אינה נושאת באחריות כלשהי הנובעת מהיישום או השימוש במוצר או מעגל כלשהו. המוצרים הנמכרים להלן וכל מוצר אחר שנמכר על ידי Microsemi עברו בדיקות מוגבלות ואין להשתמש בהם בשילוב עם ציוד או יישומים קריטיים למשימה. כל מפרט ביצועים נחשב אמין אך אינו מאומת, והקונה חייב לערוך ולהשלים את כל הביצועים ובדיקות אחרות של המוצרים, לבד וביחד עם, או מותקן, במוצרים הסופיים כלשהם. הקונה לא יסתמך על נתונים ומפרטי ביצועים או פרמטרים כלשהם שסופקו על ידי Microsemi. באחריות הקונה לקבוע באופן עצמאי את ההתאמה של כל מוצר ולבדוק ולאמת אותו. המידע המסופק על ידי Microsemi להלן מסופק "כמות שהוא, היכן הוא" ועם כל התקלות, וכל הסיכון הכרוך במידע זה הוא כולו על הקונה. Microsemi אינה מעניקה, במפורש או במשתמע, לכל צד זכויות פטנט, רישיונות, או כל זכויות IP אחרות, בין אם לגבי מידע זה עצמו או כל דבר המתואר במידע זה. המידע המסופק במסמך זה הוא קנייני של Microsemi, ו-Microsemi שומרת לעצמה את הזכות לבצע כל שינוי במידע במסמך זה או במוצרים ובשירותים כלשהם בכל עת ללא הודעה מוקדמת.

על Microsemi
Microsemi, חברה בת בבעלות מלאה של Microchip Technology Inc. (בנאסד"ק: MCHP), מציעה פורטפוליו מקיף של פתרונות מוליכים למחצה ומערכות עבור תעופה וחלל והגנה, תקשורת, מרכזי נתונים ושווקים תעשייתיים. המוצרים כוללים מעגלים משולבים של אותות מעורבים אנלוגיים בעלי ביצועים גבוהים ומוקשים בקרינה, FPGAs, SoCs ו-ASICs; מוצרי ניהול חשמל; מכשירי תזמון וסנכרון ופתרונות זמן מדויקים, מציבים את הסטנדרט העולמי לזמן; מכשירים לעיבוד קול; פתרונות RF; רכיבים בדידים; פתרונות אחסון ותקשורת ארגוניים, טכנולוגיות אבטחה ואנטי-ט ניתן להרחבהampER מוצרים; פתרונות Ethernet; Power-over-Ethernet ICs ו-midspans; כמו גם יכולות ושירותי עיצוב מותאמים אישית. למידע נוסף ב www.microsemi.com.

מטה מיקרוסמי
One Enterprise, Aliso Viejo,
CA 92656 ארה"ב
בתוך ארה"ב: +1 800-713-4113
מחוץ לארה"ב: +1 949-380-6100
מכירות: +1 949-380-6136
פקס: 1+ 949-215-4996
אֶלֶקטרוֹנִי: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, חברה בת בבעלות מלאה של Microchip Technology Inc. כל הזכויות שמורות. Microsemi והלוגו של Microsemi הם סימנים מסחריים רשומים של Microsemi Corporation. כל שאר הסימנים המסחריים וסימני השירות הם רכושם של בעליהם בהתאמה

מסמכים / משאבים

Microsemi AC490 RTG4 FPGA: בניית תת-מערכת של מעבד Mi-V [pdfמדריך למשתמש AC490 RTG4 FPGA בניית תת-מערכת מעבד Mi-V, AC490 RTG4, FPGA בניית תת-מערכת מעבד Mi-V, תת-מערכת מעבד Mi-V

הפניות

• מדריך למשתמש