Microsemi AC490 RTG4 FPGA: Кіраўніцтва карыстальніка па стварэнні падсістэмы працэсара Mi-V

Дададзены Дадатак 1: Праграмаванне прылады з дапамогай FlashPro Express, старонка 14.
Дададзены Дадатак 3: Запуск сцэнарыя TCL, старонка 20.
Выдалены спасылкі на нумары версій Libero.

Версія 2.0
Ніжэй прыводзіцца кароткі выклад змяненняў, зробленых у гэтай рэдакцыі.

Дададзена інфармацыя аб выбары COM-порта ў раздзеле «Настройка абсталявання», старонка 9.
Абноўлена, як выбраць адпаведны COM-порт у Запуск дэманстрацыі, старонка 11.

Версія 1.0
Першая публікацыя дакумента.

Стварэнне падсістэмы працэсара Mi-V

Microchip прапануе працэсар Mi-V IP, 32-разрадны працэсар RISC-V і праграмную ланцужок для распрацоўкі працэсараў на аснове RISC-V. RISC-V, стандартная адкрытая архітэктура набору інструкцый (ISA) пад кіраваннем RISC-V Foundation, прапануе мноства пераваг, якія ўключаюць у сябе магчымасць супольнасці з адкрытым зыходным кодам тэсціраваць і паляпшаць ядра больш хуткімі тэмпамі, чым закрытыя ISA.
RTG4® FPGA падтрымліваюць праграмны працэсар Mi-V для запуску карыстальніцкіх праграм. У гэтай нататцы па дадатку апісваецца, як пабудаваць падсістэму працэсара Mi-V для выканання карыстальніцкага прыкладання з прызначанай аператыўнай памяці або памяці DDR.

Патрабаванні да праектавання
У наступнай табліцы пералічаны патрабаванні да абсталявання і праграмнага забеспячэння для запуску дэманстрацыі.

Табліца 1 • Патрабаванні да праектавання

праграмнае забеспячэнне

Сістэма на чыпе (SoC) Libero®
FlashPro Express
SoftConsole

Заўвага: Звярніцеся да readme.txt file прадугледжаны ў канструкцыі files для версій праграмнага забеспячэння, якія выкарыстоўваюцца з гэтым эталонным дызайнам.

Заўвага: Libero SmartDesign і здымкі экрана канфігурацыі, паказаныя ў гэтым кіраўніцтве, прызначаны толькі для ілюстрацыі.
Адкрыйце дызайн Libero, каб убачыць апошнія абнаўленні.

Перадумовы

Перш чым пачаць:

Спампуйце і ўсталюйце Libero SoC (як паказана ў webсайт для гэтага дызайну) на галоўным ПК з наступнага месца: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
Для дэманстрацыйнага дызайну fileспасылка для загрузкі: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Апісанне дызайну

Памер RTG4 μPROM складае 57 КБ. Карыстальніцкія прыкладанні, якія не перавышаюць памер μPROM, могуць захоўвацца ў μPROM і выконвацца з унутранай памяці Large SRAM (LSRAM). Карыстальніцкія праграмы, якія перавышаюць памер μPROM, павінны захоўвацца ў знешняй энерганезалежнай памяці. У гэтым выпадку загрузчык, які выконваецца з μPROM, патрабуецца для ініцыялізацыі ўнутранай або знешняй памяці SRAM з дапамогай мэтавага прыкладання з энерганезалежнай памяці.
Эталонны дызайн дэманструе магчымасць загрузніка капіяваць мэтавае прыкладанне (памерам 7 КБ) з флэш-памяці SPI у памяць DDR і выконваць з памяці DDR. Загрузнік выконваецца з унутранай памяці. Раздзел кода знаходзіцца ў μPROM, а раздзел дадзеных знаходзіцца ва ўнутраным вялікім SRAM (LSRAM).

Заўвага: Для атрымання дадатковай інфармацыі аб тым, як стварыць праект Libero загрузніка Mi-V і як стварыць праект SoftConsole, звярніцеся да TU0775: PolarFire FPGA: Падручнік па стварэнні падсістэмы працэсара Mi-V
Малюнак 1 паказвае блок-схему дызайну верхняга ўзроўню.

Малюнак 1 • Блок-схема верхняга ўзроўню

Як паказана на малюнку 1, наступныя пункты апісваюць паток даных дызайну:

Працэсар Mi-V выконвае загрузнік з μPROM і прызначаных LSRAM. Загрузнік ўзаемадзейнічае з графічным інтэрфейсам праз блок CoreUARTapb і чакае каманд.
Калі каманда праграмы ўспышкі SPI атрымана з графічнага інтэрфейсу, загрузнік праграмуе ўспышку SPI з дапамогай мэтавага прыкладання, атрыманага з графічнага інтэрфейсу.

Калі каманда загрузкі атрымана з GUI, загрузнік капіюе код прыкладання з флэш-памяці SPI ў DDR, а затым выконвае яго з DDR.

Тактавая структура
Ёсць два тактавых дамена (40 МГц і 20 МГц) у канструкцыі. Убудаваны кварцовы генератар з частатой 50 МГц падлучаны да блока PF_CCC, які генеруе тактавыя частоты 40 МГц і 20 МГц. Сістэмная тактавая частата 40 МГц кіруе ўсёй падсістэмай працэсара Mi-V, акрамя μPROM. Тактавая частата 20 МГц кіруе RTG4 μPROM і інтэрфейсам RTG4 μPROM APB. RTG4 μPROM падтрымлівае тактавую частату да 30 МГц. DDR_FIC сканфігураваны для інтэрфейсу шыны AHB, які працуе на частаце 40 МГц. Памяць DDR працуе на частаце 320 МГц.
Малюнак 2 паказвае структуру тактавання.

Малюнак 2 • Тактавая структура

Скінуць структуру
Сігналы POWER_ON_RESET_N і LOCK аб'ядноўваюцца І, а выхадны сігнал (INIT_RESET_N) выкарыстоўваецца для скіду блока RTG4FDDRC_INIT. Пасля вызвалення скіду FDDR кантролер FDDR ініцыялізуецца, а затым выдаецца сігнал INIT_DONE. Сігнал INIT_DONE выкарыстоўваецца для скіду працэсара Mi-V, перыферыйных прылад і іншых блокаў у канструкцыі.

Малюнак 3 • Скінуць структуру

Апаратная рэалізацыя
На малюнку 4 паказаны дызайн Libero эталоннага дызайну Mi-V.

Малюнак 4 • Модуль SmartDesign

Заўвага: Здымак экрана Libero SmartDesign, паказаны ў гэтай нататцы па дадатку, прызначаны толькі для ілюстрацыі. Адкрыйце праект Libero, каб убачыць апошнія абнаўленні і IP-версіі.

Блокі IP
На малюнку 2 пералічаны блокі IP, якія выкарыстоўваюцца ў эталонным дызайне падсістэмы працэсара Mi-V, і іх функцыі.

Табліца 2 • IP-блокі1

Усе кіраўніцтва і дапаможнікі па IP даступныя ў Libero SoC -> Каталог.

RTG4 μPROM захоўвае да 10,400 36-бітных слоў (374,400 біт даных). Ён падтрымлівае толькі аперацыі чытання падчас нармальнай працы прылады пасля таго, як прылада запраграмавана. Ядро працэсара MIV_RV32_C0 змяшчае блок выбаркі інструкцый, канвеер выканання і сістэму памяці дадзеных. Сістэма памяці працэсара MIV_RV32_C0 уключае кэш інструкцый і кэш дадзеных. Ядро MIV_RV32_C0 уключае два знешнія інтэрфейсы AHB - галоўны інтэрфейс шыны памяці AHB (MEM) і галоўны інтэрфейс шыны адлюстравання памяці AHB (MMIO). Кантролер кэша выкарыстоўвае інтэрфейс AHB MEM для папаўнення інструкцый і кэшаў даных. Інтэрфейс AHB MMIO выкарыстоўваецца для некэшаванага доступу да перыферыйных прылад уводу-вываду.

Карты памяці інтэрфейсу AHB MMIO і інтэрфейсу MEM складаюць ад 0x60000000 да 0X6FFFFFFF і ад 0x80000000 да 0x8FFFFFFF адпаведна. Адрас вектара скіду працэсара можна наладзіць. Скід MIV_RV32_C0 з'яўляецца актыўным нізкім сігналам, які павінен быць адменены ў сінхранізацыі з сістэмнымі гадзінамі праз сінхранізатар скіду.

Працэсар MIV_RV32_C0 атрымлівае доступ да памяці выканання прыкладання з дапамогай інтэрфейсу AHB MEM. Экземпляр шыны CoreAHBLite_C0_0 настроены на прадастаўленне 16 падпарадкаваных слотаў, кожны памерам 1 МБ. Памяць RTG μPROM і блокі RTG4FDDRC падлучаны да гэтай шыны. μPROM выкарыстоўваецца для захоўвання прыкладання загрузніка.

Працэсар MIV_RV32_C0 накіроўвае транзакцыі дадзеных паміж адрасамі 0x60000000 і 0x6FFFFFFF на інтэрфейс MMIO. Інтэрфейс MMIO падлучаны да шыны CoreAHBLite_C1_0 для сувязі з перыферыйнымі прыладамі, падлучанымі да падпарадкаваных слотаў. Экземпляр шыны CoreAHBLite_C1_0 настроены на прадастаўленне 16 падпарадкаваных слотаў, кожны памерам 256 МБ. Перыферыйныя прылады UART, CoreSPI і CoreGPIO падключаюцца да шыны CoreAHBLite_C1_0 праз мост CoreAHBTOAPB3 і шыну CoreAPB3.

Карта памяці
Табліца 3 пералічвае карту памяці памяці і перыферыйных прылад.

Табліца 3 • Карта памяці

Укараненне праграмнага забеспячэння

Эталонны дызайн fileуключае працоўную прастору SoftConsole, якая змяшчае наступныя праграмныя праекты:

Загрузнік
Мэтавае прымяненне

Загрузнік
Прыкладанне загрузніка запраграмавана на μPROM падчас праграмавання прылады. Загрузнік рэалізуе наступныя функцыі:

Праграмаванне SPI Flash з мэтавым дадаткам.
Капіраванне мэтавага прыкладання з SPI Flash у памяць DDR3.
Пераключэнне выканання праграмы на мэтавае прыкладанне, даступнае ў памяці DDR3.
Праграма загрузніка павінна выконвацца з μPROM з LSRAM у якасці стэка. Такім чынам, адрасы ROM і RAM у скрыпце кампаноўшчыка ўсталёўваюцца ў пачатковы адрас μPROM і прызначаных LSRAM адпаведна. Раздзел кода выконваецца з ПЗУ, а раздзел даных — з АЗП, як паказана на малюнку 5.

Малюнак 5 • Сцэнар спасылкі загрузніка

Скрыпт кампаноўшчыка (microsemi-riscv-ram_rom.ld) даступны на сайце
Папка SoftConsole_Project\mivrv32im-bootloader дызайну files.

Мэтавае прымяненне
Мэтавае прыкладанне міргае ўбудаванымі святлодыёдамі 1, 2, 3 і 4 і друкуе паведамленні UART. Мэтавае прыкладанне павінна быць выканана з памяці DDR3. Такім чынам, раздзелы кода і стэка ў сцэнарыі кампаноўшчыка ўсталёўваюцца на пачатковы адрас памяці DDR3, як паказана на малюнку 6.

Малюнак 6 • Сцэнар кампаноўшчыка мэтавага прыкладання

Скрыпт кампаноўшчыка (microsemi-riscv-ram.ld) даступны ў папцы прыкладання SoftConsole_Project\miv-rv32imddr- дызайну files.

Настройка апаратнага забеспячэння

Наступныя крокі апісваюць, як наладзіць абсталяванне:

Пераканайцеся, што плата выключана з дапамогай пераключальніка SW6.

Злучыце перамычкі на камплекце распрацоўніка RTG4, як паказана ў наступнай табліцы:
Табліца 4 • Перамычкі

Скакун	Pin From	Прымацаваць да	Каментарыі
J11, J17, J19, J23, J26, J21, J32 і J27	1	2	Па змаўчанні
J16	2	3	Па змаўчанні
J33	1	2	Па змаўчанні
	3	4

Падключыце галоўны ПК да раздыма J47 з дапамогай кабеля USB.
Пераканайцеся, што драйверы моста USB да UART вызначаюцца аўтаматычна. Гэта можна праверыць у дыспетчары прылад галоўнага ПК.
Як паказана на малюнку 7, уласцівасці порта COM13 паказваюць, што ён падлучаны да паслядоўнага пераўтваральніка USB C. Такім чынам, COM13 абраны ў гэтым выпадкуampле. Нумар COM-порта залежыць ад сістэмы.
Малюнак 7 • Дыспетчар прылад
Заўвага: Калі драйверы моста USB-UART не ўстаноўлены, загрузіце і ўсталюйце драйверы з www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
Падключыце блок сілкавання да раздыма J9 і ўключыце выключальнік сілкавання SW6.

Малюнак 8 • Камплект распрацоўшчыка RTG4

Запуск дэма-версіі

У гэтай главе апісваюцца этапы праграмавання прылады RTG4 з эталонным дызайнам, праграмаванне SPI Flash з мэтавым дадаткам і загрузка мэтавага прылажэння з памяці DDR з дапамогай графічнага інтэрфейсу загрузніка Mi-V.

Запуск дэманстрацыі ўключае ў сябе наступныя крокі:

Праграмаванне прылады RTG4, старонка 11
Запуск загрузніка Mi-V, старонка 11

Праграмаванне прылады RTG4
Прыладу RTG4 можна запраграмаваць з дапамогай FlashPro Express або Libero SOC.

Каб запраграмаваць RTG4 Development Kit з заданнем file прадугледжана як частка дызайну fileз выкарыстаннем праграмнага забеспячэння FlashPro Express, звярніцеся да Дадатку 1: Праграмаванне прылады з дапамогай FlashPro Express, старонка 14.

Каб запраграмаваць прыладу з дапамогай Libero SoC, звярніцеся да Дадатку 2: Праграмаванне прылады з дапамогай Libero SoC, старонка 17.

Запуск загрузніка Mi-V
Пасля паспяховага завяршэння праграмавання выканайце наступныя дзеянні:

Запусціце setup.exe file даступны ў наступным дызайне fileмесцазнаходжанне.
<$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4

Выконвайце інструкцыі майстра ўстаноўкі, каб усталяваць прыкладанне Bootloader GUI.
На малюнку 9 паказаны графічны інтэрфейс загрузніка RTG4 Mi-V.
Малюнак 9 • Графічны інтэрфейс загрузніка Mi-V
Выберыце COM-порт, падлучаны да паслядоўнага пераўтваральніка USB C, як паказана на малюнку 7.
Націсніце кнопку падлучэння. Пасля паспяховага злучэння чырвоны індыкатар становіцца зялёным, як паказана на малюнку 10.
Малюнак 10 • Падключыце COM-порт

Націсніце кнопку Імпарт і абярыце мэтавае прыкладанне file (.bin). Пасля імпарту шлях у file адлюстроўваецца ў графічным інтэрфейсе, як паказана на малюнку 11.
<$Download_Directory>\rtg4_ac490_df\Source_files
Малюнак 11 • Імпарт мэтавай праграмы File
Як паказана на малюнку 11, націсніце опцыю Program SPI Flash, каб запраграмаваць мэтавае прыкладанне на SPI Flash. Пасля таго як SPI Flash будзе запраграмаваны, як паказана на малюнку 12, з'явіцца ўсплывальнае акно. Націсніце OK.
Малюнак 12 • Запраграмаваны SPI Flash
Выберыце опцыю Start Boot, каб скапіяваць прыкладанне з SPI Flash у памяць DDR3 і пачаць выкананне прыкладання з памяці DDR3. Пасля паспяховай загрузкі мэтавага прыкладання з памяці DDR3 прыкладанне друкуе паведамленні UART і міргае ўбудаваным індыкатарам карыстальніка 1, 2, 3 і 4, як паказана на малюнку 13.
Малюнак 13 • Выкананне прыкладання з DDR

Прыкладанне працуе з памяці DDR3, і на гэтым дэманстрацыя скончана. Зачыніце графічны інтэрфейс загрузніка Mi-V.

Праграмаванне прылады з дапамогай FlashPro Express

У гэтым раздзеле апісваецца, як запраграмаваць прыладу RTG4 з заданнем праграмавання file з дапамогай FlashPro Express.

Каб запраграмаваць прыладу, выканайце наступныя дзеянні:

Пераканайцеся, што налады перамычак на плаце супадаюць з пералічанымі ў табліцы 3 UG0617:
Кіраўніцтва карыстальніка RTG4 Development Kit.

Па жаданні перамычка J32 можа быць усталявана для злучэння кантактаў 2-3 пры выкарыстанні вонкавага праграматара FlashPro4, FlashPro5 або FlashPro6 замест стандартнай налады перамычкі для выкарыстання ўбудаванага FlashPro5.
Заўвага: Выключальнік крыніцы харчавання SW6 павінен быць выключаны падчас злучэння перамычак.
Падключыце кабель харчавання да раздыма J9 на плаце.
Уключыце выключальнік блока сілкавання SW6.
Пры выкарыстанні ўбудаванай FlashPro5 падключыце кабель USB да раздыма J47 і галоўнага ПК.
У якасці альтэрнатывы, калі выкарыстоўваецца знешні праграматар, падключыце істужачны кабель да JTAG загаловак J22 і падключыце праграміст да галоўнага ПК.

На галоўным ПК запусціце праграмнае забеспячэнне FlashPro Express.
Націсніце «Новы» або выберыце «Новы праект працы» з FlashPro Express Job у меню «Праект», каб стварыць новы праект працы, як паказана на наступным малюнку.
Малюнак 14 • Праект FlashPro Express Job
Увядзіце наступнае ў дыялогавым акне New Job Project from FlashPro Express Job:
- Праца па праграмаванні file: Націсніце "Агляд" і перайдзіце да месца, дзе знаходзіцца .job file знаходзіцца і абярыце file. Размяшчэнне па змаўчанні: \rtg4_ac490_df\Programming_Job
- Размяшчэнне праекта задання FlashPro Express: націсніце "Агляд" і перайдзіце да патрэбнага месцазнаходжання праекта FlashPro Express.
  Малюнак 15 • Праект новага задання ад FlashPro Express Job
Націсніце OK. Неабходнае праграмаванне file абраны і гатовы да праграмавання ў прыладзе.
З'явіцца акно FlashPro Express, як паказана на наступным малюнку. Пераканайцеся, што нумар праграміста з'яўляецца ў полі Programmer. Калі гэтага не адбываецца, пацвердзіце падключэнне платы і націсніце Абнавіць/Паўторна сканаваць праграмісты.
Малюнак 16 • Праграмаванне прылады

Націсніце RUN. Калі прылада запраграмавана паспяхова, адлюстроўваецца статус РАБОТА МІНУТА, як паказана на наступным малюнку.
Малюнак 17 • FlashPro Express — ЗАПУСК ВЫПАН
Зачыніце FlashPro Express або націсніце «Выхад» на ўкладцы «Праект».

Праграмаванне прылады з дапамогай Libero SoC

Эталонны дызайн files ўключае праект падсістэмы працэсара Mi-V, створаны з выкарыстаннем Libero SoC. Прыладу RTG4 можна запраграмаваць з дапамогай Libero SoC. Праект Libero SoC цалкам створаны і запускаецца з сінтэзу, месца і маршруту, праверкі часу, генерацыі даных масіва FPGA, абнаўлення змесціва памяці μPROM, генерацыі бітавага патоку, праграмавання FPGA.

Паток дызайну Libero паказаны на наступным малюнку.

Малюнак 18 • Паток дызайну Libero

Каб запраграмаваць прыладу RTG4, праект падсістэмы працэсара Mi-V неабходна адкрыць у Libero SoC і паўторна выканаць наступныя крокі:

Абнавіць змесціва памяці uPROM: На гэтым этапе μPROM запраграмаваны з праграмай загрузніка.

Генерацыя бітавага патоку: на гэтым этапе праца file генеруецца для прылады RTG4.
Праграмаванне FPGA: На гэтым этапе прылада RTG4 праграмуецца з дапамогай Job file.

Выканайце наступныя дзеянні:

У Libero Design Flow абярыце Update uPROM Memory Content.
Стварыце кліент з дапамогай опцыі «Дадаць».
Выберыце кліент, а затым выберыце опцыю «Рэдагаваць».
Выберыце Content from file а затым выберыце опцыю «Агляд», як паказана на малюнку 19.
Малюнак 19 • Рэдагаванне кліента захоўвання дадзеных

Перайдзіце да наступнага дызайну files і абярыце miv-rv32im-bootloader.hex file як паказана на малюнку 20. <$Download_Directory>\rtg4_ac490_df
- Усталюйце File Увядзіце як Intel-Hex (*.hex).
- Абярыце Выкарыстоўваць адносны шлях з каталога праекта.
- Націсніце OK.
  Малюнак 20 • Імпарт памяці File
Націсніце OK.
Змест μPROM абноўлены.
Двойчы пстрыкніце Generate Bitstream, як паказана на малюнку 21.
Малюнак 21 • Стварэнне бітавага патоку
Двойчы націсніце Run PROGRAM Action, каб запраграмаваць прыладу, як паказана на малюнку 21.
Прылада RTG4 запраграмавана. Глядзіце Запуск дэманстрацыі, старонка 11.

Запуск сцэнарыя TCL

Скрыпты TCL прадстаўлены ў дызайне files у каталогу TCL_Scripts. Пры неабходнасці паток праектавання можа быць прайграны ад укаранення праектавання да стварэння задання file.

Каб запусціць TCL, выканайце наступныя дзеянні:

Запусціце праграмнае забеспячэнне Libero.
Абярыце Праект > Выканаць сцэнар….
Націсніце "Агляд" і абярыце script.tcl са спампаванага каталога TCL_Scripts.
Націсніце Выканаць.

Пасля паспяховага выканання сцэнарыя TCL праект Libero ствараецца ў каталогу TCL_Scripts.
Для атрымання дадатковай інфармацыі аб сцэнарыях TCL звярніцеся да rtg4_ac490_df/TCL_Scripts/readme.txt.
Для атрымання больш падрабязнай інфармацыі аб камандах TCL звярніцеся да даведачнага кіраўніцтва па камандах Libero® SoC TCL. Кантакт
Тэхнічная падтрымка па любых запытах, якія ўзнікаюць падчас выканання сцэнарыя TCL.

Microsemi не дае ніякіх гарантый, заяў або гарантый адносна інфармацыі, якая змяшчаецца ў гэтым дакуменце, або прыдатнасці сваіх прадуктаў і паслуг для якіх-небудзь канкрэтных мэт, а таксама не нясе ніякай адказнасці, якая вынікае з прымянення або выкарыстання любога прадукту або схемы. Прадукты, якія прадаюцца па дадзенай дамове, і любыя іншыя прадукты, якія прадаюцца Microsemi, прайшлі абмежаваныя выпрабаванні і не павінны выкарыстоўвацца ў спалучэнні з крытычна важным абсталяваннем або праграмамі. Любыя спецыфікацыі прадукцыйнасці лічацца надзейнымі, але не правяраюцца, і Пакупнік павінен правесці і завяршыць усе прадукцыйнасць і іншыя выпрабаванні прадуктаў, асобна і разам з любымі канчатковымі прадуктамі або ўсталяванымі ў іх. Пакупнік не павінен спадзявацца на якія-небудзь дадзеныя і спецыфікацыі прадукцыйнасці або параметры, прадастаўленыя Microsemi. Пакупнік нясе адказнасць за самастойнае вызначэнне прыдатнасці любой прадукцыі, а таксама за яе тэставанне і праверку. Інфармацыя, прадстаўленая Microsemi па гэтым дагаворы, прадастаўляецца "як ёсць, дзе ёсць" і з усімі недахопамі, і ўвесь рызыка, звязаны з такой інфармацыяй, цалкам ляжыць на Пакупніку. Microsemi не прадастаўляе, відавочна або ўскосна, ні аднаму боку ніякіх патэнтных правоў, ліцэнзій або любых іншых правоў інтэлектуальнай уласнасці, у дачыненні да самой такой інфармацыі або чаго-небудзь, апісанага ў такой інфармацыі. Інфармацыя, прадстаўленая ў гэтым дакуменце, з'яўляецца ўласнасцю Microsemi, і Microsemi пакідае за сабой права ўносіць любыя змены ў інфармацыю ў гэтым дакуменце або ў любыя прадукты і паслугі ў любы час без папярэдняга паведамлення.

Пра Microsemi
Microsemi, даччыная кампанія, якая цалкам належыць Microchip Technology Inc. (Nasdaq: MCHP), прапануе шырокі спектр паўправадніковых і сістэмных рашэнняў для аэракасмічнай і абароннай прамысловасці, камунікацый, цэнтраў апрацоўкі дадзеных і прамысловых рынкаў. Прадукцыя ўключае высокапрадукцыйныя і радыяцыйна ўстойлівыя аналагавыя інтэгральныя схемы са змешаным сігналам, FPGA, SoC і ASIC; прадукты кіравання харчаваннем; прылады часу і сінхранізацыі і рашэнні для дакладнага часу, усталяванне сусветнага стандарту часу; прылады апрацоўкі голасу; радыёчастотныя рашэнні; дыскрэтныя кампаненты; карпаратыўныя рашэнні для захоўвання дадзеных і сувязі, тэхналогіі бяспекі і маштабуемая анты-тampэр прадукты; Рашэнні Ethernet; Мікрасхемы Power-over-Ethernet і сярэдзіны; а таксама індывідуальныя магчымасці дызайну і паслугі. Даведайцеся больш на www.microsemi.com.

Штаб-кватэра Microsemi
One Enterprise, Аліса Вьехо,
CA 92656 ЗША
У межах ЗША: +1 800-713-4113
За межамі ЗША: +1 949-380-6100
Продажы: +1 949-380-6136
Факс: +1 949-215-4996
электронная пошта: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, даччыная кампанія Microchip Technology Inc., якая цалкам належыць. Усе правы абаронены. Microsemi і лагатып Microsemi з'яўляюцца зарэгістраванымі гандлёвымі маркамі Microsemi Corporation. Усе іншыя гандлёвыя маркі і знакі абслугоўвання з'яўляюцца ўласнасцю іх адпаведных уладальнікаў

Дакументы / Рэсурсы

Microsemi AC490 RTG4 FPGA: стварэнне падсістэмы працэсара Mi-V [pdfКіраўніцтва карыстальніка
AC490 RTG4 FPGA Стварэнне падсістэмы працэсара Mi-V, AC490 RTG4, FPGA Стварэнне падсістэмы працэсара Mi-V, падсістэма працэсара Mi-V

Спасылкі

Кіраўніцтва карыстальніка

Microsemi AC490 RTG4 FPGA: стварэнне падсістэмы працэсара Mi-V