Microsemi AC490 RTG4 FPGA: Konstruado de Mi-V-Procesora Subsistemo

Historio de Revizio

La reviziohistorio priskribas la ŝanĝojn kiuj estis efektivigitaj en la dokumento. La ŝanĝoj estas listigitaj laŭ revizio, komencante de la plej aktuala publikigo.

Revizio 3.0

La sekvanta estas resumo de la ŝanĝoj faritaj en ĉi tiu revizio.

• Ĝisdatigis la dokumenton por Libero SoC v2021.2.
• Ĝisdatigita Figuro 1, paĝo 3 ĝis Figuro 3, paĝo 5.
• Anstataŭigite Figuro 4, paĝo 5, Figuro 5, paĝo 7, kaj Figuro 18, paĝo 17.
• Ĝisdatigita Tabelo 2, paĝo 6 kaj Tabelo 3, paĝo 7.
• Aldonita Apendico 1: Programado de la Aparato Uzante FlashPro Express, paĝo 14.
• Aldonita Apendico 3: Rulado de la TCL-Skripto, paĝo 20.
• Forigis la referencojn al Libero-versionumeroj.

Revizio 2.0
La sekvanta estas resumo de ŝanĝoj faritaj en ĉi tiu revizio.

• Aldonitaj informoj pri la elekto de COM-haveno en Agordo de la Aparataro, paĝo 9.
• Ĝisdatigita kiel elekti la taŭgan COM-havenon en Runing the Demo, paĝo 11.

Revizio 1.0
La unua publikigo de la dokumento.

Konstruante Mi-V-Procesoro-Subsistemon

Microchip ofertas la Mi-V-procesoro IP, 32-bitan RISC-V-procesoron kaj programaran ilĉenon por evoluigi RISC-V-procesorajn bazitajn dezajnojn. RISC-V, norma malferma Instruction Set Architecture (ISA) sub la regado de la RISC-V-Fundamento, ofertas multajn avantaĝojn, kiuj inkluzivas ebligi al la malfermfonta komunumo testi kaj plibonigi kernojn pli rapide ol fermitaj ISAoj.
RTG4® FPGAs subtenas Mi-V molan procesoron por ruli uzantajn aplikojn. Ĉi tiu aplikaĵa noto priskribas kiel konstrui Mi-V-procesorsubsistemon por ekzekuti uzantan aplikaĵon de la elektitaj ŝtofaj RAMoj aŭ DDR-memoro.

Dezajnaj Postuloj
La sekva tabelo listigas la aparataron kaj programaron postulojn por ruli la demo.

Tabelo 1 • Dezajnaj Postuloj

Programaro

• Libero® Sistemo-sur-blato (SoC)
• FlashPro Express
• SoftConsole

Notu: Vidu al la readme.txt file provizita en la dezajno files por la programversioj uzataj kun ĉi tiu referenca dezajno.

Notu: Libero SmartDesign kaj agordaj ekrankontoj montritaj en ĉi tiu gvidilo estas nur por ilustra celo.
Malfermu la Libero-dezajnon por vidi la plej novajn ĝisdatigojn.

Antaŭkondiĉoj

Antaŭ ol vi komenci:

1. Elŝutu kaj instalu Libero SoC (kiel indikite en la webretejo por ĉi tiu dezajno) sur la gastiga komputilo de la sekva loko: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. Por demo-dezajno files elŝuta ligilo: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Dezajno-Priskribo

La grandeco de RTG4 μPROM estas 57 KB. Uzantaplikoj kiuj ne superas la μPROM-grandecon povas esti stokitaj en μPROM kaj efektivigitaj de internaj Grandaj SRAM-memoroj (LSRAM). Uzantaplikoj kiuj superas la μPROM-grandecon devas esti stokitaj en ekstera ne-volatila memoro. En ĉi tiu kazo, ekŝargilo ekzekutanta de μPROM estas postulata por pravalorigi internajn aŭ eksterajn SRAM-memorojn kun la cela aplikaĵo de la ne-volatila memoro.
La referencdezajno montras la ekŝargilkapablecon kopii la celprogramon (de grandeco 7 KB) de SPI-fulmo al DDR-memoro, kaj ekzekuti de la DDR-memoro. La ekŝargilo estas ekzekutita de internaj memoroj. La kodsekcio situas en μPROM, kaj la datensekcio situas en la interna Granda SRAM (LSRAM).

Notu: Por pliaj informoj pri kiel konstrui la Mi-V-ŝargilon Libero-projekton kaj kiel konstrui SoftConsole-projekton, raportu al TU0775: PolarFire FPGA: Konstruado de Mi-V Processor Subsystem Tutorial.
Figuro 1 montras la supranivelan blokdiagramon de la dezajno.

Figuro 1 • Supra Nivela Blokdiagramo

Kiel montrite en Figuro 1, la sekvaj punktoj priskribas la datumfluon de la dezajno:

• La Mi-V-procesoro ekzekutas la ekŝargilon de la μPROM kaj elektitaj LSRAMoj. La ekŝargilo interfacas kun la GUI per la CoreUARTapb-bloko kaj atendas la komandojn.
• Kiam la SPI-fulmprogramkomando estas ricevita de la GUI, la ekŝargilo programas la SPI-fulmo kun la cela aplikaĵo ricevita de la GUI.
• Kiam la ekfunkciigo estas ricevita de la GUI, la ekŝargilo kopias la aplikaĵkodon de la SPI-fulmo al DDR kaj tiam ekzekutas ĝin de DDR.

Horloĝa Strukturo
Ekzistas du horloĝdomajnoj (40 MHz kaj 20 MHz) en la dezajno. La enkonstruita 50 MHz-kristala oscilatoro estas konektita al la PF_CCC-bloko kiu generas 40 MHz kaj 20 MHz-horloĝojn. La 40 MHz-sistemhorloĝo veturas la kompletan Mi-V-procesorsubsistemon krom μPROM. La 20 MHz-horloĝo veturas la RTG4 μPROM kaj la RTG4 μPROM APB-interfacon. RTG4 μPROM subtenas horloĝfrekvencon de ĝis 30 MHz. DDR_FIC estas agordita por la AHB-businterfaco, kiu funkcias ĉe 40 MHz. La DDR-memoro funkcias ĉe 320 MHz.
Figuro 2 montras la horloĝan strukturon.

Figuro 2 • Horloĝa Strukturo

Restarigi Strukturo
La POWER_ON_RESET_N kaj la LOCK-signaloj estas AND-aj, kaj la eliga signalo (INIT_RESET_N) estas uzata por restarigi la RTG4FDDRC_INIT-blokon. Post liberigo de la FDDR-restarigo, la FDDR-regilo estas pravigita, kaj tiam la signalo INIT_DONE estas asertita. La signalo INIT_DONE estas uzata por restarigi la Mi-V-procesoron, ekstercentrajn kaj aliajn blokojn en la dezajno.

Figuro 3 • Restarigi Strukturo

Aparataro Efektivigo
Figuro 4 montras la Libero-dezajnon de la referenca dezajno Mi-V.

Figuro 4 • SmartDesign Modulo

Notu: Ekrankopio de Libero SmartDesign montrita en ĉi tiu aplika noto estas nur por ilustra celo. Malfermu la projekton Libero por vidi la plej novajn ĝisdatigojn kaj IP-versiojn.

IP-Blokoj
Figuro 2 listigas la IP-blokojn uzitajn en la Mi-V-procesora subsistema referencdezajno kaj ilia funkcio.

Tabelo 2 • IP-Blokoj1

Ĉiuj IP-uzantgvidiloj kaj manlibroj haveblas ĉe Libero SoC -> Katalogo.

RTG4 μPROM stokas ĝis 10,400 36-bitaj vortoj (374,400 bitoj da datenoj). Ĝi subtenas nur legajn operaciojn dum normala aparato-operacio post kiam la aparato estas programita. La MIV_RV32_C0-procesorkerno konsistas el instrukcio-preno-unuo, ekzekutdukto, kaj datummemorsistemo. La MIV_RV32_C0-procesora memorsistemo inkluzivas instrukcian kaŝmemoron kaj datumkaŝmemoron. La MIV_RV32_C0-kerno inkludas du eksterajn AHB-interfacojn - la AHB-memoro (MEM) busmastro-interfaco kaj la AHB Memory Mapped I/O (MMIO) busa majstra interfaco. La kaŝregilo uzas la AHB MEM-interfacon por replenigi la instrukciojn kaj la datumkaŝmemorojn. La AHB MMIO-interfaco estas uzita por nekaŝmemorigita aliro al I/O-periferiaĵoj.

La memormapoj de la AHB MMIO-interfaco kaj la MEM-interfaco estas 0x60000000 ĝis 0X6FFFFFFF kaj 0x80000000 ĝis 0x8FFFFFFF, respektive. La rekomencigita vektoradreso de la procesoro estas agordebla. La restarigo de la MIV_RV32_C0 estas aktiva-malalta signalo, kiu devas esti de-asertita sinkronigita kun la sistema horloĝo per rekomencigita sinkronigilo.

La MIV_RV32_C0-procesoro aliras la aplikaĵan ekzekutmemoron uzante la AHB MEM-interfacon. La businstanco CoreAHBLite_C0_0 estas agordita por disponigi 16 sklavajn fendojn, ĉiu de grandeco 1 MB. La RTG μPROM-memoro, kaj RTG4FDDRC-blokoj estas ligitaj al tiu buso. La μPROM estas uzata por stoki la ekŝargilan aplikaĵon.

La MIV_RV32_C0-procesoro direktas la datumtransakciojn inter adresoj 0x60000000 kaj 0x6FFFFFFF al la MMIO-interfaco. La MMIO-interfaco estas konektita al la CoreAHBLite_C1_0-buso por komuniki kun ekstercentraj ligitaj al siaj sklavfendetoj. La businstanco CoreAHBLite_C1_0 estas agordita por disponigi 16 sklavajn fendojn, ĉiu de grandeco 256 MB. La UART, CoreSPI, kaj CoreGPIO-ekscentraloj estas ligitaj al la CoreAHBLite_C1_0-buso per la CoreAHBTOAPB3-ponto kaj la CoreAPB3-buso.

Memormapo
Tablo 3 listigas la memormapon de la memoroj kaj ekstercentraj.

Tabelo 3 • Memormapo

Programaro Efektivigo

La referenca dezajno files inkluzivas la SoftConsole laborspacon kiu enhavas la sekvajn programajn projektojn:

• Ekŝargilo
• Cela Apliko

Ekŝargilo
La ekŝargila aplikaĵo estas programita sur la μPROM dum aparato-programado. La ekŝargilo efektivigas la sekvajn funkciojn:

• Programante la SPI-Fulmon kun la cela aplikaĵo.
• Kopiante la cel-aplikaĵon de SPI Flash al DDR3-memoro.
• Ŝanĝante la programekzekuton al la cela aplikaĵo disponebla en DDR3-memoro.
  La ekŝargila aplikaĵo devas esti ekzekutita de μPROM kun LSRAM kiel stako. Tial, la adresoj de ROM kaj RAM en la ligilmanuskripto estas fiksitaj al la komenca adreso de μPROM kaj nomumitaj LSRAMoj, respektive. La kodsekcio estas ekzekutita de ROM kaj datumsekcio estas efektivigita de RAM kiel montrite en Figuro 5.

Figuro 5 • Bootloader Linker Skripto

La ligila skripto (microsemi-riscv-ram_rom.ld) estas havebla ĉe la
SoftConsole_Project\mivrv32im-bootloader dosierujo de la dezajno files.

Cela Apliko
La cela aplikaĵo palpebrumas la surŝipajn LED-ojn 1, 2, 3 kaj 4 kaj presas UART-mesaĝojn. La cela aplikaĵo devas esti ekzekutita el DDR3-memoro. Tial, la kodo kaj staksekcioj en la ligila skripto estas agordita al la komenca adreso de DDR3-memoro kiel montrite en Figuro 6.

Figuro 6 • Celo-Aplika Ligilo-Skripto

La ligila skripto (microsemi-riscv-ram.ld) estas havebla ĉe la SoftConsole_Project\miv-rv32imddr- aplikaĵa dosierujo de la dezajno files.

Agordo de la Aparataro

La sekvaj paŝoj priskribas kiel agordi la aparataron:

1. Certigu, ke la tabulo estas malŝaltita per la SW6-ŝaltilo.
2. Konektu la jumpers al la evoluiga kit RTG4, kiel montrite en la sekva tabelo:
   Tabelo 4 • Saltistoj

   Saltanto	Pinglo De	Pin To	Komentoj
   J11, J17, J19, J23, J26, J21, J32, kaj J27	1	2	Defaŭlte
   J16	2	3	Defaŭlte
   J33	1	2	Defaŭlte
   	3	4

3. Konektu la gastigan komputilon al la konektilo J47 per la USB-kablo.
4. Certigu, ke la USB al UART-pontaj ŝoforoj estas aŭtomate detektitaj. Ĉi tio povas esti kontrolita en la aparata administranto de la gastiga komputilo.
5. Kiel montrite en Figuro 7, la havenaj propraĵoj de COM13 montras, ke ĝi estas konektita al USB Seria Konvertilo C. Tial, COM13 estas elektita en ĉi tiu ekz.ample. La COM-havennombro estas sistemo-specifa.
   Figuro 7 • Aparato-Administranto
   Notu: Se la USB al UART-pontaj ŝoforoj ne estas instalitaj, elŝutu kaj instalu la ŝoforojn de www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. Konektu la nutradon al J9-konektilo kaj ŝaltu la nutran ŝaltilon, SW6.

Figuro 8 • RTG4 Development Kit

Prizorgante la Demonstracion

Ĉi tiu ĉapitro priskribas paŝojn por programi la RTG4-aparaton kun la referenca dezajno, programante la SPI-Fulmon per la cela aplikaĵo, kaj ekfunkciigante la celan aplikaĵon de DDR-memoro uzante la Mi-V Bootloader GUI.

Ruli la demo implikas la sekvajn paŝojn:

1. Programado de la RTG4-Aparato, paĝo 11
2. Funkcianta la Mi-V Bootloader, paĝo 11

Programado de la RTG4-Aparato
La RTG4-aparato povas esti programita aŭ uzante FlashPro Express aŭ Libero SOC.

• Programi la Disvolvan Ilaron RTG4 kun la laboro file provizita kiel parto de la dezajno files uzante FlashPro Express-programaron, konsultu Apendicon 1: Programado de la Aparato Uzante FlashPro Express,paĝo 14.
• Por programi la aparaton per Libero SoC, rigardu Apendico 2: Programado de la Aparato Uzante Libero SoC, paĝo 17.

Kurante la Mi-V Bootloader
Post sukcesa kompletigo de programado, sekvu ĉi tiujn paŝojn:

1. Rulu la setup.exe file havebla ĉe la sekva dezajno files loko.
   <$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. Sekvu la instalan sorĉiston por instali la aplikaĵon Bootloader GUI.
   Figuro 9 montras la RTG4 Mi-V Bootloader GUI.
   Figuro 9 • Mi-V Bootloader GUI
3. Elektu la COM-havenon konektitan al USB Seria Konvertilo C kiel montrite en Figuro 7.
4. Alklaku la butonon konekti. Post sukcesa konekto la Ruĝa indikilo fariĝas Verda kiel montrite en Figuro 10.
   Figuro 10 • Konekti COM-Havenon
5. Alklaku la butonon Importi kaj elektu la celan aplikaĵon file (.bin). Post importado, la vojo de la file estas montrata sur la GUI kiel montrite en Figuro 11.
   <$Download_Directory>\rtg4_ac490_df\Source_files
   Figuro 11 • Importi la Celan Aplikon File
6. Kiel montrite en Figuro 11, alklaku la opcion Program SPI Flash por programi la celan aplikaĵon sur la SPI Flash. Pop-up estas montrata post kiam la SPI-Fulmo estas programita kiel montrite en Figuro 12. Alklaku OK.
   Figuro 12 • SPI-Fulmo Programita
7. Elektu la opcion Start Boot por kopii la aplikaĵon de SPI Flash al DDR3-memoro kaj komenci ekzekuti la aplikaĵon el DDR3-memoro. Post sukcesa lanĉo de la cela aplikaĵo el DDR3-memoro, la aplikaĵo presas UART-mesaĝojn kaj palpebrumas enŝipe de la uzanto LED1, 2, 3 kaj 4 kiel montrite en Figuro 13.
   Figuro 13 • Efektivigu Aplikon De DDR
8. La aplikaĵo funkcias de la DDR3-memoro kaj ĉi tio finas la pruvon. Fermu la Mi-V Bootloader GUI.

Programado de la Aparato Uzante FlashPro Express

Ĉi tiu sekcio priskribas kiel programi la RTG4-aparaton kun la programa laboro file uzante FlashPro Express.

Por programi la aparaton, faru la sekvajn paŝojn:

1. Certigu, ke la jumper-agordoj sur la tabulo estas la samaj kiel tiuj listigitaj en Tabelo 3 de UG0617:
   RTG4 Development Kit Uzantgvidilo.
2. Laŭvole, jumper J32 povas esti agordita por konekti pinglojn 2-3 kiam vi uzas eksteran FlashPro4, FlashPro5, aŭ FlashPro6 programisto anstataŭ la defaŭlta jumper agordo por uzi la enigitan FlashPro5.
   Notu: La nutradŝaltilo, SW6 devas esti malŝaltita dum farado de la jumper-konektoj.
3. Konektu la elektran kablon al la J9-konektilo sur la tabulo.
4. Ŝaltu la nutran ŝaltilon SW6.
5. Se vi uzas la enigitan FlashPro5, konektu la USB-kablon al konektilo J47 kaj la gastiga komputilo.
   Alternative, se vi uzas eksteran programilon, konektu la rubandkablon al la JTAG kaplinio J22 kaj konektu la programilon al la gastiga komputilo.
6. Sur la gastiganta komputilo, lanĉu la programon FlashPro Express.
7. Alklaku Nova aŭ elektu Novan Laborprojekton el FlashPro Express Job el Projekt-menuo por krei novan laborprojekton, kiel montrite en la sekva figuro.
   Figuro 14 • FlashPro Express Job Project
8. Enigu la jenon en la dialogujo Nova Laborprojekto de FlashPro Express Job:
   • Programado laboro file: Klaku Foliumi, kaj navigu al la loko kie la .job file troviĝas kaj elektu la file. La defaŭlta loko estas: \rtg4_ac490_df\Programming_Job
   • Loko de la laborprojekto de FlashPro Express: Klaku Foliumi kaj navigu al la dezirata loko de la projekto de FlashPro Express.
     Figuro 15 • Nova Job Project de FlashPro Express Job
9. Klaku OK. La bezonata programado file estas elektita kaj preta por esti programita en la aparato.
10. La fenestro de FlashPro Express aperas kiel montrite en la sekva figuro. Konfirmu, ke programnumero aperas en la kampo Programisto. Se ĝi ne faras, konfirmu la tabulkonektojn kaj alklaku Refreŝigi/Rescani Programistojn.
    Figuro 16 • Programado de la Aparato
11. Alklaku RUN. Kiam la aparato estas programita sukcese, statuso RUN PASSED montriĝas kiel montrite en la sekva figuro.
    Figuro 17 • FlashPro Express—RUN PASIS
12. Fermu FlashPro Express aŭ alklaku Eliri en la langeto Projekto.

Programado de la Aparato Uzante Libero SoC

La referenca dezajno files inkluzivas la Mi-V-procesora subsistema projekto kreita per Libero SoC. La RTG4-aparato povas esti programita per Libero SoC. La projekto Libero SoC estas tute konstruita kaj funkciigata de Sintezo, Loko kaj Itinero, Timing Verification, FPGA Array Data Generation, Ĝisdatigi μPROM Memoro-Enhavo, Bitstream Generation, FPGA Programming.

La Libero-dezajnofluo estas montrita en la sekva figuro.

Figuro 18 • Libero Design Flow

Por programi la RTG4-aparaton, la projekto de subsistemprocesora Mi-V devas esti malfermita en Libero SoC kaj la sekvaj paŝoj devas esti rekuritaj:

1. Ĝisdatigu la Memorenhavon de uPROM: En ĉi tiu paŝo, μPROM estas programita per la aplikaĵo de ekŝargilo.
2. Bitstream Generacio: En ĉi tiu paŝo, la Ijobo file estas generita por la RTG4-aparato.
3. FPGA-Programado: En ĉi tiu paŝo, la RTG4-aparato estas programita per la Laboro file.

Sekvu ĉi tiujn paŝojn:

1. De Libero Design Flow, elektu Ĝisdatigu uPROM-Memoria Enhavo.
2. Kreu klienton uzante la opcion Aldoni.
3. Elektu la klienton kaj poste elektu la opcion Redakti.
4. Elektu Enhavon el file kaj tiam elektu la Foliumi opcion kiel montrite en Figuro 19.
   Figuro 19 • Redakti Datuman Stokan Klienton
5. Iru al la sekva dezajno files loko kaj elektu la miv-rv32im-bootloader.hex file kiel montrite en Figuro 20. <$Download_Directory>\rtg4_ac490_df
   • Agordu la File Tajpu kiel Intel-Hex (*.hex).
   • Elektu Uzu relativan vojon el projekta dosierujo.
   • Klaku OK.
     Figuro 20 • Import Memoro File
6. Klaku OK.
   La enhavo de μPROM estas ĝisdatigita.
7. Duoble alklaku Generu Bitstream kiel montrite en Figuro 21.
   Figuro 21 • Generu Bitstream
8. Duoble alklaku Run PROGRAM Action por programi la aparaton kiel montrite en Figuro 21.
   La RTG4-aparato estas programita. Vidu Rulado de la Demo, paĝo 11.

Rulante la TCL-Skripton

TCL-skriptoj estas disponigitaj en la dezajno files dosierujo sub dosierujo TCL_Scripts. Se necese, la dezajnofluo povas esti reproduktita de Dezajna Efektivigo ĝis generacio de laboro file.

Por ruli la TCL, sekvu la paŝojn sube:

1. Lanĉu la programon Libero.
2. Elektu Projekton > Efektivigu Skripton...
3. Klaku Foliumi kaj elektu script.tcl el la elŝutita dosierujo TCL_Scripts.
4. Alklaku Kuri.

Post sukcesa ekzekuto de TCL-skripto, Libero-projekto estas kreita ene de TCL_Scripts-dosierujo.
Por pliaj informoj pri TCL-skriptoj, raportu al rtg4_ac490_df/TCL_Scripts/readme.txt.
Vidu al Libero® SoC TCL Command Reference Guide por pliaj detaloj pri TCL-komandoj. Kontaktu
Teknika Subteno por ajnaj demandoj renkontitaj dum rulado de la TCL-skripto.

Microsemi faras neniun garantion, reprezentadon aŭ garantion koncerne la informojn enhavitajn ĉi tie aŭ la taŭgecon de ĝiaj produktoj kaj servoj por iu ajn aparta celo, nek Microsemi supozas ajnan respondecon de la apliko aŭ uzo de ajna produkto aŭ cirkvito. La produktoj venditaj ĉi-suba kaj ĉiuj aliaj produktoj venditaj de Microsemi estis submetitaj al limigitaj provoj kaj ne devus esti uzataj kune kun misi-kritika ekipaĵo aŭ aplikoj. Oni kredas, ke ajnaj agadospecifoj estas fidindaj sed ne estas kontrolitaj, kaj Aĉetanto devas fari kaj plenumi ĉiujn agadojn kaj aliajn provojn de la produktoj, sole kaj kune kun aŭ instalitaj en iuj finaj produktoj. Aĉetanto ne dependas de iuj datumoj kaj agado-specifoj aŭ parametroj provizitaj de Microsemi. Estas la respondeco de la Aĉetanto sendepende determini taŭgecon de iuj produktoj kaj testi kaj kontroli la samon. La informoj provizitaj de Microsemi ĉi-sube estas provizitaj "kiel estas, kie estas" kaj kun ĉiuj misfunkciadoj, kaj la tuta risko asociita kun tiaj informoj estas tute kun la Aĉetanto. Microsemi ne donas, eksplicite aŭ implicite, al iu ajn partio ajnajn patentajn rajtojn, licencojn, aŭ ajnajn aliajn IP-rajtojn, ĉu koncerne tiajn informojn mem aŭ io ajn priskribitan per tiaj informoj. Informoj provizitaj en ĉi tiu dokumento estas proprieta de Microsemi, kaj Microsemi rezervas la rajton fari ajnajn ŝanĝojn al la informoj en ĉi tiu dokumento aŭ al ajnaj produktoj kaj servoj iam ajn sen avizo.

Pri Microsemi
Microsemi, tute posedata filio de Microchip Technology Inc. (Nasdaq: MCHP), ofertas ampleksan biletujon de duonkonduktaĵoj kaj sistemaj solvoj por aerospaco kaj defendo, komunikado, datumcentro kaj industriaj merkatoj. Produktoj inkluzivas alt-efikecajn kaj radiad-harditajn analogajn mikssignajn integrajn cirkvitojn, FPGAojn, SoCojn kaj ASICojn; produktoj pri administrado de potenco; tempaj kaj sinkronigaj aparatoj kaj precizaj tempaj solvoj, fiksante la mondan normon por tempo; aparatoj pri voĉa prilaborado; RF-solvoj; diskretaj komponantoj; entreprenaj stokado kaj komunikado solvoj, sekureco teknologioj kaj skalebla kontraŭ-tamper produktoj; Eterretaj solvoj; Power-over-Ethernet ICs kaj midspans; same kiel laŭmendajn dezajnokapablojn kaj servojn. Lernu pli ĉe www.microsemi.com.

Microsemi Ĉefsidejo
One Enterprise, Aliso Viejo,
CA 92656 Usono
Ene de Usono: +1 800-713-4113
Ekster Usono: +1 949-380-6100
Vendo: +1 949-380-6136
Fakso: +1 949-215-4996
Retpoŝto: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, tute posedata filio de Microchip Technology Inc. Ĉiuj rajtoj rezervitaj. Microsemi kaj la Microsemi-emblemo estas registritaj varmarkoj de Microsemi Corporation. Ĉiuj aliaj varmarkoj kaj servomarkoj estas la posedaĵo de siaj respektivaj posedantoj

Dokumentoj/Rimedoj

Microsemi AC490 RTG4 FPGA: Konstruado de Mi-V-Procesora Subsistemo [pdf] Uzantogvidilo AC490 RTG4 FPGA Konstruado de Mi-V-Procesoro-Subsistemo, AC490 RTG4, FPGA Konstruado de Mi-V-Procesoro-Subsistemo, Mi-V-Procesoro-Subsistemo

Referencoj

• Uzanto Manlibro