Microsemi AC490 RTG4 FPGA: Custruì un Sottosistema di Processor Mi-V

Storia di rivisione

A storia di rivisione descrive i cambiamenti chì sò stati implementati in u documentu. I cambiamenti sò listati per rivisione, cuminciendu cù a publicazione più attuale.

Revisione 3.0

Eccu un riassuntu di i cambiamenti fatti in sta rivisione.

• Mise à jour du document pour Libero SoC v2021.2.
• Figura 1 aghjurnata, pagina 3 à Figura 3, pagina 5.
• Sostituitu Figura 4, pagina 5, Figura 5, pagina 7, è Figura 18, pagina 17.
• Tabella aghjurnata 2, pagina 6 è Tabella 3, pagina 7.
• Appendice 1 aghjuntu: Programmazione di u Dispositivu Utilizendu FlashPro Express, pagina 14.
• Appendice 3 aghjuntu: Esecuzione di u Script TCL, pagina 20.
• Eliminate e referenze à i numeri di versione di Libero.

Revisione 2.0
U seguente hè un riassuntu di i cambiamenti fatti in sta rivisione.

• Aghjunghjite infurmazione nantu à a selezzione di u portu COM in Configurazione di u Hardware, pagina 9.
• Aghjurnatu cumu selezziunate u portu COM appropritatu in Esecuzione di a Demo, pagina 11.

Revisione 1.0
A prima publicazione di u documentu.

Custruì un Sottosistema di Processore Mi-V

Microchip offre l'IP di u processore Mi-V, un processore RISC-V 32-bit è una catena di strumenti software per sviluppà disinni basati nantu à u processore RISC-V. RISC-V, una architettura di set di istruzioni aperta standard (ISA) sottu a guvernazione di a Fundazione RISC-V, offre numerosi benefici, chì includenu l'abilità di a cumunità open source per pruvà è migliurà i core à un ritmu più veloce cà l'ISA chjusi.
I FPGA RTG4® supportanu u processore soft Mi-V per eseguisce l'applicazioni d'utilizatori. Questa nota di l'applicazione descrive cumu custruisce un sottosistema di processore Mi-V per eseguisce una applicazione d'utilizatore da a RAM di tela designata o memoria DDR.

Requisiti di Design
A tavula seguente lista i requisiti hardware è software per eseguisce a demo.

Table 1 • Requisiti di Design

Software

• Libero® System-on-Chip (SoC)
• FlashPro Express
• SoftConsole

Nota: Vede u readme.txt file furnitu in u disignu files per e versioni di software utilizati cù stu disignu di riferimentu.

Nota: Libero SmartDesign è screenshots di cunfigurazione mostrati in sta guida sò solu per scopi illustrativi.
Apertura u disignu Libero per vede l'ultime aghjurnamenti.

Prerequisites

Prima di principià:

1. Scaricate è installate Libero SoC (cum'è indicatu in u websitu per stu disignu) nantu à u PC host da u locu seguente: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. Per u disignu demo files ligame di scaricamentu: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Descrizione di u Disegnu

A dimensione di RTG4 μPROM hè 57 KB. L'applicazioni di l'utilizatori chì ùn superanu micca a dimensione μPROM ponu esse almacenati in μPROM è eseguite da e memorie interne Large SRAM (LSRAM). L'applicazioni di l'utilizatori chì superanu a dimensione μPROM deve esse almacenata in una memoria esterna non volatile. In questu casu, un bootloader chì eseguisce da μPROM hè necessariu per inizializà i ricordi SRAM interni o esterni cù l'applicazione di destinazione da a memoria non volatile.
U disignu di riferimentu mostra a capacità di bootloader per copià l'applicazione di destinazione (di dimensione 7 KB) da SPI flash à memoria DDR, è eseguisce da a memoria DDR. U bootloader hè eseguitu da i ricordi interni. A seccione di codice si trova in μPROM, è a seccione di dati hè situata in a Large SRAM interna (LSRAM).

Nota: Per più infurmazione nantu à cumu custruisce u prughjettu di u bootloader Mi-V Libero è cumu fà u prughjettu SoftConsole, riferite à TU0775: PolarFire FPGA: Custruì un Tutorial di Sottosistema di Processore Mi-V
A Figura 1 mostra u schema di bloccu di u livellu superiore di u disignu.

Figura 1 • Top Level Block Diagram

Comu mostra in a Figura 1, i punti seguenti descrizanu u flussu di dati di u disignu:

• U processore Mi-V esegue u bootloader da a μPROM è LSRAM designate. U bootloader interfaccia cù a GUI attraversu u bloccu CoreUARTapb è aspetta i cumandamenti.
• Quandu u cumandamentu di u prugramma SPI flash hè ricevutu da a GUI, u bootloader programa u SPI flash cù l'applicazione di destinazione ricevuta da a GUI.
• Quandu u cumandamentu di boot hè ricevutu da a GUI, u bootloader copia u codice di l'applicazione da u SPI flash à DDR è poi eseguisce da DDR.

Strutture di clock
Ci hè dui domini di clock (40 MHz è 20 MHz) in u disignu. L'oscillatore di cristallo 50 MHz à bordu hè cunnessu à u bloccu PF_CCC chì genera clock 40 MHz è 20 MHz. U clock di u sistema di 40 MHz guida u sottosistema di processore Mi-V cumpletu eccettu μPROM. L'orologio di 20 MHz guida l'interfaccia RTG4 μPROM è l'interfaccia RTG4 μPROM APB. RTG4 μPROM supporta una frequenza di clock finu à 30 MHz. DDR_FIC hè cunfiguratu per l'interfaccia di bus AHB, chì opera à 40 MHz. A memoria DDR opera à 320 MHz.
A figura 2 mostra a struttura di u clock.

Figura 2 • Structure di u Clocking

Resetta a struttura
U POWER_ON_RESET_N è i segnali LOCK sò ANDed, è u signale di output (INIT_RESET_N) hè utilizatu per resettà u bloccu RTG4FDDRC_INIT. Dopu avè liberatu u reset FDDR, u controller FDDR hè inizializatu, è dopu u signale INIT_DONE hè affirmatu. U signale INIT_DONE hè utilizatu per resettà u processore Mi-V, periferiche è altri blocchi in u disignu.

Figura 3 • Reset Structure

Implementazione di hardware
A Figura 4 mostra u disignu Libero di u disignu di riferimentu Mi-V.

Figura 4 • SmartDesign Module

Nota: A screenshot di Libero SmartDesign mostrata in questa nota di l'applicazione hè solu per scopi illustrativi. Apertura u prugettu Libero per vede l'ultime aghjurnamenti è e versioni IP.

Blocchi IP
A figura 2 lista i blocchi IP utilizati in u disignu di riferimentu di u sottosistema di processore Mi-V è a so funzione.

Table 2 • IP Blocks1

Tutte e guide d'usu IP è i manuali sò dispunibuli da Libero SoC -> Catalogu.

RTG4 μPROM immagazzina finu à 10,400 parole a 36 bit (374,400 bit di dati). Supporta solu operazioni di lettura durante u funziunamentu normale di u dispositivu dopu chì u dispusitivu hè programatu. U core di u processore MIV_RV32_C0 comprende una unità di ricerca d'istruzzioni, una pipeline di esecuzione è un sistema di memoria di dati. U sistema di memoria di u processore MIV_RV32_C0 include cache d'istruzzioni è cache di dati. U core MIV_RV32_C0 include duie interfacce AHB esterne - l'interfaccia master di bus di memoria AHB (MEM) è l'interfaccia master di bus AHB Memory Mapped I/O (MMIO). U controller di cache usa l'interfaccia AHB MEM per rinfriscà l'istruzzioni è i cache di dati. L'interfaccia AHB MMIO hè aduprata per un accessu senza cache à periferiche I/O.

I carte di memoria di l'interfaccia AHB MMIO è l'interfaccia MEM sò 0x60000000 à 0X6FFFFFFF è 0x80000000 à 0x8FFFFFFF, rispettivamente. L'indirizzu vettoriale di reset di u processatore hè configurabile. U resettore di MIV_RV32_C0 hè un signalu attivu-bassu, chì deve esse dispostu in sincronia cù u clock di u sistema per mezu di un sincronizatore di reset.

U processore MIV_RV32_C0 accede à a memoria di esecuzione di l'applicazione utilizendu l'interfaccia AHB MEM. L'istanza di u bus CoreAHBLite_C0_0 hè cunfigurata per furnisce 16 slots slave, ognunu di dimensione 1 MB. A memoria RTG μPROM, è i blocchi RTG4FDDRC ​​sò cunnessi à stu bus. A μPROM hè aduprata per almacenà l'applicazione bootloader.

U processatore MIV_RV32_C0 dirige e transazzione di dati trà l'indirizzi 0x60000000 è 0x6FFFFFFF à l'interfaccia MMIO. L'interfaccia MMIO hè cunnessu à u bus CoreAHBLite_C1_0 per cumunicà cù periferiche cunnessi à i so slots slave. L'istanza di u bus CoreAHBLite_C1_0 hè cunfigurata per furnisce 16 slot slave, ognunu di dimensione 256 MB. I periferichi UART, CoreSPI è CoreGPIO sò cunnessi à u bus CoreAHBLite_C1_0 via u ponte CoreAHBTOAPB3 è u bus CoreAPB3.

Mappa di memoria
A Tabella 3 elenca a mappa di memoria di i ricordi è i periferiche.

Table 3 • Mappa di memoria

Implementazione di u Software

U disignu di riferimentu files include u spaziu di travagliu SoftConsole chì cuntene i seguenti prughjetti di software:

• Bootloader
• Applicazione di destinazione

Bootloader
L'applicazione bootloader hè programata nantu à a μPROM durante a prugrammazione di u dispositivu. U bootloader implementa e seguenti funzioni:

• Programmazione di u SPI Flash cù l'applicazione di destinazione.
• Copia l'applicazione di destinazione da SPI Flash à a memoria DDR3.
• Cambia l'esecuzione di u prugramma à l'applicazione di destinazione dispunibule in memoria DDR3.
  L'applicazione bootloader deve esse eseguita da μPROM cù LSRAM cum'è stack. Dunque, l'indirizzi di ROM è RAM in u script di linker sò stabiliti à l'indirizzu iniziale di μPROM è LSRAM designati, rispettivamente. A sezione di codice hè eseguita da a ROM è a sezione di dati hè eseguita da a RAM cum'è mostra in Figura 5.

Figura 5 • Bootloader Linker Script

U script di linker (microsemi-riscv-ram_rom.ld) hè dispunibule à u
SoftConsole_Project\mivrv32im-bootloader cartulare di u disignu files.

Applicazione di destinazione
L'applicazione di destinazione lampeggia i LED integrati 1, 2, 3 è 4 è stampa i missaghji UART. L'applicazione di destinazione deve esse eseguita da a memoria DDR3. Dunque, u codice è e sezioni di stack in u script di linker sò stabiliti à l'indirizzu iniziale di a memoria DDR3 cum'è mostra in Figura 6.

Figura 6 • Target Application Linker Script

U script di linker (microsemi-riscv-ram.ld) hè dispunibule in u cartulare SoftConsole_Project\miv-rv32imddr- applicazione di u disignu files.

Configurazione di u Hardware

I seguenti passi descrizanu cumu cunfigurà u hardware:

1. Assicuratevi chì a scheda hè spenta cù l'interruttore SW6.
2. Cunnette i jumpers nantu à u kit di sviluppu RTG4, cum'è mostra in a tabella seguente:
   Table 4 • Jumpers

   Jumper	Pin From	Pin à	Cumenti
   J11, J17, J19, J23, J26, J21, J32, è J27	1	2	Default
   J16	2	3	Default
   J33	1	2	Default
   	3	4

3. Cunnette u PC host à u cunnessu J47 cù u cable USB.
4. Assicuratevi chì i cunduttori di u ponte USB à UART sò rilevati automaticamente. Questu pò esse verificatu in u gestore di u dispositivu di u PC host.
5. Comu mostra in a Figura 7, i pruprietà portu di COM13 mostranu chì hè culligatu à USB Serial Converter C. Da quì, COM13 hè sceltu in questu ex.ample. U numeru di portu COM hè specificu di u sistema.
   Figura 7 • Device Manager
   Nota: Se i driver di u ponte USB à UART ùn sò micca stallati, scaricate è installate i driver da www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. Cunnette l'alimentazione à u connettore J9 è accende l'interruttore di alimentazione, SW6.

Figura 8 • Kit di sviluppu RTG4

Curriri a Demo

Stu capitulu descrive i passi per programà u dispusitivu RTG4 cù u disignu di riferimentu, prugrammà u SPI Flash cù l'applicazione di destinazione, è l'iniziu di l'applicazione di destinazione da a memoria DDR utilizendu a GUI Mi-V Bootloader.

L'esecuzione di a demo implica i seguenti passi:

1. Programmazione di u Dispositivu RTG4, pagina 11
2. Esecuzione di u Mi-V Bootloader, pagina 11

Programmazione di u Dispositivu RTG4
U dispusitivu RTG4 pò esse programatu cù FlashPro Express o Libero SOC.

• Per programà u Kit di Sviluppu RTG4 cù u travagliu file furnitu cum'è parte di u disignu files cù u software FlashPro Express, riferite à l'Appendice 1: Programmazione di u Dispositivu cù FlashPro Express, pagina 14.
• Per programà u dispositivu cù Libero SoC, riferite à l'Appendice 2: Programmazione di u Dispositivu cù Libero SoC, pagina 17.

Esecuzione di u Mi-V Bootloader
Dopu a fine di a prugrammazione, seguitate sti passi:

1. Eseguite u setup.exe file dispunibule à u seguente design filelocu s.
   <$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. Segui l'assistente di installazione per installà l'applicazione Bootloader GUI.
   A Figura 9 mostra a GUI di Bootloader RTG4 Mi-V.
   Figura 9 • Mi-V Bootloader GUI
3. Selezziunate u portu COM cunnessu à u USB Serial Converter C cum'è mostra in Figura 7.
4. Cliccate u buttone di cunnessione. Dopu a cunnessione successu, l'indicatore Rossu diventa Verdu cum'è mostra in Figura 10.
   Figura 10 • Connect COM Port
5. Cliccate u buttone Import è selezziunate l'applicazione di destinazione file (.bin). Dopu à impurtà, u percorsu di u file hè visualizatu nantu à a GUI cum'è mostra in Figura 11.
   <$Download_Directory>\rtg4_ac490_df\Source_files
   Figura 11 • Import l'Applicazione Target File
6. Comu mostra in a Figura 11, cliccate nantu à l'opzione Program SPI Flash per programà l'applicazione di destinazione nantu à SPI Flash. Un pop-up hè visualizatu dopu chì u SPI Flash hè programatu cum'è mostra in Figura 12. Cliccate OK.
   Figura 12 • SPI Flash Programatu
7. Selezziunate l'opzione Start Boot per copià l'applicazione da SPI Flash à a memoria DDR3 è cuminciate à eseguisce l'applicazione da a memoria DDR3. Dopu l'avviamentu successu di l'applicazione di destinazione da a memoria DDR3, l'applicazione stampa i missaghji UART è lampeggia l'utilizatori à bordu LED1, 2, 3 è 4 cum'è mostra in Figura 13.
   Figura 13 • Execute Application From DDR
8. L'applicazione funziona da a memoria DDR3 è questu cunclude a demo. Chiudi u Mi-V Bootloader GUI.

Programmazione di u Dispositivu Utilizendu FlashPro Express

Sta rùbbrica descrive cumu si prugrammà u dispusitivu RTG4 cù u travagliu di prugrammazione file utilizendu FlashPro Express.

Per programà u dispusitivu, fate i seguenti passi:

1. Assicuratevi chì i paràmetri di u jumper nantu à a scheda sò listessi in a Tabella 3 di UG0617:
   Guida per l'usu di u kit di sviluppu RTG4.
2. Opzionalmente, u jumper J32 pò esse stallatu per cunnette i pin 2-3 quandu si usa un programatore FlashPro4, FlashPro5, o FlashPro6 esterno invece di l'impostazione di jumper predefinita per utilizà FlashPro5 incrustatu.
   Nota: L'interruttore di l'alimentazione, SW6 deve esse disattivatu mentre facenu e cunnessione di jumper.
3. Cunnette u cable d'alimentazione à u connettore J9 nantu à a scheda.
4. Accendere l'interruttore di alimentazione SW6.
5. Sè aduprate u FlashPro5 integratu, cunnette u cable USB à u connettore J47 è u PC host.
   In alternativa, se utilizate un programatore esternu, cunnette u cable nastro à u JTAG header J22 è cunnette u programatore à u PC host.
6. In u PC host, lanciate u software FlashPro Express.
7. Cliccate New o selezziunate New Job Project da FlashPro Express Job da u menù Project per creà un novu prughjettu di travagliu, cum'è mostra in a figura seguente.
   Figura 14 • FlashPro Express Job Project
8. Inserite i seguenti in a finestra di dialogu New Job Project da FlashPro Express Job:
   • U travagliu di prugrammazione file: Cliccate Sfoglia, è navigate à u locu induve u .job file si trova è selezziunate u file. U locu predeterminatu hè: \rtg4_ac490_df\Programming_Job
   • Locu di u prughjettu di u travagliu FlashPro Express: Cliccate Sfoglia è navigate à u locu di u prughjettu FlashPro Express desideratu.
     Figura 15 • New Job Project da FlashPro Express Job
9. Cliccate OK. A prugrammazione necessaria file hè sceltu è prontu à esse prugrammatu in u dispusitivu.
10. A finestra di FlashPro Express appare cum'è mostra in a figura seguente. Confirmate chì un numeru di programatore appare in u campu di u prugramma. S'ellu ùn hè micca, cunfirmà e cunnessione di u bordu è cliccate Refresh / Rescan Programmers.
    Figura 16 • Programming the Device
11. Cliccate RUN. Quandu u dispusitivu hè programatu successu, un statutu RUN PASSED hè visualizatu cum'è mostra in a figura seguente.
    Figura 17 • FlashPro Express - RUN PASSED
12. Chiudi FlashPro Express o cliccate Esci in a tabulazione Prughjettu.

Programmazione di u Dispositivu Utilizendu Libero SoC

U disignu di riferimentu files include u prughjettu di sottosistema di processore Mi-V creatu cù Libero SoC. U dispusitivu RTG4 pò esse programatu cù Libero SoC. U prughjettu Libero SoC hè cumpletamente custruitu è ​​​​eseguitu da Synthesis, Place and Route, Timing Verification, FPGA Array Data Generation, Update μPROM Memory Content, Bitstream Generation, FPGA Programming.

U flussu di disignu Libero hè mostratu in a figura seguente.

Figura 18 • Libero Design Flow

Per programà u dispositivu RTG4, u prughjettu di u sottosistema di processore Mi-V deve esse apertu in Libero SoC è i seguenti passi devenu esse re-run:

1. Update uPROM Memory Content: In questu passu, μPROM hè programatu cù l'applicazione bootloader.
2. Generazione Bitstream: In questu passu, u Job file hè generatu per u dispusitivu RTG4.
3. Programmazione FPGA: In questu passu, u dispusitivu RTG4 hè programatu cù u Job file.

Segui questi passi:

1. Da Libero Design Flow, sceglite Update uPROM Memory Content.
2. Crea un cliente utilizendu l'opzione Aggiungi.
3. Selezziunate u cliente è dopu sceglite l'opzione Edit.
4. Sceglie u cuntenutu da file è dopu selezziunate l'opzione Browse cum'è mostra in Figura 19.
   Figura 19 • Edit Data Storage Client
5. Navigate à u seguente design files locu è selezziunate u miv-rv32im-bootloader.hex file cum'è mostra in Figura 20. <$Download_Directory>\rtg4_ac490_df
   • Pone u File Type cum'è Intel-Hex (*.hex).
   • Selezziunate Utilizà a strada relative da u cartulare di u prughjettu.
   • Cliccate OK.
     Figura 20 • Import Memory File
6. Cliccate OK.
   U cuntenutu μPROM hè aghjurnatu.
7. Doppiu clicu Generate Bitstream cum'è mostra in Figura 21.
   Figura 21 • Generate Bitstream
8. Doppiu clicu Run PROGRAM Action per programà u dispusitivu cum'è mostra in Figura 21.
   U dispusitivu RTG4 hè programatu. Vede Esecuzione di a Demo, pagina 11.

Esecuzione di u Script TCL

I script TCL sò furniti in u disignu files sottu u cartulare TCL_Scripts. Se necessariu, u flussu di cuncepimentu pò esse riproduciutu da l'implementazione di u disignu finu à a generazione di u travagliu file.

Per eseguisce u TCL, seguitate i passi sottu:

1. Lanciate u software Libero.
2. Selezziunate Prughjettu> Eseguite Script...
3. Cliccate Sfoglia è selezziunate script.tcl da u cartulare TCL_Scripts scaricatu.
4. Cliccate Run.

Dopu l'esekzione successu di u script TCL, u prughjettu Libero hè creatu in u cartulare TCL_Scripts.
Per più infurmazione nantu à i script TCL, riferite à rtg4_ac490_df/TCL_Scripts/readme.txt.
Riferite à Libero® SoC TCL Command Reference Guide per più dettagli nantu à i cumandamenti TCL. Cuntattu
Supportu Tecnicu per ogni dumanda scontru durante l'esecuzione di u script TCL.

Microsemi ùn dà alcuna garanzia, rapprisentazione, o guaranzia in quantu à l'infurmazioni cuntenuti quì o l'adattabilità di i so prudutti è servizii per un scopu particulare, nè Microsemi assume alcuna responsabilità chì deriva da l'applicazione o l'usu di qualsiasi pruduttu o circuitu. I prudutti venduti quì sottu è qualsiasi altri prudutti venduti da Microsemi sò stati sottumessi à una prova limitata è ùn deve micca esse aduprati in cunjunzione cù l'equipaggiu o l'applicazioni critichi per a missione. Ogni specificazione di prestazione hè ritenuta affidabile, ma ùn hè micca verificata, è u Cumpratore deve fà è compie tutte e prestazioni è altre teste di i prudutti, solu è inseme cù, o installati in qualsiasi prudutti finali. L'Acquirente ùn s'appoghjanu micca nantu à e specifiche di dati è di prestazione o parametri furniti da Microsemi. Hè a rispunsabilità di u Cumparatore di determinà indipindentamente l'adattabilità di qualsiasi pruduttu è di pruvà è verificà u listessu. L'infurmazioni furnite da Microsemi quì sottu sò furnite "cum'è, induve hè" è cù tutti i difetti, è tuttu u risicu assuciatu cù tali informazioni hè interamente cù u Cumpratore. Microsemi ùn cuncede, esplicitamente o implicitamente, à alcuna parte alcunu diritti di patenti, licenze, o qualsiasi altri diritti IP, sia in quantu à tali infurmazione stessa o qualcosa descritta da tali informazioni. L'infurmazione furnita in stu documentu hè di proprietà di Microsemi, è Microsemi si riserva u dirittu di fà qualsiasi cambiamenti à l'infurmazioni in stu documentu o à qualsiasi prudutti è servizii in ogni mumentu senza avvisu.

À propositu di Microsemi
Microsemi, una filiale di Microchip Technology Inc. (Nasdaq: MCHP), offre una cartera cumpleta di soluzioni di semiconductor è sistemi per l'aerospaziale è di difesa, cumunicazioni, data center è mercati industriali. I prudutti includenu circuiti integrati di signali mixti analogici d'alta prestazione è di radiazione, FPGA, SoC è ASIC; prudutti di gestione di energia; i dispusitivi di timing è di sincronizazione è suluzione di u tempu precisu, chì stabiliscenu u standard mundiale per u tempu; dispusitivi di trasfurmazioni di voce; suluzione RF; cumpunenti discreti; suluzioni di almacenamento è cumunicazione impresa, tecnulugia di sicurità è scalabile anti-tampi prudutti; suluzioni Ethernet; Power-over-Ethernet IC è midspans; cume capacità di cuncepimentu persunalizatu è servizii. Sapete più à www.microsemi.com.

Sede Microsemi
One Enterprise, Aliso Viejo,
CA 92656 USA
In i Stati Uniti: +1 800-713-4113
Fora di i Stati Uniti: +1 949-380-6100
Vendite: +1 949-380-6136
Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, una filiale di Microchip Technology Inc. Tutti i diritti riservati. Microsemi è u logo Microsemi sò marchi registrati di Microsemi Corporation. Tutti l'altri marchi è marchi di serviziu sò a pruprietà di i so rispettivi pruprietarii

Documenti / Risorse

Microsemi AC490 RTG4 FPGA: Custruì un Sottosistema di Processor Mi-V [pdfGuida di l'utente AC490 RTG4 FPGA Custruisce un Sottosistema di Processor Mi-V, AC490 RTG4, FPGA Custruisce un Sottosistema di Processore Mi-V, Sottosistema di Processore Mi-V

Referenze

• Manuale d'usu