Microsemi AC490 RTG4 FPGA: การสร้างระบบย่อยโปรเซสเซอร์ Mi-V

ประวัติการแก้ไข

ประวัติการแก้ไขจะอธิบายการเปลี่ยนแปลงที่เกิดขึ้นในเอกสาร โดยจะแสดงรายการการเปลี่ยนแปลงตามการแก้ไข โดยเริ่มจากการเผยแพร่ครั้งล่าสุด

การแก้ไขครั้งที่ 3.0

ต่อไปนี้เป็นบทสรุปของการเปลี่ยนแปลงที่เกิดขึ้นในการแก้ไขนี้

• อัปเดตเอกสารสำหรับ Libero SoC v2021.2
• อัปเดต รูปที่ 1 หน้า 3 ถึง รูปที่ 3 หน้า 5
• แทนที่ รูปที่ 4 หน้า 5, รูปที่ 5 หน้า 7 และ รูปที่ 18 หน้า 17
• อัปเดตตารางที่ 2 หน้า 6 และตารางที่ 3 หน้า 7
• เพิ่มภาคผนวก 1: การเขียนโปรแกรมอุปกรณ์โดยใช้ FlashPro Express หน้า 14
• เพิ่มภาคผนวก 3: การเรียกใช้สคริปต์ TCL หน้า 20
• ลบการอ้างอิงถึงหมายเลขเวอร์ชัน Libero

การแก้ไขครั้งที่ 2.0
ต่อไปนี้คือบทสรุปของการเปลี่ยนแปลงที่เกิดขึ้นในการแก้ไขนี้

• เพิ่มข้อมูลเกี่ยวกับการเลือกพอร์ต COM ในการตั้งค่าฮาร์ดแวร์ หน้า 9
• อัปเดตวิธีการเลือกพอร์ต COM ที่เหมาะสมในการรันการสาธิต หน้า 11

การแก้ไขครั้งที่ 1.0
การตีพิมพ์ครั้งแรกของเอกสาร

การสร้างระบบย่อยโปรเซสเซอร์ Mi-V

Microchip นำเสนอโปรเซสเซอร์ IP Mi-V โปรเซสเซอร์ RISC-V 32 บิต และชุดเครื่องมือซอฟต์แวร์สำหรับพัฒนาการออกแบบที่ใช้โปรเซสเซอร์ RISC-V RISC-V ซึ่งเป็นสถาปัตยกรรมชุดคำสั่งเปิดมาตรฐาน (ISA) ภายใต้การกำกับดูแลของ RISC-V Foundation มอบประโยชน์มากมาย ซึ่งรวมถึงการเปิดใช้งานชุมชนโอเพ่นซอร์สเพื่อทดสอบและปรับปรุงคอร์ได้เร็วกว่า ISA แบบปิด
FPGA RTG4® รองรับโปรเซสเซอร์ซอฟต์แวร์ Mi-V เพื่อเรียกใช้แอปพลิเคชันของผู้ใช้ บันทึกการใช้งานนี้จะอธิบายวิธีการสร้างระบบย่อยโปรเซสเซอร์ Mi-V เพื่อเรียกใช้แอปพลิเคชันของผู้ใช้จาก RAM หรือหน่วยความจำ DDR ที่กำหนด

ข้อกำหนดด้านการออกแบบ
ตารางต่อไปนี้แสดงข้อกำหนดฮาร์ดแวร์และซอฟต์แวร์สำหรับการรันการสาธิต

ตารางที่ 1 • ข้อกำหนดการออกแบบ

ซอฟต์แวร์

• Libero® ระบบบนชิป (SoC)
• แฟลชโปร เอ็กซ์เพรส
• ซอฟท์คอนโซล

บันทึก: อ้างอิงถึง readme.txt file ให้ไว้ในการออกแบบ files สำหรับเวอร์ชันซอฟต์แวร์ที่ใช้กับการออกแบบอ้างอิงนี้

บันทึก: ภาพหน้าจอของ Libero SmartDesign และการกำหนดค่าที่แสดงในคู่มือนี้มีวัตถุประสงค์เพื่อเป็นภาพประกอบเท่านั้น
เปิดการออกแบบ Libero เพื่อดูการอัปเดตล่าสุด

ข้อกำหนดเบื้องต้น

ก่อนที่คุณจะเริ่มต้น:

1. ดาวน์โหลดและติดตั้ง Libero SoC (ตามที่ระบุในไฟล์ webไซต์สำหรับการออกแบบนี้) บนโฮสต์พีซีจากตำแหน่งต่อไปนี้: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. สำหรับการออกแบบสาธิต fileลิงค์ดาวน์โหลด: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

คำอธิบายการออกแบบ

ขนาดของ RTG4 μPROM คือ 57 KB แอปพลิเคชันของผู้ใช้ที่ไม่เกินขนาด μPROM สามารถเก็บไว้ใน μPROM และเรียกใช้จากหน่วยความจำ SRAM ขนาดใหญ่ภายใน (LSRAM) ได้ แอปพลิเคชันของผู้ใช้ที่เกินขนาด μPROM จะต้องเก็บไว้ในหน่วยความจำแบบไม่ลบเลือนภายนอก ในกรณีนี้ จำเป็นต้องใช้ bootloader ที่เรียกใช้จาก μPROM เพื่อเริ่มต้นหน่วยความจำ SRAM ภายในหรือภายนอกด้วยแอปพลิเคชันเป้าหมายจากหน่วยความจำแบบไม่ลบเลือน
การออกแบบอ้างอิงแสดงให้เห็นความสามารถของ bootloader ในการคัดลอกแอปพลิเคชันเป้าหมาย (ขนาด 7 KB) จากแฟลช SPI ไปยังหน่วยความจำ DDR และดำเนินการจากหน่วยความจำ DDR bootloader ดำเนินการจากหน่วยความจำภายใน ส่วนโค้ดตั้งอยู่ใน μPROM และส่วนข้อมูลตั้งอยู่ใน SRAM ขนาดใหญ่ภายใน (LSRAM)

บันทึก: สำหรับข้อมูลเพิ่มเติมเกี่ยวกับวิธีการสร้างโครงการ Mi-V bootloader Libero และวิธีการสร้างโครงการ SoftConsole โปรดดูที่ TU0775: PolarFire FPGA: บทช่วยสอนการสร้างระบบย่อยโปรเซสเซอร์ Mi-V
รูปที่ 1 แสดงแผนผังบล็อกระดับบนสุดของการออกแบบ

รูปที่ 1 • แผนผังบล็อกระดับบนสุด

ตามที่แสดงในรูปที่ 1 จุดต่อไปนี้อธิบายการไหลของข้อมูลของการออกแบบ:

• โปรเซสเซอร์ Mi-V ดำเนินการ bootloader จาก μPROM และ LSRAM ที่กำหนด bootloader เชื่อมต่อกับ GUI ผ่านบล็อก CoreUARTapb และรอคำสั่ง
• เมื่อได้รับคำสั่งโปรแกรมแฟลช SPI จาก GUI บูตโหลดเดอร์จะโปรแกรมแฟลช SPI ด้วยแอปพลิเคชันเป้าหมายที่ได้รับจาก GUI
• เมื่อได้รับคำสั่งบูตจาก GUI ตัวโหลดบูตจะคัดลอกโค้ดแอปพลิเคชันจากแฟลช SPI ไปยัง DDR จากนั้นจึงดำเนินการจาก DDR

โครงสร้างการตอกบัตร
การออกแบบมีโดเมนนาฬิกาสองโดเมน (40 MHz และ 20 MHz) ออสซิลเลเตอร์คริสตัลออนบอร์ด 50 MHz เชื่อมต่อกับบล็อก PF_CCC ซึ่งสร้างนาฬิกา 40 MHz และ 20 MHz นาฬิการะบบ 40 MHz ขับเคลื่อนระบบย่อยโปรเซสเซอร์ Mi-V ทั้งหมด ยกเว้น μPROM นาฬิกา 20 MHz ขับเคลื่อน RTG4 μPROM และอินเทอร์เฟซ RTG4 μPROM APB RTG4 μPROM รองรับความถี่นาฬิกาสูงสุด 30 MHz DDR_FIC ถูกกำหนดค่าสำหรับอินเทอร์เฟซบัส AHB ซึ่งทำงานที่ 40 MHz หน่วยความจำ DDR ทำงานที่ 320 MHz
รูปที่ 2 แสดงโครงสร้างการกำหนดเวลา

รูปที่ 2 • โครงสร้างการตอกบัตร

รีเซ็ตโครงสร้าง
สัญญาณ POWER_ON_RESET_N และ LOCK จะถูกดำเนินการด้วยคำสั่ง AND และสัญญาณเอาต์พุต (INIT_RESET_N) จะถูกใช้เพื่อรีเซ็ตบล็อค RTG4FDDRC_INIT หลังจากปล่อยการรีเซ็ต FDDR แล้ว ตัวควบคุม FDDR จะถูกกำหนดค่าเริ่มต้น จากนั้นสัญญาณ INIT_DONE จะถูกยืนยัน สัญญาณ INIT_DONE จะถูกใช้เพื่อรีเซ็ตโปรเซสเซอร์ Mi-V อุปกรณ์ต่อพ่วง และบล็อคอื่นๆ ในการออกแบบ

รูปที่ 3 • รีเซ็ตโครงสร้าง

การติดตั้งฮาร์ดแวร์
รูปที่ 4 แสดงการออกแบบ Libero ของดีไซน์อ้างอิง Mi-V

รูปที่ 4 • โมดูล SmartDesign

บันทึก: ภาพหน้าจอ Libero SmartDesign ที่แสดงในบันทึกแอปพลิเคชันนี้เป็นเพียงภาพประกอบเท่านั้น เปิดโครงการ Libero เพื่อดูการอัปเดตและเวอร์ชัน IP ล่าสุด

IP Blocks IP
รูปที่ 2 แสดงรายการบล็อก IP ที่ใช้ในการออกแบบอ้างอิงระบบย่อยโปรเซสเซอร์ Mi-V และฟังก์ชันของบล็อกเหล่านั้น

ตาราง 2 • บล็อก IP1

คู่มือผู้ใช้และคู่มือ IP ทั้งหมดสามารถหาได้จาก Libero SoC -> Catalog

RTG4 μPROM จัดเก็บคำ 10,400 บิตได้มากถึง 36 คำ (ข้อมูล 374,400 บิต) รองรับเฉพาะการดำเนินการอ่านระหว่างการดำเนินการอุปกรณ์ปกติหลังจากตั้งโปรแกรมอุปกรณ์แล้วเท่านั้น คอร์โปรเซสเซอร์ MIV_RV32_C0 ประกอบด้วยหน่วยการดึงคำสั่ง ไพล์ไลน์การดำเนินการ และระบบหน่วยความจำข้อมูล ระบบหน่วยความจำโปรเซสเซอร์ MIV_RV32_C0 ประกอบด้วยแคชคำสั่งและแคชข้อมูล คอร์ MIV_RV32_C0 ประกอบด้วยอินเทอร์เฟซ AHB ภายนอกสองอินเทอร์เฟซ ได้แก่ อินเทอร์เฟซมาสเตอร์บัสหน่วยความจำ AHB (MEM) และอินเทอร์เฟซมาสเตอร์บัส I/O ที่แมปหน่วยความจำ AHB (MMIO) ตัวควบคุมแคชใช้อินเทอร์เฟซ MEM ของ AHB เพื่อเติมคำสั่งและแคชข้อมูล อินเทอร์เฟซ MMIO ของ AHB ใช้สำหรับการเข้าถึงอุปกรณ์ต่อพ่วง I/O โดยไม่แคช

แผนที่หน่วยความจำของอินเทอร์เฟซ AHB MMIO และอินเทอร์เฟซ MEM คือ 0x60000000 ถึง 0X6FFFFFFF และ 0x80000000 ถึง 0x8FFFFFFF ตามลำดับ ที่อยู่เวกเตอร์รีเซ็ตของโปรเซสเซอร์สามารถกำหนดค่าได้ การรีเซ็ตของ MIV_RV32_C0 เป็นสัญญาณแอคทีฟโลว์ ซึ่งต้องยกเลิกการยืนยันโดยซิงโครไนเซอร์รีเซ็ตนาฬิกาของระบบ

โปรเซสเซอร์ MIV_RV32_C0 เข้าถึงหน่วยความจำการทำงานของแอปพลิเคชันโดยใช้อินเทอร์เฟซ AHB MEM อินสแตนซ์บัส CoreAHBLite_C0_0 ได้รับการกำหนดค่าให้จัดเตรียมสล็อตสเลฟ 16 ช่อง โดยแต่ละช่องมีขนาด 1 MB หน่วยความจำ RTG μPROM และบล็อก RTG4FDDRC ​​เชื่อมต่อกับบัสนี้ μPROM ใช้สำหรับจัดเก็บแอปพลิเคชันบูตโหลดเดอร์

โปรเซสเซอร์ MIV_RV32_C0 ทำหน้าที่กำหนดทิศทางการทำธุรกรรมข้อมูลระหว่างที่อยู่ 0x60000000 และ 0x6FFFFFFF ไปยังอินเทอร์เฟซ MMIO อินเทอร์เฟซ MMIO เชื่อมต่อกับบัส CoreAHBLite_C1_0 เพื่อสื่อสารกับอุปกรณ์ต่อพ่วงที่เชื่อมต่อกับสล็อตสเลฟ อินสแตนซ์บัส CoreAHBLite_C1_0 ได้รับการกำหนดค่าให้จัดเตรียมสล็อตสเลฟ 16 สล็อต โดยแต่ละสล็อตมีขนาด 256 MB อุปกรณ์ต่อพ่วง UART, CoreSPI และ CoreGPIO เชื่อมต่อกับบัส CoreAHBLite_C1_0 ผ่านบริดจ์ CoreAHBTOAPB3 และบัส CoreAPB3

แผนที่ความทรงจำ
ตารางที่ 3 แสดงแผนผังหน่วยความจำของหน่วยความจำและอุปกรณ์ต่อพ่วง

ตาราง 3 • แผนที่หน่วยความจำ

การนำซอฟต์แวร์ไปใช้งาน

การออกแบบอ้างอิง fileรวมถึงพื้นที่ทำงาน SoftConsole ที่มีโปรเจ็กต์ซอฟต์แวร์ต่อไปนี้:

• บูตโหลดเดอร์
• แอปพลิเคชันเป้าหมาย

บูตโหลดเดอร์
แอปพลิเคชัน bootloader จะถูกเขียนโปรแกรมบน μPROM ในระหว่างการเขียนโปรแกรมอุปกรณ์ bootloader จะดำเนินการฟังก์ชันต่อไปนี้:

• การเขียนโปรแกรม SPI Flash ด้วยแอปพลิเคชันเป้าหมาย
• การคัดลอกแอปพลิเคชันเป้าหมายจาก SPI Flash ไปยังหน่วยความจำ DDR3
• การสลับการทำงานของโปรแกรมไปยังแอปพลิเคชันเป้าหมายที่มีอยู่ในหน่วยความจำ DDR3
  แอปพลิเคชัน bootloader จะต้องดำเนินการจาก μPROM โดยใช้ LSRAM เป็นสแต็ก ดังนั้น ที่อยู่ของ ROM และ RAM ในสคริปต์ลิงก์เกอร์จึงถูกตั้งค่าเป็นที่อยู่เริ่มต้นของ μPROM และ LSRAM ที่กำหนดตามลำดับ ส่วนโค้ดจะดำเนินการจาก ROM และส่วนข้อมูลจะดำเนินการจาก RAM ตามที่แสดงในรูปที่ 5

รูปที่ 5 • สคริปต์ลิงก์ Bootloader

สคริปต์ลิงก์ (microsemi-riscv-ram_rom.ld) พร้อมใช้งานที่
โฟลเดอร์ SoftConsole_Project\mivrv32im-bootloader ของการออกแบบ files.

แอปพลิเคชันเป้าหมาย
แอปพลิเคชันเป้าหมายจะกะพริบไฟ LED บนบอร์ด 1, 2, 3 และ 4 และพิมพ์ข้อความ UART แอปพลิเคชันเป้าหมายจะต้องถูกเรียกใช้จากหน่วยความจำ DDR3 ดังนั้น ส่วนของโค้ดและสแต็กในสคริปต์ลิงก์เกอร์จึงถูกตั้งค่าเป็นที่อยู่เริ่มต้นของหน่วยความจำ DDR3 ดังแสดงในรูปที่ 6

รูปที่ 6 • สคริปต์ตัวเชื่อมโยงแอปพลิเคชันเป้าหมาย

สคริปต์ลิงก์ (microsemi-riscv-ram.ld) พร้อมใช้งานในโฟลเดอร์แอปพลิเคชัน SoftConsole_Project\miv-rv32imddr ของการออกแบบ files.

การตั้งค่าฮาร์ดแวร์

ขั้นตอนต่อไปนี้อธิบายวิธีการตั้งค่าฮาร์ดแวร์:

1. ตรวจสอบให้แน่ใจว่าบอร์ดปิดอยู่โดยใช้สวิตช์ SW6
2. เชื่อมต่อจัมเปอร์บนชุดพัฒนา RTG4 ตามที่แสดงในตารางต่อไปนี้:
   ตาราง 4 • จัมเปอร์

   จัมเปอร์	ปักหมุดจาก	ปักหมุดไปที่	ความคิดเห็น
   J11, J17, J19, J23, J26, J21, J32 และ J27	1	2	ค่าเริ่มต้น
   เจ 16	2	3	ค่าเริ่มต้น
   เจ 33	1	2	ค่าเริ่มต้น
   	3	4

3. เชื่อมต่อพีซีโฮสต์กับขั้วต่อ J47 โดยใช้สาย USB
4. ตรวจสอบให้แน่ใจว่าไดรเวอร์ USB to UART bridge ถูกตรวจพบโดยอัตโนมัติ ซึ่งสามารถตรวจสอบได้ในตัวจัดการอุปกรณ์ของพีซีโฮสต์
5. ตามที่แสดงในรูปที่ 7 คุณสมบัติของพอร์ตของ COM13 แสดงให้เห็นว่าเชื่อมต่อกับ USB Serial Converter C ดังนั้น จึงเลือก COM13 ในกรณีนี้ampหมายเลขพอร์ต COM เป็นหมายเลขเฉพาะของระบบ
   รูปที่ 7 • ตัวจัดการอุปกรณ์
   บันทึก: หากไม่ได้ติดตั้งไดรเวอร์ USB to UART bridge ให้ดาวน์โหลดและติดตั้งไดรเวอร์จาก www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. เชื่อมต่อแหล่งจ่ายไฟเข้ากับขั้วต่อ J9 และเปิดสวิตช์แหล่งจ่ายไฟ SW6

รูปที่ 8 • ชุดพัฒนา RTG4

เรียกใช้การสาธิต

บทนี้จะอธิบายขั้นตอนการเขียนโปรแกรมอุปกรณ์ RTG4 ด้วยดีไซน์อ้างอิง การเขียนโปรแกรม SPI Flash ด้วยแอปพลิเคชันเป้าหมาย และการบูตแอปพลิเคชันเป้าหมายจากหน่วยความจำ DDR โดยใช้ Mi-V Bootloader GUI

การรันการสาธิตมีขั้นตอนดังต่อไปนี้:

1. การเขียนโปรแกรมอุปกรณ์ RTG4 หน้า 11
2. การเรียกใช้ Mi-V Bootloader หน้า 11

การเขียนโปรแกรมอุปกรณ์ RTG4
อุปกรณ์ RTG4 สามารถตั้งโปรแกรมได้โดยใช้ FlashPro Express หรือ Libero SOC

• เพื่อเขียนโปรแกรมชุดพัฒนา RTG4 ด้วยงาน file ให้เป็นส่วนหนึ่งของการออกแบบ fileหากใช้ซอฟต์แวร์ FlashPro Express โปรดดูภาคผนวก 1: การเขียนโปรแกรมอุปกรณ์โดยใช้ FlashPro Express หน้า 14
• หากต้องการตั้งโปรแกรมอุปกรณ์โดยใช้ Libero SoC โปรดดูภาคผนวก 2: การตั้งโปรแกรมอุปกรณ์โดยใช้ Libero SoC หน้า 17

การรัน Mi-V Bootloader
เมื่อการเขียนโปรแกรมเสร็จสมบูรณ์ ให้ทำตามขั้นตอนเหล่านี้:

1. เรียกใช้ setup.exe file มีให้เลือกแบบดีไซน์ดังต่อไปนี้ fileที่ตั้งของ
   <$ไดเรกทอรีดาวน์โหลด>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. ทำตามตัวช่วยติดตั้งเพื่อติดตั้งแอปพลิเคชัน GUI Bootloader
   รูปที่ 9 แสดง GUI ของ Bootloader ของ RTG4 Mi-V
   รูปที่ 9 • GUI ของ Mi-V Bootloader
3. เลือกพอร์ต COM ที่เชื่อมต่อกับ USB Serial Converter C ตามที่แสดงในรูปที่ 7
4. คลิกปุ่มเชื่อมต่อ หลังจากเชื่อมต่อสำเร็จ ไฟแสดงสถานะสีแดงจะเปลี่ยนเป็นสีเขียวตามที่แสดงในรูปที่ 10
   รูปที่ 10 • เชื่อมต่อพอร์ต COM
5. คลิกปุ่มนำเข้าและเลือกแอปพลิเคชันเป้าหมาย file (.bin) หลังจากนำเข้าแล้ว เส้นทางของ file จะปรากฏบน GUI ตามที่แสดงในรูปที่ 11
   <$ไดเรกทอรีดาวน์โหลด>\rtg4_ac490_df\แหล่งที่มา_files
   รูปที่ 11 • นำเข้าแอปพลิเคชันเป้าหมาย File
6. ตามที่แสดงในรูปที่ 11 ให้คลิกตัวเลือก Program SPI Flash เพื่อตั้งโปรแกรมแอปพลิเคชันเป้าหมายบน SPI Flash หน้าต่างป๊อปอัปจะปรากฏขึ้นหลังจากตั้งโปรแกรม SPI Flash แล้วตามที่แสดงในรูปที่ 12 คลิก OK
   รูปที่ 12 • การเขียนโปรแกรม SPI Flash
7. เลือกตัวเลือก Start Boot เพื่อคัดลอกแอปพลิเคชันจาก SPI Flash ไปยังหน่วยความจำ DDR3 และเริ่มดำเนินการแอปพลิเคชันจากหน่วยความจำ DDR3 หลังจากบูตแอปพลิเคชันเป้าหมายจากหน่วยความจำ DDR3 สำเร็จแล้ว แอปพลิเคชันจะพิมพ์ข้อความ UART และไฟ LED1, 2, 3 และ 4 ของผู้ใช้บนบอร์ดจะกะพริบตามที่แสดงในรูปที่ 13
   รูปที่ 13 • เรียกใช้งานแอปพลิเคชันจาก DDR
8. แอปพลิเคชันกำลังทำงานจากหน่วยความจำ DDR3 และนี่เป็นการสิ้นสุดการสาธิต ปิด GUI Bootloader ของ Mi-V

การเขียนโปรแกรมอุปกรณ์โดยใช้ FlashPro Express

หัวข้อนี้จะอธิบายวิธีการตั้งโปรแกรมอุปกรณ์ RTG4 ด้วยงานตั้งโปรแกรม file โดยใช้ FlashPro Express

ในการตั้งโปรแกรมอุปกรณ์ ให้ทำตามขั้นตอนต่อไปนี้:

1. ตรวจสอบให้แน่ใจว่าการตั้งค่าจัมเปอร์บนบอร์ดเป็นแบบเดียวกับที่แสดงไว้ในตารางที่ 3 ของ UG0617:
   คู่มือผู้ใช้ชุดพัฒนา RTG4
2. นอกจากนี้ ยังสามารถเลือกตั้งค่าจัมเปอร์ J32 ให้เชื่อมต่อพิน 2-3 ได้เมื่อใช้โปรแกรมเมอร์ FlashPro4, FlashPro5 หรือ FlashPro6 ภายนอกแทนการตั้งค่าจัมเปอร์เริ่มต้นเพื่อใช้ FlashPro5 ที่ฝังไว้
   บันทึก: จะต้องปิดสวิตช์แหล่งจ่ายไฟ SW6 ในขณะเชื่อมต่อจัมเปอร์
3. ต่อสายไฟเข้ากับขั้วต่อ J9 บนบอร์ด
4. เปิดสวิตช์แหล่งจ่ายไฟ SW6
5. หากใช้ FlashPro5 แบบฝัง ให้เชื่อมต่อสาย USB เข้ากับขั้วต่อ J47 และพีซีโฮสต์
   อีกวิธีหนึ่ง หากใช้โปรแกรมเมอร์ภายนอก ให้เชื่อมต่อสายริบบิ้นเข้ากับ JTAG ส่วนหัว J22 และเชื่อมต่อโปรแกรมเมอร์กับพีซีโฮสต์
6. บนพีซีโฮสต์ ให้เปิดซอฟต์แวร์ FlashPro Express
7. คลิก New หรือเลือก New Job Project จาก FlashPro Express Job จากเมนู Project เพื่อสร้าง Project งานใหม่ ดังแสดงในรูปต่อไปนี้
   รูปที่ 14 • โครงการงาน FlashPro Express
8. ป้อนข้อมูลต่อไปนี้ใน New Job Project จากกล่องโต้ตอบ FlashPro Express Job:
   • งานเขียนโปรแกรม file: คลิก เรียกดู และไปที่ตำแหน่งที่ไฟล์ .job file ตั้งอยู่และเลือก fileตำแหน่งเริ่มต้นคือ: \rtg4_ac490_df\งานการเขียนโปรแกรม
   • ตำแหน่งโครงการงาน FlashPro Express: คลิกเรียกดูและนำทางไปยังตำแหน่งโครงการ FlashPro Express ที่ต้องการ
     รูปที่ 15 • โครงการงานใหม่จาก FlashPro Express Job
9. คลิกตกลง การเขียนโปรแกรมที่จำเป็น file ถูกเลือกและพร้อมที่จะตั้งโปรแกรมในเครื่อง
10. หน้าต่าง FlashPro Express จะปรากฏขึ้นดังภาพต่อไปนี้ ยืนยันว่าหมายเลขโปรแกรมเมอร์ปรากฏในช่องโปรแกรมเมอร์ หากไม่มี ให้ยืนยันการเชื่อมต่อบอร์ดและคลิก Refresh/Rescan Programmers
    รูปที่ 16 • การตั้งโปรแกรมอุปกรณ์
11. คลิกเรียกใช้ เมื่อตั้งโปรแกรมอุปกรณ์สำเร็จ สถานะ RUN PASSED จะแสดงดังรูปต่อไปนี้
    รูปที่ 17 • FlashPro Express—RUN PASSED
12. ปิด FlashPro Express หรือคลิกออกในแท็บโครงการ

การเขียนโปรแกรมอุปกรณ์โดยใช้ Libero SoC

การออกแบบอ้างอิง files รวมถึงโครงการย่อยโปรเซสเซอร์ Mi-V ที่สร้างโดยใช้ Libero SoC อุปกรณ์ RTG4 สามารถเขียนโปรแกรมได้โดยใช้ Libero SoC โครงการ Libero SoC ถูกสร้างขึ้นและดำเนินการอย่างสมบูรณ์ตั้งแต่การสังเคราะห์ การวางและการกำหนดเส้นทาง การตรวจสอบเวลา การสร้างข้อมูลอาร์เรย์ FPGA การอัปเดตเนื้อหาหน่วยความจำ μPROM การสร้างบิตสตรีม การเขียนโปรแกรม FPGA

ขั้นตอนการออกแบบ Libero แสดงอยู่ในรูปภาพต่อไปนี้

รูปที่ 18 • ขั้นตอนการออกแบบ Libero

ในการโปรแกรมอุปกรณ์ RTG4 จะต้องเปิดโปรเจ็กต์ย่อยโปรเซสเซอร์ Mi-V ใน Libero SoC และต้องเรียกใช้ขั้นตอนต่อไปนี้อีกครั้ง:

1. อัปเดตเนื้อหาหน่วยความจำ uPROM: ในขั้นตอนนี้ μPROM จะได้รับการตั้งโปรแกรมด้วยแอปพลิเคชัน bootloader
2. การสร้างบิตสตรีม: ในขั้นตอนนี้ งาน file สร้างขึ้นสำหรับอุปกรณ์ RTG4
3. การเขียนโปรแกรม FPGA: ในขั้นตอนนี้ อุปกรณ์ RTG4 จะถูกเขียนโปรแกรมโดยใช้ Job file.

ปฏิบัติตามขั้นตอนเหล่านี้:

1. จาก Libero Design Flow เลือกอัปเดตเนื้อหาหน่วยความจำ uPROM
2. สร้างไคลเอนต์โดยใช้ตัวเลือกเพิ่ม
3. เลือกไคลเอนต์ จากนั้นเลือกตัวเลือกแก้ไข
4. เลือกเนื้อหาจาก file จากนั้นเลือกตัวเลือก Browse ตามที่แสดงในรูปที่ 19
   รูปที่ 19 • แก้ไขไคลเอนต์ที่จัดเก็บข้อมูล
5. นำทางไปยังการออกแบบต่อไปนี้ fileตำแหน่งและเลือกไฟล์ miv-rv32im-bootloader.hex file ดังแสดงในรูปที่ 20 <$Download_Directory>\rtg4_ac490_df
   • ตั้งค่า File พิมพ์เป็น Intel-Hex (*.hex)
   • เลือกใช้เส้นทางสัมพันธ์จากไดเร็กทอรีโครงการ
   • คลิกตกลง.
     รูปที่ 20 • การนำเข้าหน่วยความจำ File
6. คลิกตกลง.
   เนื้อหา μPROM ได้รับการอัปเดต
7. คลิกสองครั้งที่ Generate Bitstream ตามที่แสดงในรูปที่ 21
   รูปที่ 21 • สร้างบิตสตรีม
8. ดับเบิลคลิก Run PROGRAM Action เพื่อตั้งโปรแกรมอุปกรณ์ตามที่แสดงในรูปที่ 21
   อุปกรณ์ RTG4 ได้รับการตั้งโปรแกรมแล้ว โปรดดูการเรียกใช้การสาธิต หน้า 11

การรันสคริปต์ TCL

สคริปต์ TCL มีให้ในการออกแบบ fileโฟลเดอร์ s ภายใต้ไดเร็กทอรี TCL_Scripts หากจำเป็น สามารถทำซ้ำขั้นตอนการออกแบบได้ตั้งแต่ขั้นตอนการออกแบบการใช้งานจนถึงการสร้างงาน file.

หากต้องการเรียกใช้ TCL ให้ทำตามขั้นตอนด้านล่างนี้:

1. เปิดตัวซอฟต์แวร์ Libero
2. เลือกโครงการ > รันสคริปต์….
3. คลิกเรียกดูและเลือก script.tcl จากไดเร็กทอรี TCL_Scripts ที่ดาวน์โหลด
4. คลิกเรียกใช้

หลังจากที่ดำเนินการสคริปต์ TCL สำเร็จแล้ว โปรเจ็กต์ Libero จะถูกสร้างขึ้นภายในไดเร็กทอรี TCL_Scripts
สำหรับข้อมูลเพิ่มเติมเกี่ยวกับสคริปต์ TCL โปรดดูที่ rtg4_ac490_df/TCL_Scripts/readme.txt
ดูรายละเอียดเพิ่มเติมเกี่ยวกับคำสั่ง TCL ได้จากคู่มืออ้างอิงคำสั่ง Libero® SoC TCL ติดต่อ
การสนับสนุนทางเทคนิคสำหรับคำถามใดๆ ที่พบเมื่อเรียกใช้สคริปต์ TCL

Microsemi ไม่รับประกัน รับรอง หรือรับประกันเกี่ยวกับข้อมูลที่มีอยู่ในที่นี้ หรือความเหมาะสมของผลิตภัณฑ์และบริการสำหรับวัตถุประสงค์เฉพาะใดๆ และ Microsemi จะไม่รับผิดใด ๆ ที่เกิดขึ้นจากการใช้งานหรือการใช้ผลิตภัณฑ์หรือวงจรใดๆ ผลิตภัณฑ์ที่จำหน่ายในที่นี้และผลิตภัณฑ์อื่นๆ ที่จำหน่ายโดย Microsemi ได้รับการทดสอบอย่างจำกัด และไม่ควรใช้ร่วมกับอุปกรณ์หรือการใช้งานที่มีความสำคัญต่อภารกิจ ข้อมูลจำเพาะด้านประสิทธิภาพใด ๆ ที่เชื่อว่าเชื่อถือได้แต่ไม่ได้รับการตรวจสอบ และผู้ซื้อต้องดำเนินการและดำเนินการตามประสิทธิภาพและการทดสอบผลิตภัณฑ์อื่นๆ ทั้งหมด เพียงอย่างเดียวและร่วมกับหรือติดตั้งในผลิตภัณฑ์ขั้นสุดท้ายใดๆ ผู้ซื้อจะไม่พึ่งพาข้อมูลและประสิทธิภาพการทำงานหรือพารามิเตอร์ใด ๆ ที่ Microsemi ให้มา เป็นความรับผิดชอบของผู้ซื้อในการพิจารณาความเหมาะสมของผลิตภัณฑ์ใดๆ อย่างอิสระ และเพื่อทดสอบและตรวจสอบสิ่งเดียวกัน ข้อมูลที่ Microsemi ให้ไว้ด้านล่างนี้มีให้ "ตามที่เป็นอยู่" และมีข้อบกพร่องทั้งหมด และความเสี่ยงทั้งหมดที่เกี่ยวข้องกับข้อมูลดังกล่าวตกอยู่ที่ผู้ซื้อทั้งหมด Microsemi ไม่ให้สิทธิ์ในสิทธิบัตร ใบอนุญาต หรือสิทธิ์ในทรัพย์สินทางปัญญาอื่นใดแก่ฝ่ายใด ไม่ว่าโดยชัดแจ้งหรือโดยปริยาย ไม่ว่าจะเกี่ยวกับข้อมูลดังกล่าวเองหรือสิ่งใด ๆ ที่อธิบายโดยข้อมูลดังกล่าว ข้อมูลที่ให้ไว้ในเอกสารนี้เป็นกรรมสิทธิ์ของ Microsemi และ Microsemi ขอสงวนสิทธิ์ในการเปลี่ยนแปลงข้อมูลในเอกสารนี้หรือผลิตภัณฑ์และบริการใดๆ ได้ตลอดเวลาโดยไม่ต้องแจ้งให้ทราบ

เกี่ยวกับไมโครเซมิ
Microsemi ซึ่งเป็นบริษัทในเครือของ Microchip Technology Inc. (Nasdaq: MCHP) ที่ถือหุ้นทั้งหมด ให้บริการโซลูชั่นเซมิคอนดักเตอร์และระบบที่ครอบคลุมสำหรับตลาดการบินและอวกาศและการป้องกันประเทศ การสื่อสาร ศูนย์ข้อมูล และตลาดอุตสาหกรรม ผลิตภัณฑ์ประกอบด้วยวงจรรวมสัญญาณผสมอนาล็อกประสิทธิภาพสูงและชุบแข็งด้วยรังสี, FPGA, SoC และ ASIC; ผลิตภัณฑ์การจัดการพลังงาน อุปกรณ์จับเวลาและซิงโครไนซ์และการแก้ปัญหาเวลาที่แม่นยำ กำหนดมาตรฐานโลกสำหรับเวลา อุปกรณ์ประมวลผลเสียง โซลูชั่น RF; ส่วนประกอบที่ไม่ต่อเนื่อง โซลูชันการจัดเก็บข้อมูลและการสื่อสารระดับองค์กร เทคโนโลยีการรักษาความปลอดภัย และ anti-t . ที่ปรับขนาดได้ampเอ้อผลิตภัณฑ์; โซลูชั่นอีเทอร์เน็ต Power-over-Ethernet ICs และมิดสแปน; ตลอดจนความสามารถในการออกแบบและบริการที่กำหนดเอง เรียนรู้เพิ่มเติมที่ www.microsemi.com.

สำนักงานใหญ่ไมโครเซมิ
One Enterprise, อลิโซ วีโจ,
CA 92656 สหรัฐอเมริกา
ภายในสหรัฐอเมริกา: +1 800-713-4113
นอกสหรัฐอเมริกา: +1 949-380-6100
ยอดขาย: +1 949-380-6136
แฟกซ์: +1 949-215-4996
อีเมล: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi ซึ่งเป็นบริษัทในเครือที่ Microchip Technology Inc. เป็นเจ้าของทั้งหมด สงวนลิขสิทธิ์ Microsemi และโลโก้ Microsemi เป็นเครื่องหมายการค้าจดทะเบียนของ Microsemi Corporation เครื่องหมายการค้าและเครื่องหมายบริการอื่นๆ ทั้งหมดเป็นทรัพย์สินของเจ้าของที่เกี่ยวข้อง

เอกสาร / แหล่งข้อมูล

Microsemi AC490 RTG4 FPGA: การสร้างระบบย่อยโปรเซสเซอร์ Mi-V [พีดีเอฟ] คู่มือการใช้งาน การสร้างระบบย่อยโปรเซสเซอร์ Mi-V AC490 RTG4 FPGA, การสร้างระบบย่อยโปรเซสเซอร์ Mi-V, ระบบย่อยโปรเซสเซอร์ Mi-V

อ้างอิง

• คู่มือการใช้งาน