Microsemi AC490 RTG4 FPGA : création d'un sous-système de processeur Mi-V

Historique des révisions

L'historique des révisions décrit les modifications apportées au document. Les modifications sont répertoriées par révision, en commençant par la publication la plus récente.

Révision 3.0

Voici un résumé des modifications apportées à cette révision.

• Mise à jour du document pour Libero SoC v2021.2.
• Mise à jour de la Figure 1, page 3 à la Figure 3, page 5.
• Remplacement de la Figure 4, page 5, de la Figure 5, page 7 et de la Figure 18, page 17.
• Mise à jour du Tableau 2, page 6 et du Tableau 3, page 7.
• Ajout de l'Annexe 1 : Programmation de l'appareil à l'aide de FlashPro Express, page 14.
• Ajout de l'Annexe 3 : Exécution du script TCL, page 20.
• Suppression des références aux numéros de version de Libero.

Révision 2.0
Voici un résumé des modifications apportées à cette révision.

• Ajout d'informations sur la sélection du port COM dans Configuration du matériel, page 9.
• Mise à jour de la sélection du port COM approprié dans Exécution de la démo, page 11.

Révision 1.0
La première publication du document.

Construire un sous-système de processeur Mi-V

Microchip propose le processeur Mi-V IP, un processeur RISC-V 32 bits et une chaîne d'outils logiciels pour développer des conceptions basées sur le processeur RISC-V. RISC-V, une architecture de jeu d'instructions (ISA) ouverte standard sous la gouvernance de la Fondation RISC-V, offre de nombreux avantages, notamment en permettant à la communauté open source de tester et d'améliorer les cœurs à un rythme plus rapide que les ISA fermés.
Les FPGA RTG4® prennent en charge le processeur logiciel Mi-V pour exécuter les applications utilisateur. Cette note d'application décrit comment créer un sous-système de processeur Mi-V pour exécuter une application utilisateur à partir des mémoires RAM ou DDR désignées.

Exigences de conception
Le tableau suivant répertorie la configuration matérielle et logicielle requise pour exécuter la démonstration.

Tableau 1 • Exigences de conception

Logiciel

• Système sur puce (SoC) Libero®
• FlashPro Express
• ConsoleSoft

Note: Reportez-vous au fichier readme.txt file prévu dans la conception files pour les versions logicielles utilisées avec cette conception de référence.

Note: Libero SmartDesign et les captures d'écran de configuration présentées dans ce guide sont uniquement à des fins d'illustration.
Ouvrez le design Libero pour voir les dernières mises à jour.

Prérequis

Avant de commencer :

1. Téléchargez et installez Libero SoC (comme indiqué dans le website pour cette conception) sur le PC hôte à partir de l'emplacement suivant : https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. Pour la conception de démonstration filelien de téléchargement : http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Description de la conception

La taille de la μPROM RTG4 est de 57 Ko. Les applications utilisateur qui ne dépassent pas la taille de la μPROM peuvent être stockées dans la μPROM et exécutées à partir de mémoires internes Large SRAM (LSRAM). Les applications utilisateur qui dépassent la taille de la μPROM doivent être stockées dans une mémoire non volatile externe. Dans ce cas, un chargeur de démarrage s'exécutant à partir de la μPROM est nécessaire pour initialiser les mémoires SRAM internes ou externes avec l'application cible à partir de la mémoire non volatile.
La conception de référence démontre la capacité du chargeur de démarrage à copier l'application cible (de taille 7 Ko) de la mémoire flash SPI vers la mémoire DDR et à l'exécuter à partir de la mémoire DDR. Le chargeur de démarrage est exécuté à partir de mémoires internes. La section de code est située dans la μPROM et la section de données est située dans la grande SRAM interne (LSRAM).

Note: Pour plus d'informations sur la création du projet Libero du chargeur de démarrage Mi-V et sur la création du projet SoftConsole, reportez-vous à TU0775 : FPGA PolarFire : didacticiel sur la création d'un sous-système de processeur Mi-V
La figure 1 montre le schéma fonctionnel de niveau supérieur de la conception.

Figure 1 • Schéma fonctionnel de niveau supérieur

Comme le montre la figure 1, les points suivants décrivent le flux de données de la conception :

• Le processeur Mi-V exécute le chargeur de démarrage à partir de la μPROM et des LSRAM désignées. Le chargeur de démarrage s'interface avec l'interface graphique via le bloc CoreUARTapb et attend les commandes.
• Lorsque la commande de programme flash SPI est reçue de l'interface graphique, le chargeur de démarrage programme le flash SPI avec l'application cible reçue de l'interface graphique.
• Lorsque la commande de démarrage est reçue de l'interface graphique, le chargeur de démarrage copie le code d'application de la mémoire flash SPI vers DDR, puis l'exécute à partir de DDR.

Structure de synchronisation
Il existe deux domaines d'horloge (40 MHz et 20 MHz) dans la conception. L'oscillateur à cristal 50 MHz embarqué est connecté au bloc PF_CCC qui génère des horloges 40 MHz et 20 MHz. L'horloge système de 40 MHz pilote le sous-système complet du processeur Mi-V, à l'exception de la μPROM. L'horloge de 20 MHz pilote la RTG4 μPROM et l'interface RTG4 μPROM APB. RTG4 μPROM prend en charge une fréquence d'horloge allant jusqu'à 30 MHz. DDR_FIC est configuré pour l'interface de bus AHB, qui fonctionne à 40 MHz. La mémoire DDR fonctionne à 320 MHz.
La figure 2 montre la structure de synchronisation.

Figure 2 • Structure de synchronisation

Réinitialiser la structure
Les signaux POWER_ON_RESET_N et LOCK sont combinés par AND, et le signal de sortie (INIT_RESET_N) est utilisé pour réinitialiser le bloc RTG4FDDRC_INIT. Après avoir relâché la réinitialisation FDDR, le contrôleur FDDR est initialisé, puis le signal INIT_DONE est activé. Le signal INIT_DONE est utilisé pour réinitialiser le processeur Mi-V, les périphériques et d'autres blocs de la conception.

Figure 3 • Structure de réinitialisation

Implémentation matérielle
La figure 4 montre la conception Libero de la conception de référence Mi-V.

Figure 4 • Module SmartDesign

Note: La capture d'écran Libero SmartDesign présentée dans cette note d'application est uniquement à des fins d'illustration. Ouvrez le projet Libero pour voir les dernières mises à jour et versions IP.

Blocs IP
La figure 2 répertorie les blocs IP utilisés dans la conception de référence du sous-système de processeur Mi-V et leur fonction.

Tableau 2 • Blocs IP1

Tous les guides et manuels d'utilisation IP sont disponibles sur Libero SoC -> Catalogue.

RTG4 μPROM stocke jusqu'à 10,400 36 mots de 374,400 bits (32 0 bits de données). Il ne prend en charge que les opérations de lecture pendant le fonctionnement normal de l'appareil après la programmation de l'appareil. Le cœur du processeur MIV_RV32_C0 comprend une unité de recherche d'instructions, un pipeline d'exécution et un système de mémoire de données. Le système de mémoire du processeur MIV_RV32_C0 comprend un cache d'instructions et un cache de données. Le noyau MIV_RVXNUMX_CXNUMX comprend deux interfaces AHB externes : l'interface maître de bus mémoire AHB (MEM) et l'interface maître de bus AHB Memory Mapped I/O (MMIO). Le contrôleur de cache utilise l'interface AHB MEM pour recharger les instructions et les caches de données. L'interface AHB MMIO est utilisée pour un accès non mis en cache aux périphériques d'E/S.

Les cartes mémoire de l'interface AHB MMIO et de l'interface MEM sont 0x60000000 à 0X6FFFFFFF et 0x80000000 à 0x8FFFFFFF, respectivement. L'adresse du vecteur de réinitialisation du processeur est configurable. La réinitialisation du MIV_RV32_C0 est un signal actif bas, qui doit être désactivé en synchronisation avec l'horloge système via un synchroniseur de réinitialisation.

Le processeur MIV_RV32_C0 accède à la mémoire d'exécution de l'application à l'aide de l'interface AHB MEM. L'instance de bus CoreAHBLite_C0_0 est configurée pour fournir 16 emplacements esclaves, chacun d'une taille de 1 Mo. La mémoire RTG μPROM et les blocs RTG4FDDRC ​​sont connectés à ce bus. La μPROM est utilisée pour stocker l'application bootloader.

Le processeur MIV_RV32_C0 dirige les transactions de données entre les adresses 0x60000000 et 0x6FFFFFFF vers l'interface MMIO. L'interface MMIO est connectée au bus CoreAHBLite_C1_0 pour communiquer avec les périphériques connectés à ses slots esclaves. L'instance de bus CoreAHBLite_C1_0 est configurée pour fournir 16 emplacements esclaves, chacun d'une taille de 256 Mo. Les périphériques UART, CoreSPI et CoreGPIO sont connectés au bus CoreAHBLite_C1_0 via le pont CoreAHBTOAPB3 et le bus CoreAPB3.

Carte mémoire
Le tableau 3 liste la carte mémoire des mémoires et des périphériques.

Tableau 3 • Carte mémoire

Mise en œuvre du logiciel

La conception de référence files incluent l'espace de travail SoftConsole qui contient les projets logiciels suivants :

• Chargeur de démarrage
• Application cible

Chargeur de démarrage
L'application bootloader est programmée sur la μPROM lors de la programmation de l'appareil. Le chargeur de démarrage implémente les fonctions suivantes :

• Programmation du SPI Flash avec l'application cible.
• Copie de l'application cible de SPI Flash vers la mémoire DDR3.
• Commutation de l'exécution du programme vers l'application cible disponible en mémoire DDR3.
  L'application bootloader doit être exécutée à partir de μPROM avec LSRAM comme pile. Par conséquent, les adresses de la ROM et de la RAM dans le script de l'éditeur de liens sont définies sur l'adresse de départ de la μPROM et des LSRAM désignées, respectivement. La section de code est exécutée à partir de la ROM et la section de données est exécutée à partir de la RAM, comme illustré à la figure 5.

Figure 5 • Script de l'éditeur de liens du chargeur de démarrage

Le script de l'éditeur de liens (microsemi-riscv-ram_rom.ld) est disponible à l'adresse
Dossier SoftConsole_Project\mivrv32im-bootloader de la conception files.

Application cible
L'application cible fait clignoter les LED embarquées 1, 2, 3 et 4 et imprime les messages UART. L'application cible doit être exécutée à partir de la mémoire DDR3. Par conséquent, les sections de code et de pile dans le script de l'éditeur de liens sont définies sur l'adresse de départ de la mémoire DDR3, comme illustré à la figure 6.

Figure 6 • Script de l'éditeur de liens d'application cible

Le script de l'éditeur de liens (microsemi-riscv-ram.ld) est disponible dans le dossier SoftConsole_Project\miv-rv32imddr-application de la conception files.

Configuration du matériel

Les étapes suivantes décrivent comment configurer le matériel :

1. Assurez-vous que la carte est mise hors tension à l'aide du commutateur SW6.
2. Connectez les cavaliers sur le kit de développement RTG4, comme indiqué dans le tableau suivant :
   Tableau 4 • Cavaliers

   Cavalier	Épingler de	Épingler à	Commentaires
   J11, J17, J19, J23, J26, J21, J32 et J27	1	2	Défaut
   J16	2	3	Défaut
   J33	1	2	Défaut
   	3	4

3. Connectez le PC hôte au connecteur J47 à l'aide du câble USB.
4. Assurez-vous que les pilotes de pont USB vers UART sont automatiquement détectés. Cela peut être vérifié dans le gestionnaire de périphériques du PC hôte.
5. Comme le montre la figure 7, les propriétés du port de COM13 indiquent qu'il est connecté au convertisseur série USB C. Par conséquent, COM13 est sélectionné dans cet exemple.ample. Le numéro de port COM est spécifique au système.
   Figure 7 • Gestionnaire de périphériques
   Note: Si les pilotes de pont USB vers UART ne sont pas installés, téléchargez et installez les pilotes depuis www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. Connectez l'alimentation au connecteur J9 et allumez l'interrupteur d'alimentation, SW6.

Figure 8 • Kit de développement RTG4

Lancer la démo

Ce chapitre décrit les étapes de programmation du périphérique RTG4 avec la conception de référence, de programmation de la mémoire flash SPI avec l'application cible et de démarrage de l'application cible à partir de la mémoire DDR à l'aide de l'interface graphique Mi-V Bootloader.

L'exécution de la démo implique les étapes suivantes :

1. Programmation du dispositif RTG4, page 11
2. Exécution du Mi-V Bootloader, page 11

Programmation du dispositif RTG4
L'appareil RTG4 peut être programmé à l'aide de FlashPro Express ou de Libero SOC.

• Pour programmer le kit de développement RTG4 avec le travail file fourni dans le cadre de la conception files à l'aide du logiciel FlashPro Express, reportez-vous à l'Annexe 1 : Programmation de l'appareil à l'aide de FlashPro Express, page 14.
• Pour programmer l'appareil à l'aide de Libero SoC, reportez-vous à l'Annexe 2 : Programmation de l'appareil à l'aide de Libero SoC, page 17.

Exécution du chargeur de démarrage Mi-V
Une fois la programmation terminée avec succès, suivez ces étapes :

1. Exécutez le setup.exe file disponible au design suivant filel'emplacement.
   <$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. Suivez l'assistant d'installation pour installer l'application graphique Bootloader.
   La figure 9 montre l'interface graphique du chargeur de démarrage RTG4 Mi-V.
   Figure 9 • Interface graphique du chargeur de démarrage Mi-V
3. Sélectionnez le port COM connecté au convertisseur série USB C, comme illustré à la figure 7.
4. Cliquez sur le bouton de connexion. Une fois la connexion réussie, le voyant rouge devient vert, comme illustré à la figure 10.
   Figure 10 • Connecter le port COM
5. Cliquez sur le bouton Importer et sélectionnez l'application cible file (.poubelle). Après l'importation, le chemin du file s'affiche sur l'interface graphique, comme illustré à la Figure 11.
   <$Download_Directory>\rtg4_ac490_df\Source_files
   Figure 11 • Importer l'application cible File
6. Comme illustré à la Figure 11, cliquez sur l'option Program SPI Flash pour programmer l'application cible sur le SPI Flash. Une fenêtre contextuelle s'affiche une fois le SPI Flash programmé, comme illustré à la Figure 12. Cliquez sur OK.
   Figure 12 • Flash SPI programmé
7. Sélectionnez l'option Start Boot pour copier l'application de SPI Flash vers la mémoire DDR3 et commencer à exécuter l'application à partir de la mémoire DDR3. Après un démarrage réussi de l'application cible à partir de la mémoire DDR3, l'application imprime les messages UART et fait clignoter les voyants utilisateur intégrés 1, 2, 3 et 4, comme illustré à la Figure 13.
   Figure 13 • Exécuter l'application à partir du DDR
8. L'application s'exécute à partir de la mémoire DDR3 et ceci conclut la démo. Fermez l'interface graphique Mi-V Bootloader.

Programmation de l'appareil à l'aide de FlashPro Express

Cette section décrit comment programmer l'appareil RTG4 avec la tâche de programmation file à l'aide de FlashPro Express.

Pour programmer l'appareil, procédez comme suit :

1. Assurez-vous que les paramètres des cavaliers sur la carte sont les mêmes que ceux répertoriés dans le tableau 3 de UG0617 :
   Guide de l'utilisateur du kit de développement RTG4.
2. En option, le cavalier J32 peut être configuré pour connecter les broches 2-3 lors de l'utilisation d'un programmeur FlashPro4, FlashPro5 ou FlashPro6 externe au lieu du paramètre de cavalier par défaut pour utiliser le FlashPro5 intégré.
   Note: L'interrupteur d'alimentation SW6 doit être éteint lors de la connexion des cavaliers.
3. Connectez le câble d'alimentation au connecteur J9 de la carte.
4. Allumez l'interrupteur d'alimentation SW6.
5. Si vous utilisez le FlashPro5 intégré, connectez le câble USB au connecteur J47 et au PC hôte.
   Alternativement, si vous utilisez un programmateur externe, connectez le câble ruban au connecteur JTAG l'en-tête J22 et connectez le programmateur au PC hôte.
6. Sur le PC hôte, lancez le logiciel FlashPro Express.
7. Cliquez sur Nouveau ou sélectionnez Nouveau projet de tâche dans la tâche FlashPro Express du menu Projet pour créer un nouveau projet de tâche, comme illustré dans la figure suivante.
   Figure 14 • Projet de tâche FlashPro Express
8. Entrez ce qui suit dans la boîte de dialogue Nouveau projet de tâche à partir de la tâche FlashPro Express :
   • Travail de programmation file: Cliquez sur Parcourir et naviguez jusqu'à l'emplacement où le .job file se trouve et sélectionnez le file. L'emplacement par défaut est : \rtg4_ac490_df\Programming_Job
   • Emplacement du projet de travail FlashPro Express : cliquez sur Parcourir et accédez à l'emplacement du projet FlashPro Express souhaité.
     Figure 15 • Nouveau projet de tâche à partir d'une tâche FlashPro Express
9. Cliquez sur OK. La programmation nécessaire file est sélectionné et prêt à être programmé dans l'appareil.
10. La fenêtre FlashPro Express apparaît comme illustré dans la figure suivante. Vérifiez qu'un numéro de programmeur apparaît dans le champ Programmeur. Si ce n'est pas le cas, confirmez les connexions de la carte et cliquez sur Refresh/Rescan Programmers.
    Figure 16 • Programmation de l'appareil
11. Cliquez sur EXÉCUTER. Lorsque l'appareil est programmé avec succès, un état RUN PASSED s'affiche comme illustré dans la figure suivante.
    Figure 17 • FlashPro Express—EXÉCUTION RÉUSSIE
12. Fermez FlashPro Express ou cliquez sur Quitter dans l'onglet Projet.

Programmation de l'appareil à l'aide de Libero SoC

La conception de référence files incluent le projet de sous-système de processeur Mi-V créé à l'aide de Libero SoC. L'appareil RTG4 peut être programmé à l'aide de Libero SoC. Le projet Libero SoC est entièrement construit et exécuté à partir de la synthèse, du placement et de l'itinéraire, de la vérification de la synchronisation, de la génération de données de matrice FPGA, de la mise à jour du contenu de la mémoire μPROM, de la génération de flux binaires, de la programmation FPGA.

Le flux de conception Libero est illustré dans la figure suivante.

Figure 18 • Flux de conception Libero

Pour programmer le dispositif RTG4, le projet du sous-système du processeur Mi-V doit être ouvert dans Libero SoC et les étapes suivantes doivent être réexécutées :

1. Mettre à jour le contenu de la mémoire uPROM : Dans cette étape, la μPROM est programmée avec l'application bootloader.
2. Bitstream Generation : dans cette étape, le Job file est généré pour le périphérique RTG4.
3. Programmation FPGA : dans cette étape, le périphérique RTG4 est programmé à l'aide de la tâche file.

Suivez ces étapes :

1. Dans Libero Design Flow, sélectionnez Mettre à jour le contenu de la mémoire uPROM.
2. Créez un client à l'aide de l'option Ajouter.
3. Sélectionnez le client, puis choisissez l'option Modifier.
4. Sélectionnez le contenu de file puis sélectionnez l'option Parcourir comme illustré à la Figure 19.
   Figure 19 • Modifier le client de stockage de données
5. Accédez à la conception suivante files et sélectionnez le miv-rv32im-bootloader.hex file comme illustré à la Figure 20. <$Download_Directory>\rtg4_ac490_df
   • Réglez le File Saisissez Intel-Hex (*.hex).
   • Sélectionnez Utiliser le chemin relatif du répertoire du projet.
   • Cliquez sur OK.
     Figure 20 • Importation de mémoire File
6. Cliquez sur OK.
   Le contenu de la μPROM est mis à jour.
7. Double-cliquez sur Générer Bitstream comme illustré à la Figure 21.
   Figure 21 • Générer un flux binaire
8. Double-cliquez sur Run PROGRAM Action pour programmer l'appareil comme illustré à la Figure 21.
   L'appareil RTG4 est programmé. Voir Exécution de la démo, page 11.

Exécution du script TCL

Les scripts TCL sont fournis dans la conception files sous le répertoire TCL_Scripts. Si nécessaire, le flux de conception peut être reproduit depuis la mise en œuvre de la conception jusqu'à la génération du travail file.

Pour exécuter le TCL, suivez les étapes ci-dessous :

1. Lancez le logiciel Libero.
2. Sélectionnez Projet > Exécuter le script….
3. Cliquez sur Parcourir et sélectionnez script.tcl dans le répertoire TCL_Scripts téléchargé.
4. Cliquez sur Exécuter.

Après l'exécution réussie du script TCL, le projet Libero est créé dans le répertoire TCL_Scripts.
Pour plus d'informations sur les scripts TCL, reportez-vous à rtg4_ac490_df/TCL_Scripts/readme.txt.
Reportez-vous au Guide de référence des commandes Libero® SoC TCL pour plus de détails sur les commandes TCL. Contact
Assistance technique pour toutes les requêtes rencontrées lors de l'exécution du script TCL.

Microsemi n'offre aucune garantie, représentation ou garantie concernant les informations contenues dans ce document ou l'adéquation de ses produits et services à un usage particulier, et Microsemi n'assume aucune responsabilité quelle qu'elle soit découlant de l'application ou de l'utilisation de tout produit ou circuit. Les produits vendus ci-dessous et tous les autres produits vendus par Microsemi ont été soumis à des tests limités et ne doivent pas être utilisés avec des équipements ou des applications critiques. Toutes les spécifications de performance sont considérées comme fiables mais ne sont pas vérifiées, et l'Acheteur doit effectuer et compléter tous les tests de performance et autres des produits, seuls et avec, ou installés dans, tout produit final. L'acheteur ne doit pas se fier aux données et aux spécifications de performance ou aux paramètres fournis par Microsemi. Il est de la responsabilité de l'Acheteur de déterminer indépendamment l'adéquation de tout produit et de tester et de vérifier celui-ci. Les informations fournies par Microsemi ci-dessous sont fournies "telles quelles, où qu'elles soient" et avec tous les défauts, et l'intégralité du risque associé à ces informations incombe entièrement à l'Acheteur. Microsemi n'accorde, explicitement ou implicitement, à aucune partie des droits de brevet, des licences ou tout autre droit de propriété intellectuelle, que ce soit en ce qui concerne ces informations elles-mêmes ou tout ce qui est décrit par ces informations. Les informations fournies dans ce document sont la propriété de Microsemi, et Microsemi se réserve le droit d'apporter des modifications aux informations contenues dans ce document ou à tout produit et service à tout moment et sans préavis.

À propos de Microsemi
Microsemi, une filiale en propriété exclusive de Microchip Technology Inc. (Nasdaq : MCHP), propose un portefeuille complet de semi-conducteurs et de solutions système pour l'aérospatiale et la défense, les communications, les centres de données et les marchés industriels. Les produits comprennent des circuits intégrés à signaux mixtes analogiques hautes performances et résistants aux rayonnements, des FPGA, des SoC et des ASIC ; produits de gestion de l'alimentation ; dispositifs de chronométrage et de synchronisation et solutions de temps précis, établissant la norme mondiale en matière de temps ; dispositifs de traitement de la voix ; solutions RF ; composants discrets ; solutions de stockage et de communication d'entreprise, technologies de sécurité et anti-tampeuh produits ; Solutions Ethernet ; Circuits intégrés et injecteurs Power-over-Ethernet ; ainsi que des capacités et des services de conception personnalisés. En savoir plus sur www.microsemi.com.

Siège social de Microsemi
Une entreprise, Aliso Viejo,
CA 92656 États-Unis
Aux États-Unis : +1 800-713-4113
Hors USA : +1 949-380-6100
Ventes : +1 949-380-6136
Télécopieur : +1 949-215-4996
E-mail: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, une filiale en propriété exclusive de Microchip Technology Inc. Tous droits réservés. Microsemi et le logo Microsemi sont des marques déposées de Microsemi Corporation. Toutes les autres marques de commerce et marques de service sont la propriété de leurs propriétaires respectifs

Documents / Ressources

Microsemi AC490 RTG4 FPGA : création d'un sous-système de processeur Mi-V [pdf] Guide de l'utilisateur FPGA AC490 RTG4 Construction d'un sous-système de processeur Mi-V, AC490 RTG4, FPGA Construction d'un sous-système de processeur Mi-V, sous-système de processeur Mi-V

Références

• Manuel d'utilisation