माइक्रोसेमी AC490 RTG4 FPGA: एक Mi-V प्रोसेसर सबसिस्टम का निर्माण
संशोधन इतिहास
संशोधन इतिहास दस्तावेज़ में लागू किए गए परिवर्तनों का वर्णन करता है। परिवर्तनों को संशोधन के अनुसार सूचीबद्ध किया गया है, जो सबसे हालिया प्रकाशन से शुरू होता है।
संशोधन 3.0
इस संशोधन में किए गए परिवर्तनों का सारांश निम्नलिखित है।
- Libero SoC v2021.2 के लिए दस्तावेज़ अपडेट किया गया।
- अद्यतित चित्र 1, पृष्ठ 3 से चित्र 3, पृष्ठ 5।
- प्रतिस्थापित चित्र 4, पृष्ठ 5, चित्र 5, पृष्ठ 7 और चित्र 18, पृष्ठ 17।
- अद्यतित तालिका 2, पृष्ठ 6 और तालिका 3, पृष्ठ 7।
- जोड़ा गया परिशिष्ट 1: फ्लैशप्रो एक्सप्रेस का उपयोग करके डिवाइस को प्रोग्रामिंग करना, पृष्ठ 14।
- जोड़ा गया परिशिष्ट 3: टीसीएल स्क्रिप्ट चलाना, पृष्ठ 20।
- लिबरो वर्जन नंबरों के संदर्भ हटा दिए गए।
संशोधन 2.0
इस संशोधन में किए गए परिवर्तनों का सारांश निम्नलिखित है।
- हार्डवेयर सेट अप करने में COM पोर्ट चयन के बारे में अतिरिक्त जानकारी, पृष्ठ 9।
- डेमो चलाने में उपयुक्त COM पोर्ट का चयन करने का तरीका अपडेट किया गया, पृष्ठ 11।
संशोधन 1.0
दस्तावेज़ का पहला प्रकाशन।
एमआई-वी प्रोसेसर सबसिस्टम का निर्माण
माइक्रोचिप आरआईएससी-वी प्रोसेसर आधारित डिजाइन विकसित करने के लिए एमआई-वी प्रोसेसर आईपी, एक 32-बिट आरआईएससी-वी प्रोसेसर और सॉफ्टवेयर टूलचेन प्रदान करता है। आरआईएससी-वी, आरआईएससी-वी फाउंडेशन के शासन के तहत एक मानक ओपन इंस्ट्रक्शन सेट आर्किटेक्चर (आईएसए), कई लाभ प्रदान करता है, जिसमें ओपन सोर्स समुदाय को बंद आईएसए की तुलना में तेज गति से कोर का परीक्षण और सुधार करने में सक्षम बनाना शामिल है।
RTG4® FPGAs उपयोगकर्ता अनुप्रयोगों को चलाने के लिए Mi-V सॉफ्ट प्रोसेसर का समर्थन करता है। यह एप्लिकेशन नोट निर्दिष्ट फ़ैब्रिक RAM या DDR मेमोरी से उपयोगकर्ता एप्लिकेशन को निष्पादित करने के लिए Mi-V प्रोसेसर सबसिस्टम बनाने का तरीका बताता है।
डिज़ाइन आवश्यकताएँ
निम्न तालिका डेमो चलाने के लिए हार्डवेयर और सॉफ़्टवेयर आवश्यकताओं को सूचीबद्ध करती है।
तालिका 1 • डिज़ाइन आवश्यकताएँ
सॉफ़्टवेयर
- Libero® सिस्टम-ऑन-चिप (SoC)
- फ्लैशप्रो एक्सप्रेस
- सॉफ्टकंसोल
टिप्पणी: Readme.txt का संदर्भ लें file डिजाइन में प्रदान किया गया fileइस संदर्भ डिज़ाइन के साथ उपयोग किए जाने वाले सॉफ़्टवेयर संस्करणों के लिए।
टिप्पणी: इस गाइड में दिखाए गए लिबरो स्मार्टडिजाइन और कॉन्फ़िगरेशन स्क्रीन शॉट्स केवल चित्रण उद्देश्य के लिए हैं।
नवीनतम अपडेट देखने के लिए लिबरो डिज़ाइन खोलें।
आवश्यक शर्तें
आपके शुरू करने से पहले:
- लिबरो SoC को डाउनलोड और इंस्टॉल करें (जैसा कि webइस डिज़ाइन के लिए साइट) निम्न स्थान से होस्ट पीसी पर: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
- डेमो डिजाइन के लिए fileएस डाउनलोड लिंक: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df
डिजाइन विवरण
RTG4 μPROM का आकार 57 KB है। उपयोगकर्ता अनुप्रयोग जो μPROM आकार से अधिक नहीं हैं उन्हें μPROM में संग्रहीत किया जा सकता है और आंतरिक बड़ी SRAM मेमोरी (LSRAM) से निष्पादित किया जा सकता है। μPROM आकार से अधिक होने वाले उपयोगकर्ता अनुप्रयोगों को बाहरी गैर-वाष्पशील मेमोरी में संग्रहित किया जाना चाहिए। इस स्थिति में, गैर-वाष्पशील मेमोरी से लक्ष्य एप्लिकेशन के साथ आंतरिक या बाहरी SRAM मेमोरी को प्रारंभ करने के लिए μPROM से निष्पादित एक बूटलोडर की आवश्यकता होती है।
संदर्भ डिजाइन एसपीआई फ्लैश से डीडीआर मेमोरी में लक्षित एप्लिकेशन (7 केबी आकार का) को कॉपी करने और डीडीआर मेमोरी से निष्पादित करने के लिए बूटलोडर क्षमता को प्रदर्शित करता है। बूटलोडर को आंतरिक मेमोरी से निष्पादित किया जाता है। कोड अनुभाग μPROM में स्थित है, और डेटा अनुभाग आंतरिक बड़े SRAM (LSRAM) में स्थित है।
टिप्पणी: एमआई-वी बूटलोडर लिबरो प्रोजेक्ट कैसे बनाया जाए और सॉफ्टकंसोल प्रोजेक्ट कैसे बनाया जाए, इस बारे में अधिक जानकारी के लिए, टीयू0775 देखें: पोलरफायर एफपीजीए: एमआई-वी प्रोसेसर सबसिस्टम ट्यूटोरियल का निर्माण
चित्र 1 डिज़ाइन के शीर्ष-स्तरीय ब्लॉक आरेख को दिखाता है।
चित्र 1 • शीर्ष स्तर का ब्लॉक आरेख
जैसा चित्र 1 में दिखाया गया है, निम्नलिखित बिंदु डिज़ाइन के डेटा प्रवाह का वर्णन करते हैं:
- Mi-V प्रोसेसर बूटलोडर को μPROM और निर्दिष्ट LSRAMs से निष्पादित करता है। बूटलोडर CoreUARTapb ब्लॉक के माध्यम से GUI के साथ इंटरफेस करता है और कमांड की प्रतीक्षा करता है।
- जब जीयूआई से एसपीआई फ्लैश प्रोग्राम कमांड प्राप्त होता है, तो बूटलोडर एसपीआई फ्लैश को जीयूआई से प्राप्त लक्ष्य एप्लिकेशन के साथ प्रोग्राम करता है।
- जब जीयूआई से बूट कमांड प्राप्त होता है, तो बूटलोडर एप्लिकेशन कोड को एसपीआई फ्लैश से डीडीआर में कॉपी करता है और फिर इसे डीडीआर से निष्पादित करता है।
घड़ी की संरचना
डिजाइन में दो क्लॉक डोमेन (40 मेगाहर्ट्ज और 20 मेगाहर्ट्ज) हैं। ऑन-बोर्ड 50 मेगाहर्ट्ज क्रिस्टल ऑसीलेटर पीएफ_सीसीसी ब्लॉक से जुड़ा है जो 40 मेगाहर्ट्ज और 20 मेगाहर्ट्ज घड़ियों को उत्पन्न करता है। 40 MHz सिस्टम क्लॉक μPROM को छोड़कर पूरे Mi-V प्रोसेसर सबसिस्टम को चलाता है। 20 मेगाहर्ट्ज घड़ी RTG4 μPROM और RTG4 μPROM APB इंटरफ़ेस चलाती है। RTG4 μPROM 30 मेगाहर्ट्ज तक की घड़ी आवृत्ति का समर्थन करता है। DDR_FIC को AHB बस इंटरफ़ेस के लिए कॉन्फ़िगर किया गया है, जो 40 MHz पर संचालित होता है। डीडीआर मेमोरी 320 मेगाहर्ट्ज पर काम करती है।
चित्रा 2 क्लॉकिंग संरचना दिखाता है।
चित्र 2 • क्लॉकिंग संरचना
संरचना रीसेट करें
POWER_ON_RESET_N और LOCK सिग्नल ANDed हैं, और आउटपुट सिग्नल (INIT_RESET_N) का उपयोग RTG4FDDRC_INIT ब्लॉक को रीसेट करने के लिए किया जाता है। FDDR रीसेट जारी करने के बाद, FDDR कंट्रोलर को इनिशियलाइज़ किया जाता है, और फिर INIT_DONE सिग्नल को मुखर किया जाता है। INIT_DONE सिग्नल का उपयोग Mi-V प्रोसेसर, बाह्य उपकरणों और डिज़ाइन के अन्य ब्लॉक को रीसेट करने के लिए किया जाता है।
चित्र 3 • संरचना को रीसेट करें
हार्डवेयर कार्यान्वयन
चित्रा 4 एमआई-वी संदर्भ डिजाइन के लिबरो डिजाइन को दिखाता है।
चित्र 4 • स्मार्टडिजाइन मॉड्यूल
टिप्पणी: इस एप्लिकेशन नोट में दिखाया गया लिबरो स्मार्टडिजाइन स्क्रीनशॉट केवल चित्रण उद्देश्य के लिए है। नवीनतम अपडेट और आईपी संस्करण देखने के लिए लिबरो प्रोजेक्ट खोलें।
आईपी ब्लॉक
चित्रा 2 एमआई-वी प्रोसेसर सबसिस्टम संदर्भ डिजाइन और उनके कार्य में उपयोग किए जाने वाले आईपी ब्लॉकों को सूचीबद्ध करता है।
टेबल 2 • आईपी ब्लॉक1
सभी आईपी उपयोगकर्ता गाइड और हैंडबुक Libero SoC -> Catalog से उपलब्ध हैं।
RTG4 μPROM 10,400 36-बिट शब्द (374,400 बिट डेटा) तक स्टोर करता है। यह डिवाइस प्रोग्राम किए जाने के बाद सामान्य डिवाइस ऑपरेशन के दौरान केवल रीड ऑपरेशंस का समर्थन करता है। MIV_RV32_C0 प्रोसेसर कोर में एक इंस्ट्रक्शन फ़ेच यूनिट, एक एक्ज़ीक्यूशन पाइपलाइन और एक डेटा मेमोरी सिस्टम शामिल है। MIV_RV32_C0 प्रोसेसर मेमोरी सिस्टम में निर्देश कैश और डेटा कैश शामिल है। MIV_RV32_C0 कोर में दो बाहरी AHB इंटरफेस शामिल हैं- AHB मेमोरी (MEM) बस मास्टर इंटरफ़ेस और AHB मेमोरी मैप्ड I/O (MMIO) बस मास्टर इंटरफ़ेस। कैश कंट्रोलर निर्देशों और डेटा कैश को फिर से भरने के लिए AHB MEM इंटरफ़ेस का उपयोग करता है। AHB MMIO इंटरफ़ेस का उपयोग I/O बाह्य उपकरणों के लिए अनकैश्ड एक्सेस के लिए किया जाता है।
AHB MMIO इंटरफ़ेस और MEM इंटरफ़ेस के मेमोरी मैप क्रमशः 0x60000000 से 0X6FFFFFFF और 0x80000000 से 0x8FFFFFF हैं। प्रोसेसर का रीसेट वेक्टर पता कॉन्फ़िगर करने योग्य है। MIV_RV32_C0 का रीसेट एक सक्रिय-निम्न संकेत है, जिसे रीसेट सिंक्रोनाइज़र के माध्यम से सिस्टम क्लॉक के साथ सिंक में डी-एसर्ट किया जाना चाहिए।
MIV_RV32_C0 प्रोसेसर AHB MEM इंटरफ़ेस का उपयोग करके एप्लिकेशन निष्पादन मेमोरी तक पहुँचता है। CoreAHBLite_C0_0 बस इंस्टेंस को 16 स्लेव स्लॉट प्रदान करने के लिए कॉन्फ़िगर किया गया है, प्रत्येक का आकार 1 एमबी है। RTG μPROM मेमोरी और RTG4FDDRC ब्लॉक इस बस से जुड़े हैं। μPROM का उपयोग बूटलोडर एप्लिकेशन को स्टोर करने के लिए किया जाता है।
MIV_RV32_C0 प्रोसेसर 0x60000000 और 0x6FFFFFFF पते के बीच डेटा लेनदेन को MMIO इंटरफ़ेस पर निर्देशित करता है। MMIO इंटरफ़ेस CoreAHBLite_C1_0 बस से जुड़ा हुआ है ताकि इसके स्लेव स्लॉट से जुड़े बाह्य उपकरणों के साथ संचार किया जा सके। CoreAHBLite_C1_0 बस इंस्टेंस को 16 स्लेव स्लॉट प्रदान करने के लिए कॉन्फ़िगर किया गया है, प्रत्येक का आकार 256 एमबी है। UART, CoreSPI, और CoreGPIO परिधीय CoreAHBLite_C1_0 बस से CoreAHBTOAPB3 ब्रिज और CoreAPB3 बस के माध्यम से जुड़े हुए हैं।
मेमोरी मैप
तालिका 3 यादों और बाह्य उपकरणों के मेमोरी मैप को सूचीबद्ध करती है।
टेबल 3 • मेमोरी मैप
सॉफ्टवेयर कार्यान्वयन
संदर्भ डिजाइन fileइसमें सॉफ़्टकंसोल कार्यक्षेत्र शामिल है जिसमें निम्न सॉफ़्टवेयर प्रोजेक्ट शामिल हैं:
- बूटलोडर
- लक्ष्य आवेदन
बूटलोडर
बूटलोडर एप्लिकेशन को डिवाइस प्रोग्रामिंग के दौरान μPROM पर प्रोग्राम किया जाता है। बूटलोडर निम्नलिखित कार्यों को लागू करता है:
- लक्ष्य एप्लिकेशन के साथ एसपीआई फ्लैश प्रोग्रामिंग।
- लक्ष्य एप्लिकेशन को SPI फ्लैश से DDR3 मेमोरी में कॉपी करना।
- DDR3 मेमोरी में उपलब्ध लक्ष्य एप्लिकेशन के लिए प्रोग्राम निष्पादन को स्विच करना।
बूटलोडर एप्लिकेशन को μPROM से स्टैक के रूप में LSRAM के साथ निष्पादित किया जाना चाहिए। इसलिए, लिंकर स्क्रिप्ट में ROM और RAM के पते क्रमशः μPROM और निर्दिष्ट LSRAM के शुरुआती पते पर सेट होते हैं। कोड सेक्शन को ROM से निष्पादित किया जाता है और डेटा सेक्शन को RAM से निष्पादित किया जाता है जैसा कि चित्र 5 में दिखाया गया है।
चित्र 5 • बूटलोडर लिंकर स्क्रिप्ट
लिंकर स्क्रिप्ट (microsemi-riscv-ram_rom.ld) पर उपलब्ध है
डिजाइन का सॉफ्टकंसोल_प्रोजेक्ट\mivrv32im-बूटलोडर फोल्डर files.
लक्ष्य आवेदन
लक्ष्य एप्लिकेशन ऑनबोर्ड एलईडी 1, 2, 3 और 4 को ब्लिंक करता है और UART संदेशों को प्रिंट करता है। लक्ष्य एप्लिकेशन को DDR3 मेमोरी से निष्पादित किया जाना चाहिए। इसलिए, लिंकर स्क्रिप्ट में कोड और स्टैक सेक्शन DDR3 मेमोरी के शुरुआती पते पर सेट किए गए हैं जैसा कि चित्र 6 में दिखाया गया है।
चित्र 6 • लक्ष्य अनुप्रयोग लिंकर स्क्रिप्ट
लिंकर स्क्रिप्ट (microsemi-riscv-ram.ld) डिज़ाइन के सॉफ्टकंसोल_प्रोजेक्ट\miv-rv32imddr- एप्लिकेशन फ़ोल्डर में उपलब्ध है files.
हार्डवेयर की स्थापना
निम्न चरणों का वर्णन है कि हार्डवेयर कैसे सेट अप करें:
- सुनिश्चित करें कि SW6 स्विच का उपयोग करके बोर्ड को बंद कर दिया गया है।
- जंपर्स को RTG4 डेवलपमेंट किट से कनेक्ट करें, जैसा कि निम्न तालिका में दिखाया गया है:
तालिका 4 • जंपर्सउछलनेवाला से पिन करें पिन टू टिप्पणियाँ J11, J17, J19, J23, J26, J21, J32, और J27 1 2 गलती करना जे16 2 3 गलती करना जे33 1 2 गलती करना 3 4 - USB केबल का उपयोग करके होस्ट PC को J47 कनेक्टर से कनेक्ट करें।
- सुनिश्चित करें कि USB से UART ब्रिज ड्राइवरों का स्वचालित रूप से पता लगाया जाता है। इसे होस्ट पीसी के डिवाइस मैनेजर में सत्यापित किया जा सकता है।
- जैसा कि चित्र 7 में दिखाया गया है, COM13 के पोर्ट गुण दिखाते हैं कि यह USB सीरियल कन्वर्टर C से जुड़ा है। इसलिए, इस पूर्व में COM13 का चयन किया गया हैampले। COM पोर्ट नंबर सिस्टम विशिष्ट है।
चित्र 7 • डिवाइस मैनेजर
टिप्पणी: यदि USB से UART ब्रिज ड्राइवर स्थापित नहीं हैं, तो ड्राइवरों को डाउनलोड और इंस्टॉल करें www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip. - बिजली की आपूर्ति को J9 कनेक्टर से कनेक्ट करें और बिजली आपूर्ति स्विच, SW6 को चालू करें।
चित्र 8 • RTG4 विकास किट
डेमो चल रहा है
यह अध्याय RTG4 डिवाइस को संदर्भ डिजाइन के साथ प्रोग्राम करने के चरणों का वर्णन करता है, लक्ष्य एप्लिकेशन के साथ SPI फ्लैश की प्रोग्रामिंग करता है, और Mi-V बूटलोडर GUI का उपयोग करके DDR मेमोरी से लक्ष्य एप्लिकेशन को बूट करता है।
डेमो चलाने में निम्नलिखित कदम शामिल हैं:
- RTG4 डिवाइस की प्रोग्रामिंग, पेज 11
- एमआई-वी बूटलोडर चलाना, पृष्ठ 11
RTG4 डिवाइस प्रोग्रामिंग
RTG4 डिवाइस को या तो FlashPro Express या Libero SOC का उपयोग करके प्रोग्राम किया जा सकता है।
- कार्य के साथ RTG4 विकास किट को प्रोग्राम करने के लिए file डिजाइन के हिस्से के रूप में प्रदान किया गया fileफ्लैशप्रो एक्सप्रेस सॉफ्टवेयर का उपयोग कर रहे हैं, तो परिशिष्ट 1 देखें: फ्लैशप्रो एक्सप्रेस का उपयोग करके डिवाइस को प्रोग्रामिंग करना, पृष्ठ 14।
- Libero SoC का उपयोग करके डिवाइस को प्रोग्राम करने के लिए, परिशिष्ट 2 देखें: Libero SoC का उपयोग करके डिवाइस को प्रोग्रामिंग करना, पृष्ठ 17।
एमआई-वी बूटलोडर चलाना
प्रोग्रामिंग के सफल समापन पर, इन चरणों का पालन करें:
- setup.exe चलाएँ file निम्नलिखित डिजाइन पर उपलब्ध है fileस्थान।
<$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4 - बूटलोडर जीयूआई एप्लिकेशन को स्थापित करने के लिए इंस्टॉलेशन विज़ार्ड का पालन करें।
चित्र 9 RTG4 Mi-V बूटलोडर GUI दिखाता है।
चित्र 9 • एमआई-वी बूटलोडर जीयूआई
- USB सीरियल कन्वर्टर C से जुड़े COM पोर्ट का चयन करें जैसा कि चित्र 7 में दिखाया गया है।
- कनेक्ट बटन पर क्लिक करें। सफल कनेक्शन के बाद लाल संकेतक हरे रंग में बदल जाता है जैसा कि चित्र 10 में दिखाया गया है।
चित्र 10 • COM पोर्ट कनेक्ट करें
- आयात बटन पर क्लिक करें और लक्ष्य आवेदन का चयन करें file (बिन)। आयात करने के बाद, का पथ file जीयूआई पर प्रदर्शित होता है जैसा चित्र 11 में दिखाया गया है।
<$Download_Directory>\rtg4_ac490_df\Source_files
चित्र 11 • लक्ष्य अनुप्रयोग आयात करें File
- जैसा कि चित्र 11 में दिखाया गया है, एसपीआई फ्लैश पर लक्ष्य एप्लिकेशन को प्रोग्राम करने के लिए प्रोग्राम एसपीआई फ्लैश विकल्प पर क्लिक करें। एसपीआई फ्लैश के प्रोग्राम किए जाने के बाद एक पॉप-अप प्रदर्शित होता है, जैसा कि चित्र 12 में दिखाया गया है। ओके पर क्लिक करें।
चित्र 12 • एसपीआई फ्लैश प्रोग्राम किया गया
- SPI फ्लैश से DDR3 मेमोरी में एप्लिकेशन को कॉपी करने के लिए स्टार्ट बूट विकल्प चुनें और DDR3 मेमोरी से एप्लिकेशन को निष्पादित करना शुरू करें। DDR3 मेमोरी से लक्ष्य एप्लिकेशन के सफल बूटिंग के बाद, एप्लिकेशन UART संदेशों को प्रिंट करता है और ऑन-बोर्ड उपयोगकर्ता LED1, 2, 3 और 4 को ब्लिंक करता है, जैसा कि चित्र 13 में दिखाया गया है।
चित्र 13 • डीडीआर से आवेदन निष्पादित करें
- एप्लिकेशन DDR3 मेमोरी से चल रहा है और यह डेमो को समाप्त करता है। एमआई-वी बूटलोडर जीयूआई बंद करें।
फ्लैशप्रो एक्सप्रेस का उपयोग करके डिवाइस को प्रोग्रामिंग करना
यह खंड बताता है कि RTG4 डिवाइस को प्रोग्रामिंग जॉब के साथ कैसे प्रोग्राम किया जाए file फ्लैशप्रो एक्सप्रेस का उपयोग करना।
डिवाइस को प्रोग्राम करने के लिए, निम्न चरणों का पालन करें:
- सुनिश्चित करें कि बोर्ड पर जम्पर सेटिंग्स वही हैं जो UG3 की तालिका 0617 में सूचीबद्ध हैं:
RTG4 डेवलपमेंट किट यूज़र गाइड। - वैकल्पिक रूप से, एम्बेडेड FlashPro32 का उपयोग करने के लिए डिफ़ॉल्ट जम्पर सेटिंग के बजाय बाहरी FlashPro2, FlashPro3, या FlashPro4 प्रोग्रामर का उपयोग करते समय जम्पर J5 को पिन 6-5 कनेक्ट करने के लिए सेट किया जा सकता है।
टिप्पणी: जम्पर कनेक्शन बनाते समय बिजली आपूर्ति स्विच, SW6 को बंद कर देना चाहिए। - बिजली आपूर्ति केबल को बोर्ड पर J9 कनेक्टर से कनेक्ट करें।
- बिजली आपूर्ति स्विच SW6 चालू करें।
- अगर एम्बेडेड फ्लैशप्रो5 का उपयोग कर रहे हैं, तो यूएसबी केबल को कनेक्टर जे47 और होस्ट पीसी से कनेक्ट करें।
वैकल्पिक रूप से, यदि बाहरी प्रोग्रामर का उपयोग कर रहे हैं, तो रिबन केबल को J से कनेक्ट करेंTAG हेडर J22 और प्रोग्रामर को होस्ट पीसी से कनेक्ट करें। - होस्ट पीसी पर, फ्लैशप्रो एक्सप्रेस सॉफ्टवेयर लॉन्च करें।
- नया जॉब प्रोजेक्ट बनाने के लिए नया क्लिक करें या फ्लैशप्रो एक्सप्रेस जॉब से प्रोजेक्ट मेन्यू से न्यू जॉब प्रोजेक्ट चुनें, जैसा कि नीचे दिए गए आंकड़े में दिखाया गया है।
चित्र 14 • फ्लैशप्रो एक्सप्रेस जॉब प्रोजेक्ट
- फ्लैशप्रो एक्सप्रेस जॉब डायलॉग बॉक्स से न्यू जॉब प्रोजेक्ट में निम्नलिखित दर्ज करें:
- प्रोग्रामिंग जॉब file: ब्राउज़ पर क्लिक करें, और उस स्थान पर नेविगेट करें जहां .job file स्थित है और चुनें file. डिफ़ॉल्ट स्थान है: \rtg4_ac490_df\Programming_Job
- फ्लैशप्रो एक्सप्रेस जॉब प्रोजेक्ट लोकेशन: ब्राउज पर क्लिक करें और वांछित फ्लैशप्रो एक्सप्रेस प्रोजेक्ट लोकेशन पर नेविगेट करें।
चित्र 15 • फ्लैशप्रो एक्सप्रेस जॉब से नया जॉब प्रोजेक्ट
- ओके पर क्लिक करें। आवश्यक प्रोग्रामिंग file चयनित है और डिवाइस में प्रोग्राम किए जाने के लिए तैयार है।
- फ्लैशप्रो एक्सप्रेस विंडो निम्न आकृति में दिखाए गए अनुसार दिखाई देती है। पुष्टि करें कि प्रोग्रामर फ़ील्ड में प्रोग्रामर नंबर दिखाई देता है। यदि ऐसा नहीं होता है, तो बोर्ड कनेक्शन की पुष्टि करें और प्रोग्रामर्स को रिफ्रेश/रीस्कैन करें पर क्लिक करें।
चित्र 16 • डिवाइस की प्रोग्रामिंग करना
- रन पर क्लिक करें। जब डिवाइस को सफलतापूर्वक प्रोग्राम किया जाता है, तो एक रन पास स्थिति प्रदर्शित होती है जैसा कि निम्न आकृति में दिखाया गया है।
चित्र 17 • फ्लैशप्रो एक्सप्रेस—रन पास हुआ
- फ्लैशप्रो एक्सप्रेस को बंद करें या प्रोजेक्ट टैब में बाहर निकलें पर क्लिक करें।
Libero SoC का उपयोग करके डिवाइस की प्रोग्रामिंग करना
संदर्भ डिजाइन fileइसमें Libero SoC का उपयोग करके बनाया गया Mi-V प्रोसेसर सबसिस्टम प्रोजेक्ट शामिल है। RTG4 डिवाइस को Libero SoC का उपयोग करके प्रोग्राम किया जा सकता है। Libero SoC प्रोजेक्ट पूरी तरह से सिंथेसिस, प्लेस एंड रूट, टाइमिंग वेरिफिकेशन, FPGA ऐरे डेटा जेनरेशन, अपडेट μPROM मेमोरी कंटेंट, बिटस्ट्रीम जेनरेशन, FPGA प्रोग्रामिंग से बनाया और चलाया जाता है।
लिबरो डिजाइन प्रवाह निम्नलिखित आकृति में दिखाया गया है।
चित्र 18 • लिबरो डिजाइन प्रवाह
RTG4 डिवाइस को प्रोग्राम करने के लिए, Mi-V प्रोसेसर सबसिस्टम प्रोजेक्ट को Libero SoC में खोला जाना चाहिए और निम्नलिखित चरणों को फिर से चलाना चाहिए:
- uPROM मेमोरी कंटेंट को अपडेट करें: इस चरण में, μPROM को बूटलोडर एप्लिकेशन के साथ प्रोग्राम किया जाता है।
- बिटस्ट्रीम जनरेशन: इस स्टेप में जॉब file RTG4 डिवाइस के लिए उत्पन्न होता है।
- FPGA प्रोग्रामिंग: इस चरण में, RTG4 डिवाइस को जॉब का उपयोग करके प्रोग्राम किया जाता है file.
इन चरणों का पालन करें:
- लिबरो डिजाइन फ्लो से, अपडेट यूप्रोम मेमोरी कंटेंट का चयन करें।
- जोड़ें विकल्प का उपयोग करके क्लाइंट बनाएं।
- क्लाइंट का चयन करें और फिर संपादन विकल्प चुनें।
- से सामग्री का चयन करें file और फिर ब्राउज विकल्प का चयन करें जैसा कि चित्र 19 में दिखाया गया है।
चित्र 19 • डेटा संग्रहण क्लाइंट संपादित करें
- निम्न डिज़ाइन पर नेविगेट करें fileस्थान और miv-rv32im-bootloader.hex का चयन करें file जैसा चित्र 20 में दिखाया गया है। <$Download_Directory>\rtg4_ac490_df
- सेट करें File Intel-Hex (*.hex) टाइप करें।
- प्रोजेक्ट निर्देशिका से सापेक्ष पथ का उपयोग करें चुनें।
- ओके पर क्लिक करें।
चित्र 20 • मेमोरी आयात करें File
- ओके पर क्लिक करें।
μPROM सामग्री अद्यतन की जाती है। - जैसा कि चित्र 21 में दिखाया गया है, बिटस्ट्रीम जेनरेट करें पर डबल-क्लिक करें।
चित्र 21 • बिटस्ट्रीम उत्पन्न करें
- डिवाइस को प्रोग्राम करने के लिए प्रोग्राम एक्शन पर डबल-क्लिक करें, जैसा कि चित्र 21 में दिखाया गया है।
RTG4 डिवाइस प्रोग्राम किया गया है। डेमो चलाना देखें, पृष्ठ 11।
टीसीएल स्क्रिप्ट चलाना
डिज़ाइन में TCL स्क्रिप्ट प्रदान की गई हैं fileनिर्देशिका TCL_Scripts के अंतर्गत s फ़ोल्डर। यदि आवश्यक हो, तो डिज़ाइन प्रवाह को डिज़ाइन कार्यान्वयन से नौकरी के सृजन तक पुन: प्रस्तुत किया जा सकता है file.
टीसीएल चलाने के लिए, नीचे दिए गए चरणों का पालन करें:
- लिबरो सॉफ्टवेयर लॉन्च करें।
- प्रोजेक्ट चुनें > स्क्रिप्ट निष्पादित करें…।
- ब्राउज पर क्लिक करें और डाउनलोड की गई TCL_Scripts डायरेक्टरी से script.tcl चुनें।
- चलाएँ पर क्लिक करें.
TCL स्क्रिप्ट के सफल निष्पादन के बाद, TCL_Scripts डायरेक्टरी के भीतर Libero प्रोजेक्ट बनाया जाता है।
टीसीएल स्क्रिप्ट के बारे में अधिक जानकारी के लिए, rtg4_ac490_df/TCL_Scripts/readme.txt देखें।
TCL कमांड्स पर अधिक विवरण के लिए Libero® SoC TCL कमांड रेफरेंस गाइड देखें। संपर्क
टीसीएल स्क्रिप्ट चलाते समय सामने आने वाले किसी भी प्रश्न के लिए तकनीकी सहायता।
माइक्रोसेमी यहां निहित जानकारी या किसी विशेष उद्देश्य के लिए अपने उत्पादों और सेवाओं की उपयुक्तता के संबंध में कोई वारंटी, प्रतिनिधित्व या गारंटी नहीं देता है, और न ही माइक्रोसेमी किसी भी उत्पाद या सर्किट के आवेदन या उपयोग से उत्पन्न होने वाली किसी भी देयता को ग्रहण करता है। इसके तहत बेचे गए उत्पाद और माइक्रोसेमी द्वारा बेचे जाने वाले अन्य उत्पाद सीमित परीक्षण के अधीन हैं और मिशन-महत्वपूर्ण उपकरण या अनुप्रयोगों के संयोजन के साथ उपयोग नहीं किए जाने चाहिए। किसी भी प्रदर्शन विनिर्देशों को विश्वसनीय माना जाता है, लेकिन सत्यापित नहीं किया जाता है, और खरीदार को उत्पादों के सभी प्रदर्शन और अन्य परीक्षण अकेले और साथ में, या किसी भी अंतिम-उत्पादों में स्थापित करना चाहिए। खरीदार किसी भी डेटा और प्रदर्शन विनिर्देशों या माइक्रोसेमी द्वारा प्रदान किए गए मापदंडों पर भरोसा नहीं करेगा। किसी भी उत्पाद की उपयुक्तता का स्वतंत्र रूप से निर्धारण करना और उसका परीक्षण और सत्यापन करना क्रेता की जिम्मेदारी है। यहां माइक्रोसेमी द्वारा प्रदान की गई जानकारी "जैसा है, जहां है" और सभी दोषों के साथ प्रदान की जाती है, और ऐसी जानकारी से जुड़ा संपूर्ण जोखिम पूरी तरह से खरीदार के पास है। माइक्रोसेमी किसी भी पक्ष को, स्पष्ट रूप से या परोक्ष रूप से, कोई पेटेंट अधिकार, लाइसेंस, या कोई अन्य आईपी अधिकार प्रदान नहीं करता है, चाहे वह स्वयं ऐसी जानकारी के संबंध में हो या ऐसी जानकारी द्वारा वर्णित किसी भी चीज़ के संबंध में। इस दस्तावेज़ में प्रदान की गई जानकारी माइक्रोसेमी के स्वामित्व में है, और माइक्रोसेमी बिना किसी सूचना के किसी भी समय इस दस्तावेज़ या किसी भी उत्पाद और सेवाओं में जानकारी में कोई भी परिवर्तन करने का अधिकार सुरक्षित रखता है।
माइक्रोसेमी के बारे में
माइक्रोचिप टेक्नोलॉजी इंक (नैस्डैक: एमसीएचपी) की पूर्ण स्वामित्व वाली सहायक कंपनी माइक्रोसेमी, एयरोस्पेस और रक्षा, संचार, डेटा सेंटर और औद्योगिक बाजारों के लिए सेमीकंडक्टर और सिस्टम समाधान का एक व्यापक पोर्टफोलियो प्रदान करती है। उत्पादों में उच्च-प्रदर्शन और विकिरण-कठोर एनालॉग मिश्रित-सिग्नल एकीकृत सर्किट, FPGAs, SoCs और ASICs शामिल हैं; बिजली प्रबंधन उत्पाद; समय और सिंक्रनाइज़ेशन डिवाइस और सटीक समय समाधान, समय के लिए दुनिया के मानक स्थापित करना; आवाज प्रसंस्करण उपकरण; आरएफ समाधान; असतत घटक; उद्यम भंडारण और संचार समाधान, सुरक्षा प्रौद्योगिकियां और स्केलेबल एंटी-टीampएर उत्पाद; ईथरनेट समाधान; पावर-ओवर-ईथरनेट आईसी और मिडस्पैन; साथ ही कस्टम डिजाइन क्षमताओं और सेवाओं। अधिक जानें www.microsemi.com.
माइक्रोसेमी मुख्यालय
एक उद्यम, एलिसो वीजो,
सीए 92656 यूएसए
संयुक्त राज्य अमेरिका के भीतर: +1 800-713-4113
संयुक्त राज्य अमेरिका के बाहर: +1 949-380-6100
बिक्री: +1 949-380-6136
फैक्स: +1 949-215-4996
ईमेल: बिक्री.support@microsemi.com
www.microsemi.com
©2021 माइक्रोसेमी, माइक्रोचिप टेक्नोलॉजी इंक की पूर्ण स्वामित्व वाली सहायक कंपनी है। सर्वाधिकार सुरक्षित। माइक्रोसेमी और माइक्रोसेमी लोगो माइक्रोसेमी कॉर्पोरेशन के पंजीकृत ट्रेडमार्क हैं। अन्य सभी ट्रेडमार्क और सेवा चिह्न उनके संबंधित स्वामियों की संपत्ति हैं
दस्तावेज़ / संसाधन
 |
माइक्रोसेमी AC490 RTG4 FPGA: एक Mi-V प्रोसेसर सबसिस्टम का निर्माण [पीडीएफ] उपयोगकर्ता गाइड AC490 RTG4 FPGA एक Mi-V प्रोसेसर सबसिस्टम का निर्माण, AC490 RTG4, FPGA एक Mi-V प्रोसेसर सबसिस्टम का निर्माण, Mi-V प्रोसेसर सबसिस्टम |
