Microsemi AC490 RTG4 FPGA: construción dun subsistema de procesador Mi-V

Historial de revisións

O historial de revisións describe os cambios que se implementaron no documento. Os cambios están listados por revisión, comezando pola publicación máis recente.

Revisión 3.0

O seguinte é un resumo dos cambios realizados nesta revisión.

• Actualizouse o documento para Libero SoC v2021.2.
• Actualizouse a Figura 1, da páxina 3 á Figura 3, da páxina 5.
• Substituíuse a Figura 4, páxina 5, Figura 5, páxina 7 e Figura 18, páxina 17.
• Actualizouse a táboa 2, páxina 6 e a táboa 3, páxina 7.
• Apéndice 1 engadido: Programación do dispositivo mediante FlashPro Express, páxina 14.
• Apéndice 3 engadido: Execución do script TCL, páxina 20.
• Elimináronse as referencias aos números de versión de Libero.

Revisión 2.0
O seguinte é un resumo dos cambios realizados nesta revisión.

• Engadiuse información sobre a selección do porto COM en Configuración do hardware, páxina 9.
• Actualizouse como seleccionar o porto COM axeitado en Execución da demostración, páxina 11.

Revisión 1.0
A primeira publicación do documento.

Construír un subsistema de procesador Mi-V

Microchip ofrece a IP do procesador Mi-V, un procesador RISC-V de 32 bits e unha cadea de ferramentas de software para desenvolver deseños baseados en procesadores RISC-V. RISC-V, unha arquitectura de conxunto de instrucións abertas (ISA) estándar baixo o goberno da Fundación RISC-V, ofrece numerosos beneficios, que inclúen permitir á comunidade de código aberto probar e mellorar os núcleos a un ritmo máis rápido que os ISA pechados.
As FPGA RTG4® admiten o procesador suave Mi-V para executar aplicacións de usuario. Esta nota da aplicación describe como construír un subsistema de procesador Mi-V para executar unha aplicación de usuario a partir das memorias RAM ou DDR designadas.

Requisitos de deseño
A seguinte táboa enumera os requisitos de hardware e software para executar a demostración.

Táboa 1 • Requisitos de deseño

Software

• Sistema en chip (SoC) Libero®
• FlashPro Express
• SoftConsole

Nota: Consulte o ficheiro readme.txt file previstos no deseño files para as versións de software utilizadas con este deseño de referencia.

Nota: Libero SmartDesign e as capturas de pantalla de configuración que se mostran nesta guía son só con fins ilustrativos.
Abre o deseño de Libero para ver as últimas actualizacións.

Requisitos previos

Antes de comezar:

1. Descargue e instale Libero SoC (como se indica no websitio para este deseño) no PC host dende a seguinte localización: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. Para o deseño de demostración files link de descarga: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Descrición do deseño

O tamaño de RTG4 μPROM é de 57 KB. As aplicacións de usuario que non superen o tamaño da μPROM pódense almacenar en μPROM e executarse desde memorias internas de grande SRAM (LSRAM). As aplicacións de usuario que superen o tamaño da μPROM deben almacenarse nunha memoria non volátil externa. Neste caso, é necesario un cargador de arranque que se execute desde μPROM para inicializar as memorias SRAM internas ou externas coa aplicación de destino desde a memoria non volátil.
O deseño de referencia demostra a capacidade do cargador de arranque para copiar a aplicación de destino (de tamaño 7 KB) desde a memoria flash SPI á memoria DDR e executala desde a memoria DDR. O cargador de arranque execútase desde memorias internas. A sección de código está situada na μPROM e a sección de datos está na SRAM interna grande (LSRAM).

Nota: Para obter máis información sobre como construír o proxecto Libero do cargador de arranque Mi-V e como crear o proxecto SoftConsole, consulte TU0775: PolarFire FPGA: Titorial para construír un subsistema de procesador Mi-V
A figura 1 mostra o diagrama de bloques de nivel superior do deseño.

Figura 1 • Diagrama de bloques de nivel superior

Como se mostra na Figura 1, os seguintes puntos describen o fluxo de datos do deseño:

• O procesador Mi-V executa o cargador de arranque desde a μPROM e as LSRAM designadas. O cargador de arranque interactúa coa GUI a través do bloque CoreUARTapb e espera os comandos.
• Cando se recibe o comando do programa flash SPI da GUI, o cargador de arranque programa o flash SPI coa aplicación de destino recibida da GUI.
• Cando se recibe o comando de arranque da GUI, o cargador de arranque copia o código da aplicación do flash SPI a DDR e despois execútao desde DDR.

Estrutura de reloxo
Hai dous dominios de reloxo (40 MHz e 20 MHz) no deseño. O oscilador de cristal de 50 MHz integrado está conectado ao bloque PF_CCC que xera reloxos de 40 MHz e 20 MHz. O reloxo do sistema de 40 MHz manexa o subsistema completo do procesador Mi-V excepto μPROM. O reloxo de 20 MHz manexa a interface RTG4 μPROM e RTG4 μPROM APB. RTG4 μPROM admite unha frecuencia de reloxo de ata 30 MHz. DDR_FIC está configurado para a interface de bus AHB, que funciona a 40 MHz. A memoria DDR funciona a 320 MHz.
A figura 2 mostra a estrutura do reloxo.

Figura 2 • Estrutura do reloxo

Restablecer estrutura
Os sinais POWER_ON_RESET_N e LOCK son AND e o sinal de saída (INIT_RESET_N) utilízase para restablecer o bloque RTG4FDDRC_INIT. Despois de liberar o restablecemento FDDR, o controlador FDDR inicialízase e, a continuación, realízase o sinal INIT_DONE. O sinal INIT_DONE úsase para restablecer o procesador Mi-V, os periféricos e outros bloques do deseño.

Figura 3 • Restablecer estrutura

Implementación de hardware
A figura 4 mostra o deseño Libero do deseño de referencia Mi-V.

Figura 4 • Módulo SmartDesign

Nota: A captura de pantalla de Libero SmartDesign que se mostra nesta nota da aplicación é só para fins ilustrativos. Abre o proxecto Libero para ver as últimas actualizacións e versións IP.

Bloques IP
A Figura 2 enumera os bloques IP utilizados no deseño de referencia do subsistema do procesador Mi-V e a súa función.

Táboa 2 • Bloques IP1

Todas as guías e manuais do usuario de IP están dispoñibles en Libero SoC -> Catálogo.

RTG4 μPROM almacena ata 10,400 palabras de 36 bits (374,400 bits de datos). Só admite operacións de lectura durante o funcionamento normal do dispositivo despois de programar o dispositivo. O núcleo do procesador MIV_RV32_C0 comprende unha unidade de recuperación de instrucións, unha canalización de execución e un sistema de memoria de datos. O sistema de memoria do procesador MIV_RV32_C0 inclúe caché de instrucións e caché de datos. O núcleo MIV_RV32_C0 inclúe dúas interfaces AHB externas: a interface mestra de bus de memoria AHB (MEM) e a interface mestra de bus AHB Memory Mapped I/O (MMIO). O controlador de caché usa a interface AHB MEM para recargar as instrucións e as cachés de datos. A interface AHB MMIO úsase para un acceso sen caché aos periféricos de E/S.

Os mapas de memoria da interface AHB MMIO e da interface MEM son de 0x60000000 a 0X6FFFFFFF e de 0x80000000 a 0x8FFFFFFF, respectivamente. O enderezo vectorial de reinicio do procesador é configurable. O reinicio do MIV_RV32_C0 é un sinal activo-baixo, que debe desactivarse en sincronía co reloxo do sistema a través dun sincronizador de reinicio.

O procesador MIV_RV32_C0 accede á memoria de execución da aplicación mediante a interface AHB MEM. A instancia de bus CoreAHBLite_C0_0 está configurada para proporcionar 16 slots escravos, cada un de tamaño 1 MB. A memoria RTG μPROM e os bloques RTG4FDDRC ​​están conectados a este bus. A μPROM úsase para almacenar a aplicación do cargador de arranque.

O procesador MIV_RV32_C0 dirixe as transaccións de datos entre os enderezos 0x60000000 e 0x6FFFFFFF á interface MMIO. A interface MMIO está conectada ao bus CoreAHBLite_C1_0 para comunicarse cos periféricos conectados aos seus slots escravos. A instancia de bus CoreAHBLite_C1_0 está configurada para proporcionar 16 ranuras escravas, cada unha cun tamaño de 256 MB. Os periféricos UART, CoreSPI e CoreGPIO están conectados ao bus CoreAHBLite_C1_0 mediante a ponte CoreAHBTOAPB3 e o bus CoreAPB3.

Mapa da memoria
A táboa 3 enumera o mapa de memoria das memorias e periféricos.

Táboa 3 • Mapa da memoria

Implementación de software

O deseño de referencia files inclúen o espazo de traballo SoftConsole que contén os seguintes proxectos de software:

• Cargador de arranque
• Aplicación de destino

Cargador de arranque
A aplicación do cargador de arranque está programada na μPROM durante a programación do dispositivo. O cargador de arranque implementa as seguintes funcións:

• Programación do SPI Flash coa aplicación de destino.
• Copiando a aplicación de destino de SPI Flash á memoria DDR3.
• Cambiando a execución do programa á aplicación de destino dispoñible na memoria DDR3.
  A aplicación do cargador de arranque debe executarse desde μPROM con LSRAM como pila. Polo tanto, os enderezos de ROM e RAM no script do enlazador establécense no enderezo inicial de μPROM e LSRAM designados, respectivamente. A sección de código execútase desde a ROM e a sección de datos execútase dende a RAM como se mostra na Figura 5.

Figura 5 • Script de enlace do cargador de arranque

O script de ligazón (microsemi-riscv-ram_rom.ld) está dispoñible en
Cartafol SoftConsole_Project\mivrv32im-bootloader do deseño files.

Aplicación de destino
A aplicación de destino fai parpadear os LED integrados 1, 2, 3 e 4 e imprime mensaxes UART. A aplicación de destino debe executarse desde a memoria DDR3. Polo tanto, as seccións de código e pila no script do enlazador están configuradas co enderezo de inicio da memoria DDR3 como se mostra na Figura 6.

Figura 6 • Target Application Linker Script

O script de ligazón (microsemi-riscv-ram.ld) está dispoñible no cartafol da aplicación SoftConsole_Project\miv-rv32imddr do deseño files.

Configuración do hardware

Os seguintes pasos describen como configurar o hardware:

1. Asegúrese de que a placa estea apagada usando o interruptor SW6.
2. Conecte os puentes no kit de desenvolvemento RTG4, como se mostra na seguinte táboa:
   Táboa 4 • Puentes

   Jumper	Pin De	Pin To	Comentarios
   J11, J17, J19, J23, J26, J21, J32 e J27	1	2	Por defecto
   J16	2	3	Por defecto
   J33	1	2	Por defecto
   	3	4

3. Conecte o PC host ao conector J47 mediante o cable USB.
4. Asegúrese de que os controladores da ponte de USB a UART se detecten automaticamente. Isto pódese verificar no xestor de dispositivos do PC host.
5. Como se mostra na Figura 7, as propiedades do porto de COM13 mostran que está conectado ao USB Serial Converter C. Polo tanto, COM13 está seleccionado neste ex.ample. O número de porto COM é específico do sistema.
   Figura 7 • Xestor de dispositivos
   Nota: Se os controladores da ponte de USB a UART non están instalados, descargue e instale os controladores desde www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. Conecte a fonte de alimentación ao conector J9 e conecte o interruptor da fonte de alimentación, SW6.

Figura 8 • Kit de desenvolvemento RTG4

Executando a demostración

Este capítulo describe os pasos para programar o dispositivo RTG4 co deseño de referencia, programar o SPI Flash coa aplicación de destino e iniciar a aplicación de destino desde a memoria DDR usando a GUI do Mi-V Bootloader.

A execución da demostración implica os seguintes pasos:

1. Programación do dispositivo RTG4, páxina 11
2. Execución do cargador de arranque Mi-V, páxina 11

Programación do dispositivo RTG4
O dispositivo RTG4 pódese programar usando FlashPro Express ou Libero SOC.

• Para programar o kit de desenvolvemento RTG4 co traballo file proporcionado como parte do deseño files utilizando o software FlashPro Express, consulte o Apéndice 1: Programación do dispositivo mediante FlashPro Express, páxina 14.
• Para programar o dispositivo usando Libero SoC, consulte o Apéndice 2: Programación do dispositivo usando Libero SoC, páxina 17.

Executar o cargador de arranque Mi-V
Unha vez completada correctamente a programación, siga estes pasos:

1. Executa o setup.exe file dispoñible no seguinte deseño files localización.
   \rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. Siga o asistente de instalación para instalar a aplicación GUI Bootloader.
   A Figura 9 mostra a GUI do cargador de arranque RTG4 Mi-V.
   Figura 9 • GUI do cargador de arranque Mi-V
3. Seleccione o porto COM conectado ao USB Serial Converter C como se mostra na Figura 7.
4. Fai clic no botón conectar. Despois da conexión exitosa, o indicador vermello vólvese verde como se mostra na Figura 10.
   Figura 10 • Conectar o porto COM
5. Fai clic no botón Importar e selecciona a aplicación de destino file (.bin). Despois da importación, o camiño do file móstrase na GUI como se mostra na Figura 11.
   \rtg4_ac490_df\Source_files
   Figura 11 • Importar a aplicación de destino File
6. Como se mostra na Figura 11, faga clic na opción Programa SPI Flash para programar a aplicación de destino no SPI Flash. Aparece unha ventá emerxente despois de programar o flash SPI como se mostra na Figura 12. Prema en Aceptar.
   Figura 12 • Flash SPI programado
7. Seleccione a opción Iniciar arranque para copiar a aplicación desde SPI Flash á memoria DDR3 e comezar a executar a aplicación desde a memoria DDR3. Despois de iniciar correctamente a aplicación de destino desde a memoria DDR3, a aplicación imprime mensaxes UART e parpadea os LED1, 2, 3 e 4 do usuario a bordo como se mostra na Figura 13.
   Figura 13 • Executar aplicación dende DDR
8. A aplicación está a executarse desde a memoria DDR3 e isto conclúe a demostración. Pecha a GUI do Mi-V Bootloader.

Programación do dispositivo mediante FlashPro Express

Esta sección describe como programar o dispositivo RTG4 co traballo de programación file usando FlashPro Express.

Para programar o dispositivo, siga os seguintes pasos:

1. Asegúrese de que os axustes de puentes na placa son os mesmos que se indican na Táboa 3 de UG0617:
   Guía do usuario do kit de desenvolvemento RTG4.
2. Opcionalmente, o puente J32 pódese configurar para conectar os pinos 2-3 cando se utiliza un programador FlashPro4, FlashPro5 ou FlashPro6 externo en lugar da configuración de puente predeterminada para usar o FlashPro5 incorporado.
   Nota: O interruptor da fonte de alimentación, SW6, debe estar apagado mentres se realizan as conexións de puente.
3. Conecte o cable de alimentación ao conector J9 da placa.
4. Encienda o interruptor de fonte de alimentación SW6.
5. Se utiliza o FlashPro5 integrado, conecte o cable USB ao conector J47 e ao PC host.
   Alternativamente, se usa un programador externo, conecte o cable plano ao conector JTAG cabeceira J22 e conecte o programador ao PC host.
6. No PC host, inicie o software FlashPro Express.
7. Fai clic en Novo ou selecciona Novo proxecto de traballo en FlashPro Express Job no menú Proxecto para crear un novo proxecto de traballo, como se mostra na seguinte figura.
   Figura 14 • Proxecto de traballo FlashPro Express
8. Introduza o seguinte na caixa de diálogo Novo proxecto de traballo desde FlashPro Express:
   • Traballo de programación file: Faga clic en Examinar e desprácese ata o lugar onde se atopa o .job file está localizado e selecciona o file. A localización predeterminada é: \rtg4_ac490_df\Programming_Job
   • Localización do proxecto de traballo FlashPro Express: fai clic en Examinar e desprázate ata a localización do proxecto FlashPro Express desexada.
     Figura 15 • Novo proxecto de traballo de FlashPro Express Job
9. Fai clic en Aceptar. A programación requirida file está seleccionado e listo para ser programado no dispositivo.
10. A xanela de FlashPro Express aparece como se mostra na seguinte figura. Confirme que aparece un número de programador no campo Programador. Se non o fai, confirme as conexións da placa e prema en Actualizar/Volver a buscar programadores.
    Figura 16 • Programación do Dispositivo
11. Fai clic en EXECUTAR. Cando o dispositivo se programa correctamente, móstrase un estado RUN PASSED como se mostra na seguinte figura.
    Figura 17 • FlashPro Express: RUN PASADO
12. Pecha FlashPro Express ou fai clic en Saír na pestana Proxecto.

Programación do dispositivo usando Libero SoC

O deseño de referencia files inclúen o proxecto do subsistema do procesador Mi-V creado usando Libero SoC. O dispositivo RTG4 pódese programar usando Libero SoC. O proxecto Libero SoC está completamente construído e executado a partir de síntese, lugar e ruta, verificación de tempo, xeración de datos de matriz FPGA, actualización de contido de memoria μPROM, xeración de bitstream e programación FPGA.

O fluxo de deseño de Libero móstrase na seguinte figura.

Figura 18 • Fluxo de deseño de Libero

Para programar o dispositivo RTG4, o proxecto do subsistema do procesador Mi-V debe abrirse en Libero SoC e volver executar os seguintes pasos:

1. Actualizar o contido da memoria uPROM: neste paso, μPROM prográmase coa aplicación do cargador de arranque.
2. Xeración Bitstream: neste paso, o Job file xérase para o dispositivo RTG4.
3. Programación FPGA: Neste paso, o dispositivo RTG4 prográmase mediante o Job file.

Siga estes pasos:

1. Desde Libero Design Flow, seleccione Actualizar contido da memoria uPROM.
2. Crea un cliente usando a opción Engadir.
3. Seleccione o cliente e despois escolle a opción Editar.
4. Seleccione Contido de file e, a continuación, seleccione a opción Explorar como se mostra na Figura 19.
   Figura 19 • Editar cliente de almacenamento de datos
5. Navega ata o seguinte deseño files e seleccione o ficheiro miv-rv32im-bootloader.hex file como se mostra na Figura 20. \rtg4_ac490_df
   • Establece o File Escriba como Intel-Hex (*.hex).
   • Seleccione Usar o camiño relativo do directorio do proxecto.
   • Fai clic en Aceptar.
     Figura 20 • Importar memoria File
6. Fai clic en Aceptar.
   Actualízase o contido da μPROM.
7. Fai dobre clic en Xerar fluxo de bits como se mostra na Figura 21.
   Figura 21 • Xerar fluxo de bits
8. Fai dobre clic en Run PROGRAM Action para programar o dispositivo como se mostra na Figura 21.
   O dispositivo RTG4 está programado. Consulte Execución da demostración, páxina 11.

Execución do script TCL

Os scripts TCL preséntanse no deseño files no directorio TCL_Scripts. Se é necesario, o fluxo de deseño pódese reproducir desde a implementación do deseño ata a xeración do traballo file.

Para executar o TCL, siga os seguintes pasos:

1. Inicie o software Libero.
2. Seleccione Proxecto > Executar script....
3. Fai clic en Examinar e selecciona script.tcl no directorio TCL_Scripts descargado.
4. Fai clic en Executar.

Despois da execución exitosa do script TCL, o proxecto Libero créase dentro do directorio TCL_Scripts.
Para obter máis información sobre os scripts TCL, consulte rtg4_ac490_df/TCL_Scripts/readme.txt.
Consulte Libero® SoC TCL Command Reference Guide para obter máis detalles sobre os comandos TCL. Contacto
Soporte técnico para calquera consulta que se atope ao executar o script TCL.

Microsemi non fai ningunha garantía, representación ou garantía sobre a información contida aquí ou a idoneidade dos seus produtos e servizos para ningún propósito particular, nin Microsemi asume ningunha responsabilidade derivada da aplicación ou uso de calquera produto ou circuíto. Os produtos que se venden a continuación e calquera outro produto vendido por Microsemi foron sometidos a probas limitadas e non deben usarse xunto con equipos ou aplicacións de misión crítica. Crese que todas as especificacións de rendemento son fiables, pero non se verifican, e o comprador debe realizar e completar todas as probas de rendemento e outras probas dos produtos, só e xunto con calquera produto final ou instalado en calquera. O comprador non dependerá de ningún dato e especificacións de rendemento ou parámetros proporcionados por Microsemi. É responsabilidade do comprador determinar de forma independente a idoneidade de calquera produto e probalo e verificalo. A información proporcionada por Microsemi a continuación ofrécese "tal e como está, onde está" e con todos os fallos, e todo o risco asociado a dita información correspóndelle enteiramente ao comprador. Microsemi non concede, de forma explícita ou implícita, a ningunha parte ningún dereito de patente, licenza ou calquera outro dereito de PI, xa sexa con respecto a dita información en si ou a calquera cousa descrita por dita información. A información proporcionada neste documento é propiedade de Microsemi, e Microsemi resérvase o dereito de facer calquera cambio na información deste documento ou en calquera produto e servizo en calquera momento sen previo aviso.

Sobre Microsemi
Microsemi, unha subsidiaria de propiedade total de Microchip Technology Inc. (Nasdaq: MCHP), ofrece unha carteira completa de solucións de sistemas e semicondutores para a industria aeroespacial e de defensa, comunicacións, centros de datos e mercados industriais. Os produtos inclúen circuítos integrados de sinais mixtos analóxicos de alto rendemento e endurecidos pola radiación, FPGA, SoC e ASIC; produtos de xestión de enerxía; dispositivos de temporización e sincronización e solucións horarias precisas, establecendo o estándar mundial para o tempo; dispositivos de procesamento de voz; solucións de RF; compoñentes discretos; solucións de almacenamento e comunicación empresarial, tecnoloxías de seguridade e anti-t escalablesamper produtos; solucións Ethernet; Circuitos integrados de alimentación a través de Ethernet e intervalos medios; así como capacidades e servizos de deseño personalizado. Máis información en www.microsemi.com.

Sede Microsemi
One Enterprise, Aliso Viejo,
CA 92656 EUA
Dentro dos EUA: +1 800-713-4113
Fóra dos EUA: +1 949-380-6100
Vendas: +1 949-380-6136
Fax: +1 949-215-4996
Correo electrónico: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, unha subsidiaria totalmente propiedade de Microchip Technology Inc. Todos os dereitos reservados. Microsemi e o logotipo de Microsemi son marcas rexistradas de Microsemi Corporation. Todas as outras marcas comerciais e marcas de servizo son propiedade dos seus respectivos propietarios

Documentos/Recursos

Microsemi AC490 RTG4 FPGA: construción dun subsistema de procesador Mi-V [pdfGuía do usuario AC490 RTG4 FPGA Construción dun subsistema de procesador Mi-V, AC490 RTG4, FPGA Construción dun subsistema de procesador Mi-V, subsistema de procesador Mi-V

Referencias

• Manual de usuario