Microsemi AC490 RTG4 FPGA: Izgradnja podsustava Mi-V procesora

Povijest revizija

Povijest revizija opisuje promjene koje su implementirane u dokumentu. Promjene su navedene po reviziji, počevši od najnovije objave.

Revizija 3.0

Slijedi sažetak promjena napravljenih u ovoj reviziji.

• Ažuriran dokument za Libero SoC v2021.2.
• Ažurirana slika 1, stranica 3 do slike 3, stranica 5.
• Zamijenjena slika 4, stranica 5, slika 5, stranica 7, i slika 18, stranica 17.
• Ažurirana tablica 2, stranica 6 i tablica 3, stranica 7.
• Dodan Dodatak 1: Programiranje uređaja pomoću FlashPro Expressa, stranica 14.
• Dodan Dodatak 3: Pokretanje TCL skripte, stranica 20.
• Uklonjene su reference na brojeve verzija Libera.

Revizija 2.0
Slijedi sažetak promjena napravljenih u ovoj reviziji.

• Dodane informacije o odabiru COM priključka u Postavljanje hardvera, stranica 9.
• Ažurirano kako odabrati odgovarajući COM port u Pokretanje demonstracije, stranica 11.

Revizija 1.0
Prva objava dokumenta.

Izgradnja Mi-V procesorskog podsustava

Microchip nudi Mi-V procesor IP, 32-bitni RISC-V procesor i softverski alat za razvoj dizajna temeljenog na RISC-V procesoru. RISC-V, standardna otvorena arhitektura skupa instrukcija (ISA) pod upravom Zaklade RISC-V, nudi brojne prednosti, koje uključuju omogućavanje zajednici otvorenog koda da testira i poboljšava jezgre bržim tempom nego zatvoreni ISA-ovi.
RTG4® FPGA podržavaju Mi-V soft procesor za pokretanje korisničkih aplikacija. Ova bilješka o aplikaciji opisuje kako izgraditi Mi-V procesorski podsustav za izvršavanje korisničke aplikacije iz naznačenih RAM-ova ili DDR memorije.

Zahtjevi za dizajn
Sljedeća tablica navodi hardverske i softverske zahtjeve za izvođenje demonstracije.

Tablica 1 • Zahtjevi za dizajn

Softver

• Libero® sustav na čipu (SoC)
• FlashPro Express
• SoftConsole

Bilješka: Pogledajte readme.txt file predviđen u dizajnu files za verzije softvera koje se koriste s ovim referentnim dizajnom.

Bilješka: Libero SmartDesign i snimke zaslona konfiguracije prikazane u ovom vodiču služe samo za ilustraciju.
Otvorite Libero dizajn da vidite najnovija ažuriranja.

Preduvjeti

Prije nego počnete:

1. Preuzmite i instalirajte Libero SoC (kako je navedeno u webmjesto za ovaj dizajn) na glavnom računalu sa sljedeće lokacije: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. Za demo dizajn files link za preuzimanje: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Opis dizajna

Veličina RTG4 μPROM je 57 KB. Korisničke aplikacije koje ne prelaze veličinu μPROM-a mogu se pohraniti u μPROM i izvršiti iz internih velikih SRAM memorija (LSRAM). Korisničke aplikacije koje prelaze veličinu μPROM moraju se pohraniti u vanjsku trajnu memoriju. U ovom slučaju, potreban je bootloader koji se izvršava iz μPROM-a za inicijalizaciju unutarnje ili vanjske SRAM memorije s ciljnom aplikacijom iz postojane memorije.
Referentni dizajn demonstrira sposobnost pokretačkog programa za kopiranje ciljane aplikacije (veličine 7 KB) iz SPI flasha u DDR memoriju i izvršavanje iz DDR memorije. Bootloader se izvršava iz interne memorije. Sekcija koda nalazi se u μPROM-u, a sekcija podataka nalazi se u unutarnjem velikom SRAM-u (LSRAM).

Bilješka: Za više informacija o tome kako izgraditi Libero projekt pokretačkog programa Mi-V i kako izgraditi projekt SoftConsole, pogledajte TU0775: PolarFire FPGA: Vodič za izgradnju Mi-V procesorskog podsustava
Slika 1 prikazuje blok dijagram najviše razine dizajna.

Slika 1 • Blok dijagram najviše razine

Kao što je prikazano na slici 1, sljedeće točke opisuju tijek podataka dizajna:

• Mi-V procesor izvršava bootloader iz μPROM-a i označenih LSRAM-ova. Bootloader ima sučelje s GUI kroz CoreUARTapb blok i čeka naredbe.
• Kada se od GUI-a primi naredba SPI flash programa, bootloader programira SPI flash s ciljnom aplikacijom primljenom od GUI-a.
• Kada se naredba za podizanje sustava primi iz GUI-ja, pokretački program kopira aplikacijski kod iz SPI flasha u DDR i zatim ga izvršava iz DDR-a.

Struktura takta
U dizajnu postoje dvije domene takta (40 MHz i 20 MHz). Ugrađeni kristalni oscilator od 50 MHz spojen je na blok PF_CCC koji generira taktove od 40 MHz i 20 MHz. Sistemski takt od 40 MHz pokreće kompletan Mi-V procesorski podsustav osim μPROM-a. Takt od 20 MHz pokreće RTG4 μPROM i RTG4 μPROM APB sučelje. RTG4 μPROM podržava radni takt do 30 MHz. DDR_FIC je konfiguriran za AHB sučelje sabirnice, koje radi na 40 MHz. DDR memorija radi na 320 MHz.
Slika 2 prikazuje strukturu takta.

Slika 2 • Struktura takta

Poništi strukturu
Signali POWER_ON_RESET_N i LOCK su AND, a izlazni signal (INIT_RESET_N) se koristi za resetiranje bloka RTG4FDDRC_INIT. Nakon otpuštanja resetiranja FDDR-a, FDDR kontroler se inicijalizira, a zatim se aktivira signal INIT_DONE. Signal INIT_DONE koristi se za resetiranje Mi-V procesora, perifernih uređaja i drugih blokova u dizajnu.

Slika 3 • Ponovno postavljanje strukture

Implementacija hardvera
Slika 4 prikazuje Libero dizajn referentnog dizajna Mi-V.

Slika 4 • Modul SmartDesign

Bilješka: Snimka zaslona Libero SmartDesign prikazana u ovoj bilješci o aplikaciji služi samo za ilustraciju. Otvorite projekt Libero da vidite najnovija ažuriranja i IP verzije.

IP blokovi
Slika 2 prikazuje IP blokove koji se koriste u referentnom dizajnu Mi-V procesorskog podsustava i njihovu funkciju.

Tablica 2 • IP blokovi1

Svi IP korisnički vodiči i priručnici dostupni su na Libero SoC -> Katalog.

RTG4 μPROM pohranjuje do 10,400 36-bitnih riječi (374,400 bita podataka). Podržava samo operacije čitanja tijekom normalnog rada uređaja nakon što je uređaj programiran. Procesorska jezgra MIV_RV32_C0 sastoji se od jedinice za dohvaćanje instrukcija, izvršnog cjevovoda i sustava memorije podataka. Memorijski sustav procesora MIV_RV32_C0 uključuje predmemoriju instrukcija i predmemoriju podataka. Jezgra MIV_RV32_C0 uključuje dva vanjska AHB sučelja - glavno sučelje AHB memorijske (MEM) sabirnice i glavno sučelje AHB memorijsko mapirane I/O (MMIO) sabirnice. Kontroler predmemorije koristi AHB MEM sučelje za ponovno punjenje instrukcija i predmemorija podataka. AHB MMIO sučelje koristi se za nekaširani pristup I/O periferiji.

Memorijske mape AHB MMIO sučelja i MEM sučelja su 0x60000000 do 0X6FFFFFFF odnosno 0x80000000 do 0x8FFFFFFF. Vektorska adresa resetiranja procesora se može konfigurirati. Resetiranje MIV_RV32_C0 je aktivan niski signal, koji se mora isključiti sinkronizirano sa sistemskim satom kroz reset sinkronizator.

Procesor MIV_RV32_C0 pristupa memoriji za izvršavanje aplikacije pomoću AHB MEM sučelja. Instanca sabirnice CoreAHBLite_C0_0 konfigurirana je za pružanje 16 podređenih utora, svaki veličine 1 MB. RTG μPROM memorija i blokovi RTG4FDDRC ​​povezani su na ovu sabirnicu. μPROM se koristi za pohranu aplikacije bootloadera.

Procesor MIV_RV32_C0 usmjerava podatkovne transakcije između adresa 0x60000000 i 0x6FFFFFFF na MMIO sučelje. MMIO sučelje povezano je sa sabirnicom CoreAHBLite_C1_0 za komunikaciju s periferijama spojenim na njegove podređene utore. Instanca sabirnice CoreAHBLite_C1_0 konfigurirana je za pružanje 16 podređenih utora, svaki veličine 256 MB. UART, CoreSPI i CoreGPIO periferije spojene su na CoreAHBLite_C1_0 sabirnicu preko CoreAHBTOAPB3 mosta i CoreAPB3 sabirnice.

Mapa memorije
Tablica 3 prikazuje mapu memorije i perifernih uređaja.

Tablica 3 • Mapa memorije

Implementacija softvera

Referentni dizajn fileuključuje radni prostor SoftConsole koji sadrži sljedeće softverske projekte:

• Bootloader
• Ciljana primjena

Bootloader
Aplikacija pokretačkog programa programirana je na μPROM-u tijekom programiranja uređaja. Bootloader implementira sljedeće funkcije:

• Programiranje SPI Flasha s ciljnom aplikacijom.
• Kopiranje ciljane aplikacije iz SPI Flasha u DDR3 memoriju.
• Prebacivanje izvršenja programa na ciljanu aplikaciju dostupnu u DDR3 memoriji.
  Aplikacija za pokretanje mora se pokrenuti iz μPROM-a s LSRAM-om kao stogom. Stoga su adrese ROM-a i RAM-a u skripti povezivača postavljene na početnu adresu μPROM-a i označenih LSRAM-ova. Sekcija koda se izvršava iz ROM-a, a sekcija podataka se izvršava iz RAM-a kao što je prikazano na slici 5.

Slika 5 • Skripta povezivača pokretačkog programa

Skripta povezivača (microsemi-riscv-ram_rom.ld) dostupna je na
Mapa SoftConsole_Project\mivrv32im-bootloader dizajna files.

Ciljana primjena
Ciljna aplikacija treperi ugrađenim LED diodama 1, 2, 3 i 4 i ispisuje UART poruke. Ciljna aplikacija mora se izvršiti iz DDR3 memorije. Stoga su odjeljci koda i hrpe u skripti povezivača postavljeni na početnu adresu DDR3 memorije kao što je prikazano na slici 6.

Slika 6 • Skripta povezivača ciljne aplikacije

Skripta povezivača (microsemi-riscv-ram.ld) dostupna je u mapi aplikacije SoftConsole_Project\miv-rv32imddr- dizajna files.

Postavljanje hardvera

Sljedeći koraci opisuju kako postaviti hardver:

1. Uvjerite se da je ploča isključena pomoću prekidača SW6.
2. Spojite kratkospojnike na RTG4 razvojnom kompletu, kao što je prikazano u sljedećoj tablici:
   Tablica 4 • Skakači

   Džemper	Prikvači od	Prikvači na	Komentari
   J11, J17, J19, J23, J26, J21, J32 i J27	1	2	Zadano
   J16	2	3	Zadano
   J33	1	2	Zadano
   	3	4

3. Spojite glavno računalo na J47 konektor pomoću USB kabela.
4. Provjerite jesu li upravljački programi mosta USB na UART automatski otkriveni. To se može provjeriti u upravitelju uređaja glavnog računala.
5. Kao što je prikazano na slici 7, svojstva priključka COM13 pokazuju da je spojen na USB serijski pretvarač C. Stoga je COM13 odabran u ovom primjeruample. Broj COM priključka specifičan je za sustav.
   Slika 7 • Upravitelj uređaja
   Bilješka: Ako upravljački programi za USB na UART most nisu instalirani, preuzmite i instalirajte upravljačke programe s www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. Spojite napajanje na konektor J9 i uključite prekidač napajanja, SW6.

Slika 8 • RTG4 razvojni komplet

Pokretanje demo verzije

Ovo poglavlje opisuje korake za programiranje RTG4 uređaja s referentnim dizajnom, programiranje SPI Flasha s ciljnom aplikacijom i pokretanje ciljne aplikacije iz DDR memorije pomoću Mi-V Bootloader GUI.

Pokretanje demonstracije uključuje sljedeće korake:

1. Programiranje RTG4 uređaja, stranica 11
2. Pokretanje Mi-V Bootloadera, stranica 11

Programiranje RTG4 uređaja
RTG4 uređaj može se programirati pomoću FlashPro Express ili Libero SOC.

• Za programiranje RTG4 razvojnog kompleta s poslom file predviđeno kao dio dizajna files korištenjem softvera FlashPro Express, pogledajte Dodatak 1: Programiranje uređaja pomoću FlashPro Expressa, stranica 14.
• Za programiranje uređaja pomoću Libero SoC-a, pogledajte Dodatak 2: Programiranje uređaja pomoću Libero SoC-a, stranica 17.

Pokretanje Mi-V Bootloadera
Nakon uspješnog završetka programiranja, slijedite ove korake:

1. Pokrenite setup.exe file dostupan u sljedećem dizajnu files mjesto.
   <$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. Slijedite čarobnjaka za instalaciju kako biste instalirali GUI aplikaciju Bootloader.
   Slika 9 prikazuje RTG4 Mi-V Bootloader GUI.
   Slika 9 • Mi-V Bootloader GUI
3. Odaberite COM priključak spojen na USB serijski pretvarač C kao što je prikazano na slici 7.
4. Pritisnite gumb za povezivanje. Nakon uspješnog spajanja crveni indikator postaje zelen kao što je prikazano na slici 10.
   Slika 10 • Spojite COM port
5. Pritisnite gumb Uvezi i odaberite ciljnu aplikaciju file (.bin). Nakon uvoza, put do file prikazuje se na GUI-ju kao što je prikazano na slici 11.
   <$Download_Directory>\rtg4_ac490_df\Source_files
   Slika 11 • Uvoz ciljne aplikacije File
6. Kao što je prikazano na slici 11, kliknite opciju Program SPI Flash za programiranje ciljane aplikacije na SPI Flash. Skočni prozor se prikazuje nakon što je SPI Flash programiran kao što je prikazano na slici 12. Pritisnite OK.
   Slika 12 • Programirani SPI Flash
7. Odaberite opciju Start Boot za kopiranje aplikacije iz SPI Flasha u DDR3 memoriju i početak izvršavanja aplikacije iz DDR3 memorije. Nakon uspješnog dizanja ciljane aplikacije iz DDR3 memorije, aplikacija ispisuje UART poruke i trepće ugrađeni korisnički LED1, 2, 3 i 4 kao što je prikazano na slici 13.
   Slika 13 • Izvršite aplikaciju iz DDR-a
8. Aplikacija radi iz DDR3 memorije i time je demo završen. Zatvorite Mi-V Bootloader GUI.

Programiranje uređaja koristeći FlashPro Express

Ovaj odjeljak opisuje kako programirati RTG4 uređaj s poslom programiranja file koristeći FlashPro Express.

Za programiranje uređaja učinite sljedeće:

1. Provjerite jesu li postavke kratkospojnika na ploči iste kao one navedene u tablici 3 od UG0617:
   RTG4 Development Kit korisnički priručnik.
2. Po izboru, kratkospojnik J32 može se postaviti za spajanje pinova 2-3 kada se koristi vanjski FlashPro4, FlashPro5 ili FlashPro6 programator umjesto zadane postavke kratkospojnika za korištenje ugrađenog FlashPro5.
   Bilješka: Prekidač za napajanje, SW6 mora biti isključen dok spajate kratkospojnike.
3. Spojite kabel napajanja na J9 konektor na ploči.
4. Uključite prekidač napajanja SW6.
5. Ako koristite ugrađeni FlashPro5, spojite USB kabel na konektor J47 i glavno računalo.
   Alternativno, ako koristite vanjski programator, spojite trakasti kabel na JTAG zaglavlje J22 i spojite programator na glavno računalo.
6. Na glavnom računalu pokrenite softver FlashPro Express.
7. Pritisnite New ili odaberite New Job Project iz FlashPro Express Job iz izbornika Project za stvaranje novog projekta posla, kao što je prikazano na sljedećoj slici.
   Slika 14 • FlashPro Express Job Project
8. Unesite sljedeće u dijaloški okvir New Job Project iz FlashPro Express Job:
   • Posao programiranja file: Kliknite Pregledaj i idite do mjesta na kojem se nalazi .posao file se nalazi i odaberite file. Zadana lokacija je: \rtg4_ac490_df\Programerski_posao
   • FlashPro Express lokacija projekta posla: Kliknite Browse i idite do željene FlashPro Express lokacije projekta.
     Slika 15 • Novi projekt posla iz FlashPro Express Joba
9. Pritisnite OK. Potrebno programiranje file je odabran i spreman za programiranje u uređaju.
10. Pojavljuje se prozor FlashPro Express kao što je prikazano na sljedećoj slici. Provjerite pojavljuje li se broj programatora u polju Programer. Ako se ne dogodi, potvrdite veze ploče i kliknite Osvježi/ponovno skeniraj programere.
    Slika 16 • Programiranje uređaja
11. Pritisnite RUN. Kada je uređaj uspješno programiran, prikazuje se status RUN PASSED kao što je prikazano na sljedećoj slici.
    Slika 17 • FlashPro Express—IZVOĐENJE USPJEŠENO
12. Zatvorite FlashPro Express ili kliknite Izlaz na kartici Projekt.

Programiranje uređaja pomoću Libero SoC-a

Referentni dizajn fileuključuju projekt podsustava procesora Mi-V kreiran pomoću Libero SoC-a. RTG4 uređaj može se programirati pomoću Libero SoC-a. Projekt Libero SoC u potpunosti je izgrađen i pokreće se od sinteze, mjesta i rute, verifikacije vremena, generiranja podataka FPGA polja, ažuriranja sadržaja memorije μPROM, generiranja toka bitova, programiranja FPGA.

Tijek Libero dizajna prikazan je na sljedećoj slici.

Slika 18 • Tijek dizajna Libero

Da biste programirali RTG4 uređaj, projekt podsustava procesora Mi-V mora se otvoriti u Libero SoC-u i moraju se ponovno pokrenuti sljedeći koraci:

1. Ažurirajte sadržaj uPROM memorije: U ovom koraku, μPROM se programira s aplikacijom za pokretanje sustava.
2. Generiranje bitstreama: U ovom koraku posao file generira se za RTG4 uređaj.
3. FPGA programiranje: U ovom koraku, RTG4 uređaj se programira pomoću Joba file.

Slijedite ove korake:

1. U Libero Design Flowu odaberite Ažuriraj sadržaj uPROM memorije.
2. Kreirajte klijenta pomoću opcije Dodaj.
3. Odaberite klijenta, a zatim odaberite opciju Uredi.
4. Odaberite Sadržaj iz file a zatim odaberite opciju Pregledaj kao što je prikazano na slici 19.
   Slika 19 • Edit Data Storage Client
5. Dođite do sljedećeg dizajna filei odaberite miv-rv32im-bootloader.hex file kao što je prikazano na slici 20. <$Download_Directory>\rtg4_ac490_df
   • Postavite File Upišite kao Intel-Hex (*.hex).
   • Odaberite Koristi relativni put iz direktorija projekta.
   • Pritisnite OK.
     Slika 20 • Uvoz memorije File
6. Pritisnite OK.
   Sadržaj μPROM je ažuriran.
7. Dvaput kliknite Generate Bitstream kao što je prikazano na slici 21.
   Slika 21 • Generiraj bitstream
8. Dvaput kliknite Run PROGRAM Action za programiranje uređaja kao što je prikazano na slici 21.
   RTG4 uređaj je programiran. Pogledajte Pokretanje demonstracije, stranica 11.

Pokretanje TCL skripte

TCL skripte su uključene u dizajn files mapu u direktoriju TCL_Scripts. Ako je potrebno, tijek dizajna može se reproducirati od implementacije dizajna do generiranja posla file.

Da biste pokrenuli TCL, slijedite korake u nastavku:

1. Pokrenite softver Libero.
2. Odaberite Projekt > Izvrši skriptu….
3. Kliknite Pregledaj i odaberite script.tcl iz preuzetog direktorija TCL_Scripts.
4. Pritisnite Pokreni.

Nakon uspješnog izvođenja TCL skripte, Libero projekt se kreira unutar direktorija TCL_Scripts.
Za više informacija o TCL skriptama pogledajte rtg4_ac490_df/TCL_Scripts/readme.txt.
Više pojedinosti o TCL naredbama potražite u Referentnom vodiču za Libero® SoC TCL naredbe. Kontakt
Tehnička podrška za sve upite koji se pojave prilikom pokretanja TCL skripte.

Microsemi ne daje nikakva jamstva, zastupanja ili jamstva u vezi s ovdje sadržanim informacijama ili prikladnošću svojih proizvoda i usluga za bilo koju određenu svrhu, niti Microsemi preuzima bilo kakvu odgovornost koja proizlazi iz primjene ili upotrebe bilo kojeg proizvoda ili sklopa. Proizvodi koji se ovdje prodaju i svi drugi proizvodi koje prodaje Microsemi podvrgnuti su ograničenom testiranju i ne bi se trebali koristiti zajedno s opremom ili aplikacijama kritičnim za misiju. Vjeruje se da su sve izvedbene specifikacije pouzdane, ali nisu provjerene, a Kupac mora provesti i dovršiti sva ispitivanja performansi i druga testiranja proizvoda, samih i zajedno sa, ili ugrađenih u bilo koji krajnji proizvod. Kupac se neće oslanjati ni na kakve podatke i specifikacije izvedbe ili parametre koje pruža Microsemi. Odgovornost Kupca je da samostalno utvrdi prikladnost bilo kojeg proizvoda te istu testira i provjeri. Informacije koje Microsemi daje u nastavku dane su “kao što jesu, gdje je” i sa svim greškama, a cijeli rizik povezan s takvim informacijama u potpunosti je na Kupcu. Microsemi ne daje, eksplicitno ili implicitno, nijednoj strani nikakva patentna prava, licence ili bilo koja druga prava intelektualne svojine, bilo u pogledu samih takvih informacija ili bilo čega što je opisano takvim informacijama. Informacije navedene u ovom dokumentu vlasništvo su tvrtke Microsemi, a Microsemi zadržava pravo izmjene podataka u ovom dokumentu ili bilo kojeg proizvoda i usluga u bilo koje vrijeme bez prethodne obavijesti.

O Microsemi
Microsemi, podružnica tvrtke Microchip Technology Inc. u potpunom vlasništvu (Nasdaq: MCHP), nudi opsežan portfelj poluvodičkih i sistemskih rješenja za zrakoplovstvo i obranu, komunikacije, podatkovne centre i industrijska tržišta. Proizvodi uključuju visokoučinkovite i radijacijsko-očvršćene analogne integrirane krugove mješovitog signala, FPGA, SoC i ASIC; proizvodi za upravljanje napajanjem; uređaji za mjerenje vremena i sinkronizaciju te precizna vremenska rješenja, postavljajući svjetske standarde za vrijeme; uređaji za obradu glasa; RF rješenja; diskretne komponente; poduzeća za pohranu i komunikacijska rješenja, sigurnosne tehnologije i skalabilni anti-tamper proizvodi; Ethernet rješenja; Power-over-Ethernet IC-ovi i srednji rasponi; kao i mogućnosti i usluge prilagođenog dizajna. Saznajte više na www.microsemi.com.

Sjedište Microsemi
One Enterprise, Aliso Viejo,
CA 92656 SAD
Unutar SAD-a: +1 800-713-4113
Izvan SAD-a: +1 949-380-6100
Prodaja: +1 949-380-6136
Faks: +1 949-215-4996
Email: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, podružnica u stopostotnom vlasništvu Microchip Technology Inc. Sva prava pridržana. Microsemi i Microsemi logo registrirani su zaštitni znaci Microsemi Corporation. Svi ostali zaštitni znakovi i znakovi usluga vlasništvo su svojih vlasnika

Dokumenti / Resursi

Microsemi AC490 RTG4 FPGA: Izgradnja podsustava Mi-V procesora [pdf] Korisnički priručnik AC490 RTG4 FPGA Izgradnja Mi-V procesorskog podsustava, AC490 RTG4, FPGA Izgradnja Mi-V procesorskog podsustava, Mi-V procesorski podsustav

Reference

• korisnički priručnik