Microsemi AC490 RTG4 FPGA: Bini ta 'Subsistema tal-Proċessur Mi-V

Storja tar-Reviżjoni

L-istorja tar-reviżjoni tiddeskrivi l-bidliet li ġew implimentati fid-dokument. Il-bidliet huma elenkati b'reviżjoni, li tibda bil-pubblikazzjoni l-aktar attwali.

Reviżjoni 3.0

Dan li ġej huwa sommarju tal-bidliet li saru f'din ir-reviżjoni.

• Aġġorna d-dokument għal Libero SoC v2021.2.
• Figura 1 aġġornata, paġna 3 sa Figura 3, paġna 5.
• Mibdul Figura 4, paġna 5, Figura 5, paġna 7, u Figura 18, paġna 17.
• Aġġornata Tabella 2, paġna 6 u Tabella 3, paġna 7.
• Appendiċi 1 Miżjud: Programmazzjoni tal-Apparat bl-Użu ta’ FlashPro Express, paġna 14.
• Appendiċi 3 Miżjud: Tmexxi l-Iskript TCL, paġna 20.
• Neħħew ir-referenzi għan-numri tal-verżjoni Libero.

Reviżjoni 2.0
Dan li ġej huwa sommarju tal-bidliet li saru f'din ir-reviżjoni.

• Miżjud informazzjoni dwar l-għażla tal-port COM fit-Twaqqif tal-Hardware, paġna 9.
• Aġġornat kif tagħżel il-port COM xieraq fit-Tmexxija tad-Demo, paġna 11.

Reviżjoni 1.0
L-ewwel pubblikazzjoni tad-dokument.

Bini ta 'Subsistema tal-Proċessur Mi-V

Microchip joffri l-IP tal-proċessur Mi-V, proċessur RISC-V ta '32-bit u toolchain ta' softwer biex jiżviluppaw disinji bbażati fuq il-proċessur RISC-V. RISC-V, Arkitettura standard ta' Sett ta' Istruzzjonijiet (ISA) miftuħa taħt il-governanza tal-Fondazzjoni RISC-V, toffri bosta benefiċċji, li jinkludu li tippermetti lill-komunità ta' sors miftuħ biex tittestja u ttejjeb il-qalba b'pass aktar mgħaġġel minn ISAs magħluqa.
RTG4® FPGAs jappoġġjaw il-proċessur artab Mi-V biex imexxu l-applikazzjonijiet tal-utent. Din in-nota tal-applikazzjoni tiddeskrivi kif tibni sottosistema tal-proċessur Mi-V biex tesegwixxi applikazzjoni tal-utent mir-RAMs tad-drapp magħżula jew memorja DDR.

Rekwiżiti tad-Disinn
It-tabella li ġejja telenka r-rekwiżiti tal-ħardwer u tas-softwer għat-tħaddim tad-demo.

Tabella 1 • Rekwiżiti tad-Disinn

Software

• Libero® System-on-Chip (SoC)
• FlashPro Express
• SoftConsole

Nota: Irreferi għall-readme.txt file ipprovdut fid-disinn files għall-verżjonijiet tas-softwer użati ma 'dan id-disinn ta' referenza.

Nota: Libero SmartDesign u screen shots tal-konfigurazzjoni murija f'din il-gwida huma għal skopijiet ta' illustrazzjoni biss.
Iftaħ id-disinn Libero biex tara l-aħħar aġġornamenti.

Prerekwiżiti

Qabel ma tibda:

1. Niżżel u installa Libero SoC (kif indikat fil- websit għal dan id-disinn) fuq il-PC ospitanti mill-post li ġej: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. Għal disinn demo files tniżżil link: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Deskrizzjoni tad-Disinn

Id-daqs ta 'RTG4 μPROM huwa 57 KB. L-applikazzjonijiet tal-utent li ma jaqbżux id-daqs tal-μPROM jistgħu jinħażnu f'μPROM u jiġu esegwiti minn memorji interni SRAM Kbir (LSRAM). L-applikazzjonijiet tal-utent li jaqbżu d-daqs tal-μPROM għandhom jinħażnu f'memorja esterna mhux volatili. F'dan il-każ, bootloader li jeżegwixxi minn μPROM huwa meħtieġ biex jinizjalizza memorji SRAM interni jew esterni bl-applikazzjoni fil-mira mill-memorja mhux volatili.
Id-disinn ta 'referenza juri l-kapaċità tal-bootloader li jikkopja l-applikazzjoni fil-mira (ta' daqs 7 KB) minn SPI flash għal memorja DDR, u tesegwixxi mill-memorja DDR. Il-bootloader huwa esegwit minn memorji interni. Is-sezzjoni tal-kodiċi tinsab fil-μPROM, u t-taqsima tad-dejta tinsab fl-SRAM Kbir intern (LSRAM).

Nota: Għal aktar informazzjoni dwar kif tibni l-proġett Mi-V bootloader Libero u kif tibni l-proġett SoftConsole, irreferi għal TU0775: PolarFire FPGA: Bini ta' Tutorial tas-Subsistema tal-Proċessur Mi-V
Il-Figura 1 turi d-dijagramma blokk tal-ogħla livell tad-disinn.

Figura 1 • Dijagramma tal-Blokk tal-Ogħla Livell

Kif muri fil-Figura 1, il-punti li ġejjin jiddeskrivu l-fluss tad-dejta tad-disinn:

• Il-proċessur Mi-V jesegwixxi l-bootloader mill-μPROM u l-LSRAMs nominati. Il-bootloader jagħmel interface mal-GUI permezz tal-blokk CoreUARTapb u jistenna l-kmandi.
• Meta l-kmand tal-programm flash SPI jiġi riċevut mill-GUI, il-bootloader jipprogramma l-flash SPI bl-applikazzjoni fil-mira riċevuta mill-GUI.
• Meta l-kmand tal-boot jiġi riċevut mill-GUI, il-bootloader jikkopja l-kodiċi tal-applikazzjoni mill-SPI flash għal DDR u mbagħad jesegwixxih minn DDR.

Struttura tal-Clocking
Hemm żewġ oqsma tal-arloġġ (40 MHz u 20 MHz) fid-disinn. L-oxxillatur tal-kristall ta '50 MHz abbord huwa mqabbad mal-blokk PF_CCC li jiġġenera arloġġi ta' 40 MHz u 20 MHz. L-arloġġ tas-sistema ta '40 MHz imexxi s-subsistema sħiħa tal-proċessur Mi-V ħlief μPROM. L-arloġġ ta '20 MHz isuq l-RTG4 μPROM u l-interface RTG4 μPROM APB. RTG4 μPROM jappoġġja frekwenza ta 'arloġġ sa 30 MHz. DDR_FIC huwa kkonfigurat għall-interface tal-linja AHB, li topera f'40 MHz. Il-memorja DDR topera fuq 320 MHz.
Figura 2 turi l-istruttura tal-arloġġ.

Figura 2 • Struttura tal-Clocking

Irrisettja l-Istruttura
Is-sinjali POWER_ON_RESET_N u LOCK huma ANDed, u s-sinjal tal-output (INIT_RESET_N) jintuża biex reset il-blokk RTG4FDDRC_INIT. Wara li tirrilaxxa r-reset FDDR, il-kontrollur FDDR jiġi inizjalizzat, u mbagħad jiġi affermat is-sinjal INIT_DONE. Is-sinjal INIT_DONE jintuża biex reset il-proċessur Mi-V, periferali, u blokki oħra fid-disinn.

Figura 3 • Irrisettja l-Istruttura

Implimentazzjoni tal-Hardware
Il-Figura 4 turi d-disinn Libero tad-disinn ta 'referenza Mi-V.

Figura 4 • Modulu SmartDesign

Nota: L-iscreenshot ta' Libero SmartDesign murija f'din in-nota ta' applikazzjoni hija għal skopijiet ta' illustrazzjoni biss. Iftaħ il-proġett Libero biex tara l-aħħar aġġornamenti u verżjonijiet tal-IP.

Blokki IP
Figura 2 telenka l-blokki IP użati fid-disinn ta 'referenza tas-sottosistema tal-proċessur Mi-V u l-funzjoni tagħhom.

Tabella 2 • Blokki IP1

Il-gwidi u l-manwali tal-utent tal-IP kollha huma disponibbli minn Libero SoC -> Catalog.

RTG4 μPROM jaħżen sa 10,400 kelma ta '36 bit (374,400 bit ta' dejta). Jappoġġja biss operazzjonijiet ta 'qari waqt it-tħaddim normali tal-apparat wara li l-apparat ikun ipprogrammat. Il-qalba tal-proċessur MIV_RV32_C0 tikkomprendi unità ta' ġbir ta' struzzjonijiet, pipeline ta' eżekuzzjoni, u sistema ta' memorja tad-dejta. Is-sistema tal-memorja tal-proċessur MIV_RV32_C0 tinkludi cache tal-istruzzjonijiet u cache tad-dejta. Il-qalba MIV_RV32_C0 tinkludi żewġ interfaces AHB esterni-l-interface master tal-bus tal-memorja AHB (MEM) u l-interface master tal-bus AHB Memory Mapped I/O (MMIO). Il-kontrollur tal-cache juża l-interface AHB MEM biex jimla mill-ġdid l-istruzzjonijiet u l-caches tad-dejta. L-interface AHB MMIO tintuża għal aċċess mhux cache għall-periferali I/O.

Il-mapep tal-memorja tal-interface AHB MMIO u l-interface MEM huma 0x60000000 sa 0X6FFFFFFF u 0x80000000 sa 0x8FFFFFFF, rispettivament. L-indirizz tal-vettur reset tal-proċessur huwa konfigurabbli. Ir-reset tal-MIV_RV32_C0 huwa sinjal attiv-baxx, li għandu jiġi de-asserted f'sinkronizzazzjoni ma 'l-arloġġ tas-sistema permezz ta' sinkronizzatur ta 'reset.

Il-proċessur MIV_RV32_C0 jaċċessa l-memorja tal-eżekuzzjoni tal-applikazzjoni billi juża l-interface AHB MEM. L-istanza tal-bus CoreAHBLite_C0_0 hija kkonfigurata biex tipprovdi 16-il slot slave, kull wieħed ta' daqs 1 MB. Il-memorja RTG μPROM, u l-blokki RTG4FDDRC ​​huma konnessi ma 'din ix-xarabank. Il-μPROM jintuża għall-ħażna tal-applikazzjoni tal-bootloader.

Il-proċessur MIV_RV32_C0 jidderieġi t-tranżazzjonijiet tad-dejta bejn l-indirizzi 0x60000000 u 0x6FFFFFFF għall-interface MMIO. L-interface MMIO hija konnessa max-xarabank CoreAHBLite_C1_0 biex tikkomunika ma 'periferali konnessi ma' slots slave tagħha. L-istanza tal-bus CoreAHBLite_C1_0 hija kkonfigurata biex tipprovdi 16-il slot slave, kull wieħed ta' daqs 256 MB. Il-periferali UART, CoreSPI, u CoreGPIO huma konnessi max-xarabank CoreAHBLite_C1_0 permezz tal-pont CoreAHBTOAPB3 u l-bus CoreAPB3.

Mappa tal-Memorja
Tabella 3 telenka l-mappa tal-memorja tal-memorji u l-periferali.

Tabella 3 • Mappa tal-Memorja

Implimentazzjoni tas-Software

Id-disinn ta 'referenza filejinkludu l-ispazju tax-xogħol SoftConsole li fih il-proġetti tas-softwer li ġejjin:

• Bootloader
• Applikazzjoni fil-mira

Bootloader
L-applikazzjoni tal-bootloader hija pprogrammata fuq il-μPROM waqt l-ipprogrammar tal-apparat. Il-bootloader jimplimenta l-funzjonijiet li ġejjin:

• L-ipprogrammar tal-SPI Flash bl-applikazzjoni fil-mira.
• Ikkopjar l-applikazzjoni fil-mira minn SPI Flash għall-memorja DDR3.
• Qlib tal-eżekuzzjoni tal-programm għall-applikazzjoni fil-mira disponibbli fil-memorja DDR3.
  L-applikazzjoni bootloader għandha tiġi esegwita minn μPROM b'LSRAM bħala munzell. Għalhekk, l-indirizzi ta 'ROM u RAM fl-iskrittura tal-linker huma ssettjati għall-indirizz tal-bidu ta' μPROM u LSRAMs nominati, rispettivament. Is-sezzjoni tal-kodiċi hija eżegwita minn ROM u s-sezzjoni tad-dejta hija eżegwita mir-RAM kif muri fil-Figura 5.

Figura 5 • Bootloader Linker Script

L-iskrittura tal-linker (microsemi-riscv-ram_rom.ld) hija disponibbli fuq il-
SoftConsole_Project\mivrv32im-bootloader folder tad-disinn files.

Applikazzjoni fil-mira
L-applikazzjoni fil-mira tteptep l-LEDs abbord 1, 2, 3, u 4 u tipprintja messaġġi UART. L-applikazzjoni fil-mira trid tiġi esegwita mill-memorja DDR3. Għalhekk, is-sezzjonijiet tal-kodiċi u tal-munzell fl-iskrittura tal-linker huma ssettjati għall-indirizz tal-bidu tal-memorja DDR3 kif muri fil-Figura 6.

Figura 6 • Target Application Linker Script

L-iskrittura tal-linker (microsemi-riscv-ram.ld) hija disponibbli fil-folder tal-applikazzjoni SoftConsole_Project\miv-rv32imddr tad-disinn files.

Twaqqif tal-Hardware

Il-passi li ġejjin jiddeskrivu kif twaqqaf il-ħardwer:

1. Kun żgur li l-bord ikun mitfi bl-użu tas-swiċċ SW6.
2. Qabbad il-jumpers fuq il-kit ta 'żvilupp RTG4, kif muri fit-tabella li ġejja:
   Tabella 4 • Jumpers

   Jumper	Pin Minn	Pin To	Kummenti
   J11, J17, J19, J23, J26, J21, J32, u J27	1	2	Default
   J16	2	3	Default
   J33	1	2	Default
   	3	4

3. Qabbad il-PC ospitanti mal-konnettur J47 billi tuża l-kejbil USB.
4. Żgura li s-sewwieqa tal-pont USB għal UART jiġu skoperti awtomatikament. Dan jista 'jiġi vverifikat fil-maniġer tal-apparat tal-PC ospitanti.
5. Kif muri fil-Figura 7, il-proprjetajiet tal-port ta 'COM13 juru li huwa konness ma' USB Serial Converter C. Għalhekk, COM13 hija magħżula f'dan example. In-numru tal-port COM huwa speċifiku għas-sistema.
   Figura 7 • Device Manager
   Nota: Jekk is-sewwieqa tal-pont USB għal UART mhumiex installati, niżżel u installa s-sewwieqa minn www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. Qabbad il-provvista tal-enerġija mal-konnettur J9 u aqleb l-iswiċċ tal-provvista tal-enerġija, SW6.

Figura 8 • Kit ta' Żvilupp RTG4

It-tmexxija tad-Demo

Dan il-kapitolu jiddeskrivi l-passi għall-programm tal-apparat RTG4 bid-disinn ta 'referenza, l-ipprogrammar tal-SPI Flash bl-applikazzjoni fil-mira, u l-ibbutjar tal-applikazzjoni fil-mira mill-memorja DDR billi tuża l-GUI Mi-V Bootloader.

It-tmexxija tad-demo tinvolvi l-passi li ġejjin:

1. L-ipprogrammar tal-Apparat RTG4, paġna 11
2. It-tħaddim tal-Mi-V Bootloader, paġna 11

L-ipprogrammar tal-Apparat RTG4
L-apparat RTG4 jista 'jiġi pprogrammat jew bl-użu ta' FlashPro Express jew Libero SOC.

• Biex tipprogramma l-RTG4 Development Kit max-xogħol file ipprovdut bħala parti mid-disinn files billi tuża s-softwer FlashPro Express, irreferi għall-Appendiċi 1: Programmazzjoni tal-Apparat bl-użu ta 'FlashPro Express,paġna 14.
• Biex tipprogramma t-tagħmir billi tuża Libero SoC, irreferi għal Appendiċi 2: Programmazzjoni tal-Apparat billi tuża Libero SoC, paġna 17.

Tmexxi l-Mi-V Bootloader
Meta titlesta b'suċċess l-ipprogrammar, segwi dawn il-passi:

1. Mexxi s-setup.exe file disponibbli fid-disinn li ġej files post.
   <$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. Segwi l-Wizard tal-installazzjoni biex tinstalla l-applikazzjoni GUI Bootloader.
   Figura 9 turi l-RTG4 Mi-V Bootloader GUI.
   Figura 9 • Mi-V Bootloader GUI
3. Agħżel il-port COM konness ma' USB Serial Converter C kif muri fil-Figura 7.
4. Ikklikkja l-buttuna tal-konnessjoni. Wara konnessjoni b'suċċess l-indikatur l-Aħmar isir Aħdar kif muri fil-Figura 10.
   Figura 10 • Qabbad COM Port
5. Ikklikkja l-buttuna Importazzjoni u agħżel l-applikazzjoni fil-mira file (.bin). Wara l-importazzjoni, il-mogħdija tal- file hija murija fuq il-GUI kif muri fil-Figura 11.
   <$Download_Directory>\rtg4_ac490_df\Source_files
   Figura 11 • Importa l-Applikazzjoni tal-Mira File
6. Kif muri fil-Figura 11, ikklikkja l-għażla Program SPI Flash biex tipprogramma l-applikazzjoni fil-mira fuq l-SPI Flash. Jintwera pop-up wara li l-SPI Flash jiġi pprogrammat kif muri fil-Figura 12. Ikklikkja OK.
   Figura 12 • SPI Flash Programmat
7. Agħżel l-għażla Start Boot biex tikkopja l-applikazzjoni minn SPI Flash għal memorja DDR3 u tibda tesegwixxi l-applikazzjoni mill-memorja DDR3. Wara l-ibbutjar b'suċċess tal-applikazzjoni fil-mira mill-memorja DDR3, l-applikazzjoni tipprintja messaġġi UART u tteptep abbord l-utent LED1, 2, 3, u 4 kif muri fil-Figura 13.
   Figura 13 • Eżegwixxi Applikazzjoni Minn DDR
8. L-applikazzjoni qed taħdem mill-memorja DDR3 u dan jikkonkludi d-demo. Agħlaq il-Mi-V Bootloader GUI.

L-ipprogrammar tal-Apparat billi tuża FlashPro Express

Din it-taqsima tiddeskrivi kif tipprogramma l-apparat RTG4 max-xogħol tal-ipprogrammar file bl-użu ta' FlashPro Express.

Biex tipprogramma l-apparat, wettaq il-passi li ġejjin:

1. Kun żgur li s-settings tal-jumpers fuq il-bord huma l-istess bħal dawk elenkati fit-Tabella 3 ta' UG0617:
   Gwida għall-Utent tal-Kit ta' Żvilupp RTG4.
2. B'għażla, il-jumper J32 jista' jiġi ssettjat biex jgħaqqad il-brilli 2-3 meta tuża programmatur estern FlashPro4, FlashPro5, jew FlashPro6 minflok is-setting tal-jumper default biex juża l-FlashPro5 inkorporat.
   Nota: Is-swiċċ tal-provvista tal-enerġija, SW6 għandu jintefa waqt li jsiru l-konnessjonijiet tal-jumper.
3. Qabbad il-kejbil tal-provvista tal-enerġija mal-konnettur J9 fuq il-bord.
4. Ixgħel is-swiċċ tal-provvista tal-enerġija SW6.
5. Jekk tuża l-FlashPro5 inkorporat, qabbad il-kejbil USB mal-konnettur J47 u l-PC ospitanti.
   Inkella, jekk tuża programmatur estern, qabbad il-kejbil taż-żigarella mal-JTAG header J22 u qabbad il-programmer mal-PC ospitanti.
6. Fuq il-PC ospitanti, iniedi s-softwer FlashPro Express.
7. Ikklikkja Ġdid jew agħżel Proġett ta 'Impjiegi Ġdid minn FlashPro Express Job mill-menu tal-Proġett biex toħloq proġett ta' xogħol ġdid, kif muri fil-figura li ġejja.
   Figura 14 • FlashPro Express Job Project
8. Daħħal dan li ġej fil-kaxxa ta' dialog Proġett ta' Impjiegi Ġdid minn FlashPro Express Job:
   • Xogħol ta' programmar file: Ikklikkja Ibbrawżja, u naviga lejn il-post fejn il-.job file tinsab u agħżel il- file. Il-post default huwa: \rtg4_ac490_df\Programming_Job
   • Il-post tal-proġett tax-xogħol FlashPro Express: Ikklikkja Ibbrawżja u nnaviga lejn il-post mixtieq tal-proġett FlashPro Express.
     Figura 15 • Proġett ta' Impjiegi Ġdid minn FlashPro Express Job
9. Ikklikkja OK. L-ipprogrammar meħtieġ file jintgħażel u lest biex jiġi pprogrammat fl-apparat.
10. It-tieqa FlashPro Express tidher kif muri fil-figura li ġejja. Ikkonferma li numru tal-programmatur jidher fil-qasam tal-Programmer. Jekk ma jagħmilx hekk, ikkonferma l-konnessjonijiet tal-bord u kklikkja Aġġorna/Rescan Programmers.
    Figura 16 • L-ipprogrammar tal-Apparat
11. Ikklikkja RUN. Meta l-apparat jiġi pprogrammat b'suċċess, jintwera status RUN PASSED kif muri fil-figura li ġejja.
    Figura 17 • FlashPro Express—RUN MGĦADDA
12. Agħlaq FlashPro Express jew ikklikkja Ħruġ fit-tab tal-Proġett.

L-ipprogrammar tal-Apparat billi tuża Libero SoC

Id-disinn ta 'referenza files jinkludu l-proġett tas-sottosistema tal-proċessur Mi-V maħluqa bl-użu ta 'Libero SoC. L-apparat RTG4 jista 'jiġi pprogrammat bl-użu ta' Libero SoC. Il-proġett Libero SoC huwa kompletament mibni u mmexxi minn Sintesi, Post u Rotta, Verifika tal-Ħin, Ġenerazzjoni tad-Dejta tal-Arranġament FPGA, Aġġornament tal-Kontenut tal-Memorja μPROM, Ġenerazzjoni Bitstream, Programmazzjoni FPGA.

Il-fluss tad-disinn Libero jidher fil-figura li ġejja.

Figura 18 • Libero Design Flow

Biex tipprogramma l-apparat RTG4, il-proġett tas-sottosistema tal-proċessur Mi-V għandu jinfetaħ f'Libero SoC u l-passi li ġejjin għandhom jerġgħu jitmexxew:

1. Aġġorna l-Kontenut tal-Memorja uPROM: F'dan il-pass, μPROM huwa pprogrammat bl-applikazzjoni tal-bootloader.
2. Ġenerazzjoni Bitstream: F'dan il-pass, il-Job file hija ġġenerata għall-apparat RTG4.
3. Programmazzjoni FPGA: F'dan il-pass, l-apparat RTG4 huwa pprogrammat bl-użu tax-Xogħol file.

Segwi dawn il-passi:

1. Minn Libero Design Flow, agħżel Aġġorna l-Kontenut tal-Memorja uPROM.
2. Oħloq klijent billi tuża l-għażla Żid.
3. Agħżel il-klijent u mbagħad agħżel l-għażla Editja.
4. Agħżel Kontenut minn file u mbagħad agħżel l-għażla Ibbrawżja kif muri fil-Figura 19.
   Figura 19 • Edit Data Storage Client
5. Innaviga għad-disinn li ġej files post u agħżel il-miv-rv32im-bootloader.hex file kif muri fil-Figura 20. <$Download_Directory>\rtg4_ac490_df
   • Issettja l- File Ittajpja bħala Intel-Hex (*.hex).
   • Agħżel Uża mogħdija relattiva mid-direttorju tal-proġett.
   • Ikklikkja OK.
     Figura 20 • Memorja ta' importazzjoni File
6. Ikklikkja OK.
   Il-kontenut tal-μPROM huwa aġġornat.
7. Ikklikkja darbtejn Iġġenera Bitstream kif muri fil-Figura 21.
   Figura 21 • Iġġenera Bitstream
8. Ikklikkja darbtejn Run PROGRAM Action biex tipprogramma l-apparat kif muri fil-Figura 21.
   L-apparat RTG4 huwa pprogrammat. Ara Tmexxi d-Demo, paġna 11.

Tmexxi l-Iskrittura TCL

L-iskripts TCL huma pprovduti fid-disinn files folder taħt direttorju TCL_Scripts. Jekk meħtieġ, il-fluss tad-disinn jista 'jiġi riprodott mill-Implimentazzjoni tad-Disinn sal-ġenerazzjoni tax-xogħol file.

Biex tħaddem it-TCL, segwi l-passi hawn taħt:

1. Tnedija tas-softwer Libero.
2. Agħżel Proġett > Eżegwixxi Script....
3. Ikklikkja Ibbrawżja u agħżel script.tcl mid-direttorju TCL_Scripts imniżżel.
4. Ikklikkja Run.

Wara l-eżekuzzjoni b'suċċess tal-iskrittura TCL, il-proġett Libero jinħoloq fid-direttorju TCL_Scripts.
Għal aktar informazzjoni dwar skripts TCL, irreferi għal rtg4_ac490_df/TCL_Scripts/readme.txt.
Irreferi għall-Gwida ta' Referenza tal-Kmand TCL ta' Libero® SoC għal aktar dettalji dwar il-kmandi TCL. Kuntatt
Appoġġ Tekniku għal kwalunkwe mistoqsija li tiltaqa' magħhom meta tħaddem l-iskrittura TCL.

Microsemi ma tagħmel l-ebda garanzija, rappreżentazzjoni, jew garanzija dwar l-informazzjoni li tinsab hawnhekk jew l-adegwatezza tal-prodotti u s-servizzi tagħha għal xi skop partikolari, u lanqas Microsemi ma tassumi l-ebda responsabbiltà tkun xi tkun li tirriżulta mill-applikazzjoni jew l-użu ta 'kwalunkwe prodott jew ċirkwit. Il-prodotti mibjugħa hawn taħt u kwalunkwe prodott ieħor mibjugħ minn Microsemi kienu soġġetti għal ttestjar limitat u m'għandhomx jintużaw flimkien ma 'tagħmir jew applikazzjonijiet kritiċi għall-missjoni. Kwalunkwe speċifikazzjonijiet tal-prestazzjoni huma maħsuba li huma affidabbli iżda mhumiex verifikati, u x-Xerrej għandu jwettaq u jlesti l-prestazzjoni kollha u l-ittestjar ieħor tal-prodotti, waħdu u flimkien ma ', jew installati fi kwalunkwe prodott finali. Ix-xerrej m'għandux jiddependi fuq xi speċifikazzjonijiet jew parametri ta' dejta u prestazzjoni pprovduti minn Microsemi. Hija r-responsabbiltà tax-Xerrej li jiddetermina b'mod indipendenti l-adegwatezza ta' kwalunkwe prodott u li jittestja u jivverifika l-istess. L-informazzjoni pprovduta minn Microsemi hawn taħt hija pprovduta "kif inhi, fejn hija" u bid-difetti kollha, u r-riskju kollu assoċjat ma 'din l-informazzjoni huwa kompletament max-Xerrej. Microsemi ma tagħti, b'mod espliċitu jew impliċitu, lil xi parti xi drittijiet ta' privattiva, liċenzji, jew kwalunkwe dritt ieħor ta' PI, kemm jekk fir-rigward ta' tali informazzjoni nnifisha jew kwalunkwe ħaġa deskritta minn tali informazzjoni. L-informazzjoni pprovduta f'dan id-dokument hija proprjetarja ta' Microsemi, u Microsemi tirriżerva d-dritt li tagħmel kwalunkwe tibdil fl-informazzjoni f'dan id-dokument jew fi kwalunkwe prodott u servizz fi kwalunkwe ħin mingħajr avviż.

Dwar Microsemi
Microsemi, sussidjarja għal kollox ta' Microchip Technology Inc. (Nasdaq: MCHP), toffri portafoll komprensiv ta' soluzzjonijiet ta' semikondutturi u sistemi għall-ajruspazju u d-difiża, komunikazzjonijiet, ċentru tad-dejta u swieq industrijali. Il-prodotti jinkludu ċirkwiti integrati ta' sinjal imħallat Analog ta' prestazzjoni għolja u mwebbsa bir-radjazzjoni, FPGAs, SoCs u ASICs; prodotti għall-ġestjoni tal-enerġija; apparati ta 'ħin u sinkronizzazzjoni u soluzzjonijiet ta' ħin preċiżi, li jistabbilixxu l-istandard tad-dinja għall-ħin; Tagħmir għall-ipproċessar tal-vuċi; Soluzzjonijiet RF; komponenti diskreti; ħażna ta 'intrapriżi u soluzzjonijiet ta' komunikazzjoni, teknoloġiji ta 'sigurtà u anti-t skalabbliamper prodotti; Soluzzjonijiet Ethernet; Power-over-Ethernet ICs u midspans; kif ukoll kapaċitajiet u servizzi tad-disinn apposta. Tgħallem aktar fuq www.microsemi.com.

Microsemi Kwartieri Ġenerali
One Enterprise, Aliso Viejo,
CA 92656 USA
Fl-Istati Uniti: +1 800-713-4113
Barra l-Istati Uniti: +1 949-380-6100
Bejgħ: +1 949-380-6136
Fax: +1 949-215-4996
Email: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, sussidjarja għal kollox ta' Microchip Technology Inc. Id-drittijiet kollha riżervati. Microsemi u l-logo Microsemi huma trademarks reġistrati ta’ Microsemi Corporation. It-trademarks u l-marki tas-servizz l-oħra kollha huma l-proprjetà tas-sidien rispettivi tagħhom

Dokumenti / Riżorsi

Microsemi AC490 RTG4 FPGA: Bini ta 'Subsistema tal-Proċessur Mi-V [pdfGwida għall-Utent AC490 RTG4 FPGA Bini ta' Sottosistema tal-Proċessur Mi-V, AC490 RTG4, FPGA Bini ta' Subsistema tal-Proċessur Mi-V, Subsistema tal-Proċessur Mi-V

Referenzi

• Manwal għall-Utent