Мицросеми АЦ490 РТГ4 ФПГА: Кориснички водич за прављење Ми-В процесорског подсистема

Додате информације о избору ЦОМ порта у Подешавање хардвера, страница 9.
Ажурирано како да изаберете одговарајући ЦОМ порт у Покретању демонстрације, страница 11.

Ревизија 1.0
Прво објављивање документа.

Изградња Ми-В процесорског подсистема

Мицроцхип нуди Ми-В процесор ИП, 32-битни РИСЦ-В процесор и софтверски алат за развој дизајна заснованих на РИСЦ-В процесорима. РИСЦ-В, стандардна отворена архитектура скупа инструкција (ИСА) под управом РИСЦ-В фондације, нуди бројне предности, које укључују омогућавање заједници отвореног кода да тестира и побољша језгра бржим темпом од затворених ИСА.
РТГ4® ФПГА подржавају Ми-В меки процесор за покретање корисничких апликација. Ова напомена о апликацији описује како да се направи Ми-В процесорски подсистем за извршавање корисничке апликације из одређених РАМ меморија или ДДР меморије.

Захтеви за дизајн
Следећа табела наводи хардверске и софтверске захтеве за покретање демонстрације.

Табела 1 • Захтеви за пројектовање

софтвер

Либеро® систем-на-чипу (СоЦ)
ФласхПро Екпресс

СофтЦонсоле

Напомена: Погледајте реадме.ткт file предвиђено у дизајну fileс за верзије софтвера које се користе са овим референтним дизајном.

Напомена: Либеро СмартДесигн и снимци екрана конфигурације приказани у овом водичу служе само за илустрацију.
Отворите Либеро дизајн да видите најновија ажурирања.

Предуслови

Пре него што почнете:

Преузмите и инсталирајте Либеро СоЦ (као што је наведено у webсајт за овај дизајн) на главном рачунару са следеће локације: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

За демо дизајн fileс линк за преузимање: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Опис дизајна

Величина РТГ4 μПРОМ је 57 КБ. Корисничке апликације које не прелазе величину μПРОМ могу се ускладиштити у μПРОМ и извршити из интерних великих СРАМ меморија (ЛСРАМ). Корисничке апликације које прелазе величину μПРОМ морају бити ускладиштене у спољној непроменљивој меморији. У овом случају, покретач који се извршава из μПРОМ-а је неопходан да иницијализује интерне или екстерне СРАМ меморије са циљном апликацијом из непроменљиве меморије.
Референтни дизајн показује способност покретача да копира циљну апликацију (величине 7 КБ) са СПИ флеш меморије у ДДР меморију и изврши из ДДР меморије. Боотлоадер се извршава из интерне меморије. Одељак кода се налази у μПРОМ, а одељак са подацима се налази у интерном Ларге СРАМ-у (ЛСРАМ).

Напомена: За више информација о томе како да направите Либеро пројекат Ми-В покретачког покретача и како да направите пројекат СофтЦонсоле, погледајте ТУ0775: ПоларФире ФПГА: Водич за прављење подсистема Ми-В процесора
Слика 1 приказује блок дијаграм највишег нивоа дизајна.

Слика 1 • Блок дијаграм највишег нивоа

Као што је приказано на слици 1, следеће тачке описују ток података дизајна:

Ми-В процесор извршава покретач из μПРОМ-а и одређених ЛСРАМ-ова. Боотлоадер се повезује са ГУИ преко ЦореУАРТапб блока и чека команде.
Када се команда СПИ фласх програма прими из ГУИ, покретач програмира СПИ флеш са циљном апликацијом примљеном из ГУИ.
Када се команда за покретање прими од ГУИ-а, покретач копира код апликације са СПИ флеш меморије у ДДР и затим га извршава из ДДР-а.

Цлоцкинг Струцтуре
Постоје два домена такта (40 МХз и 20 МХз) у дизајну. Уграђени кристални осцилатор од 50 МХз је повезан са блоком ПФ_ЦЦЦ који генерише тактове од 40 МХз и 20 МХз. Системски такт од 40 МХз покреће комплетан Ми-В процесорски подсистем осим μПРОМ-а. Такт од 20 МХз покреће РТГ4 μПРОМ и РТГ4 μПРОМ АПБ интерфејс. РТГ4 μПРОМ подржава фреквенцију такта до 30 МХз. ДДР_ФИЦ је конфигурисан за интерфејс АХБ магистрале, који ради на 40 МХз. ДДР меморија ради на 320 МХз.
Слика 2 приказује структуру такта.

Слика 2 • Структура сата

Ресетуј структуру
Сигнали ПОВЕР_ОН_РЕСЕТ_Н и ЛОЦК су АНД, а излазни сигнал (ИНИТ_РЕСЕТ_Н) се користи за ресетовање блока РТГ4ФДДРЦ_ИНИТ. Након отпуштања ФДДР ресетовања, ФДДР контролер се иницијализује, а затим се потврђује сигнал ИНИТ_ДОНЕ. Сигнал ИНИТ_ДОНЕ се користи за ресетовање Ми-В процесора, периферних уређаја и других блокова у дизајну.

Слика 3 • Ресетуј структуру

Имплементација хардвера
Слика 4 приказује Либеро дизајн референтног дизајна Ми-В.

Слика 4 • Модул СмартДесигн

Напомена: Либеро СмартДесигн снимак екрана приказан у овој напомени о апликацији је само у сврху илустрације. Отворите Либеро пројекат да видите најновије исправке и ИП верзије.

ИП Блоцкс
На слици 2 су наведени ИП блокови који се користе у референтном дизајну Ми-В процесорског подсистема и њихова функција.

Табела 2 • ИП блокови1

Сви ИП кориснички водичи и приручници доступни су у Либеро СоЦ -> Каталог.

РТГ4 μПРОМ складишти до 10,400 36-битних речи (374,400 бита података). Подржава само операције читања током нормалног рада уређаја након што је уређај програмиран. МИВ_РВ32_Ц0 процесорско језгро се састоји од јединице за преузимање инструкција, цевовода за извршавање и система меморије података. Систем меморије процесора МИВ_РВ32_Ц0 укључује кеш инструкција и кеш података. МИВ_РВ32_Ц0 језгро укључује два екстерна АХБ интерфејса – главни интерфејс магистрале АХБ меморије (МЕМ) и главни интерфејс магистрале АХБ меморијски мапирани И/О (ММИО). Кеш контролер користи АХБ МЕМ интерфејс за допуњавање инструкција и кеша података. АХБ ММИО интерфејс се користи за некеширани приступ И/О периферијама.

Меморијске мапе АХБ ММИО интерфејса и МЕМ интерфејса су 0к60000000 до 0Кс6ФФФФФФФ и 0к80000000 до 0к8ФФФФФФФ, респективно. Векторска адреса за ресетовање процесора се може конфигурисати. Ресетовање МИВ_РВ32_Ц0 је активни-ниски сигнал, који мора бити деактивиран у синхронизацији са системским сатом преко синхронизатора за ресетовање.

Процесор МИВ_РВ32_Ц0 приступа извршној меморији апликације користећи АХБ МЕМ интерфејс. Инстанца магистрале ЦореАХБЛите_Ц0_0 је конфигурисана да обезбеди 16 славе слотова, сваки величине 1 МБ. РТГ μПРОМ меморија и РТГ4ФДДРЦ блокови су повезани на ову магистралу. μПРОМ се користи за складиштење апликације за покретање система.

Процесор МИВ_РВ32_Ц0 усмерава трансакције података између адреса 0к60000000 и 0к6ФФФФФФФ на ММИО интерфејс. ММИО интерфејс је повезан са ЦореАХБЛите_Ц1_0 магистралом да би комуницирао са периферним уређајима повезаним са његовим славе слотовима. Инстанца магистрале ЦореАХБЛите_Ц1_0 је конфигурисана да обезбеди 16 славе слотова, сваки величине 256 МБ. УАРТ, ЦореСПИ и ЦореГПИО периферне јединице су повезане на ЦореАХБЛите_Ц1_0 магистралу преко ЦореАХБТОАПБ3 моста и ЦореАПБ3 магистрале.

Мапа меморије
Табела 3 наводи меморијску мапу меморија и периферних уређаја.

Табела 3 • Мапа меморије

Имплементација софтвера

Референтни дизајн fileукључује радни простор СофтЦонсоле који садржи следеће софтверске пројекте:

Боотлоадер
Циљна апликација

Боотлоадер
Апликација покретач програма се програмира на μПРОМ-у током програмирања уређаја. Боотлоадер имплементира следеће функције:

Програмирање СПИ Фласх-а са циљном апликацијом.
Копирање циљне апликације са СПИ Фласх у ДДР3 меморију.
Пребацивање извршења програма на циљну апликацију доступну у ДДР3 меморији.
Апликација за покретање мора да се изврши из μПРОМ-а са ЛСРАМ-ом као стеком. Дакле, адресе РОМ-а и РАМ-а у скрипти повезивача су постављене на почетну адресу μПРОМ-а и назначене ЛСРАМ-ове, респективно. Одељак кода се извршава из РОМ-а, а одељак података се извршава из РАМ-а као што је приказано на слици 5.

Слика 5 • Боотлоадер Линкер Сцрипт

Скрипта за повезивање (мицросеми-рисцв-рам_ром.лд) је доступна на адреси
СофтЦонсоле_Пројецт\миврв32им-боотлоадер фолдер дизајна files.

Циљна апликација
Циљна апликација трепери уграђеним ЛЕД диодама 1, 2, 3 и 4 и штампа УАРТ поруке. Циљна апликација мора да се изврши из ДДР3 меморије. Дакле, одељци кода и стека у скрипти повезивача су постављени на почетну адресу ДДР3 меморије као што је приказано на слици 6.

Слика 6 • Циљна скрипта повезивача апликације

Скрипта повезивача (мицросеми-рисцв-рам.лд) је доступна у фасцикли СофтЦонсоле_Пројецт\мив-рв32имддр- апликације дизајна files.

Подешавање хардвера

Следећи кораци описују како да подесите хардвер:

Уверите се да је плоча искључена помоћу прекидача СВ6.

Повежите џампере на развојном комплету РТГ4, као што је приказано у следећој табели:
Табела 4 • Џемпери

Јумпер	Пин Фром	Пин То	Коментари
Ј11, Ј17, Ј19, Ј23, Ј26, Ј21, Ј32 и Ј27	1	2	Подразумевано
Ј16	2	3	Подразумевано
Ј33	1	2	Подразумевано
	3	4

Повежите главни рачунар са Ј47 конектором помоћу УСБ кабла.
Уверите се да су управљачки програми за мост УСБ на УАРТ аутоматски откривени. Ово се може проверити у менаџеру уређаја главног рачунара.

Као што је приказано на слици 7, својства порта ЦОМ13 показују да је повезан на УСБ серијски конвертор Ц. Стога је ЦОМ13 изабран у овом нпр.ampле. Број ЦОМ порта је специфичан за систем.
Слика 7 • Управљач уређајима
Напомена: Ако управљачки програми за УСБ на УАРТ мост нису инсталирани, преузмите и инсталирајте драјвере са ввв.мицросеми.цом//доцументс/ЦДМ_2.08.24_ВХКЛ_Цертифиед.зип.
Повежите напајање са Ј9 конектором и укључите прекидач напајања, СВ6.

Слика 8 • Комплет за развој РТГ4

Покретање демо верзије

Ово поглавље описује кораке за програмирање РТГ4 уређаја са референтним дизајном, програмирање СПИ Фласх-а са циљном апликацијом и покретање циљне апликације из ДДР меморије користећи Ми-В Боотлоадер ГУИ.

Покретање демонстрације укључује следеће кораке:

Програмирање РТГ4 уређаја, страна 11
Покретање Ми-В покретачког програма, страница 11

Програмирање РТГ4 уређаја
РТГ4 уређај се може програмирати помоћу ФласхПро Екпресс-а или Либеро СОЦ-а.

Да програмирате РТГ4 развојни комплет са послом file предвиђено као део дизајна fileс помоћу софтвера ФласхПро Екпресс, погледајте Додатак 1: Програмирање уређаја помоћу ФласхПро Екпресс-а, страница 14.
Да бисте програмирали уређај помоћу Либеро СоЦ-а, погледајте Додатак 2: Програмирање уређаја помоћу Либеро СоЦ-а, страница 17.

Покретање Ми-В Боотлоадер-а
Након успешног завршетка програмирања, следите ове кораке:

Покрените сетуп.еке file доступно на следећем дизајну fileс локација.
<$Довнлоад_Дирецтори>\ртг4_ац490_дф\ГУИ_Инсталлер\Ми-В Боотлоадер_Инсталлер_В1.4
Пратите чаробњака за инсталацију да бисте инсталирали апликацију Боотлоадер ГУИ.
Слика 9 приказује ГУИ за покретање покретача РТГ4 Ми-В.
Слика 9 • Ми-В Боотлоадер ГУИ
Изаберите ЦОМ порт повезан на УСБ серијски конвертор Ц као што је приказано на слици 7.

Кликните на дугме за повезивање. Након успешне везе црвени индикатор постаје зелен као што је приказано на слици 10.
Слика 10 • Повежите ЦОМ порт
Кликните на дугме Увези и изаберите циљну апликацију file (.бин). Након увоза, путања file је приказан на ГУИ као што је приказано на слици 11.
<$Довнлоад_Дирецтори>\ртг4_ац490_дф\Соурце_files
Слика 11 • Увезите циљну апликацију File
Као што је приказано на слици 11, кликните на опцију Програмирај СПИ Фласх да бисте програмирали циљну апликацију на СПИ Фласх-у. Искачући прозор се приказује након што је СПИ Фласх програмиран као што је приказано на слици 12. Кликните на ОК.
Слика 12 • Програмиран СПИ Фласх

Изаберите опцију Старт Боот да бисте копирали апликацију са СПИ Фласх у ДДР3 меморију и почели да извршавате апликацију из ДДР3 меморије. Након успешног покретања циљне апликације из ДДР3 меморије, апликација штампа УАРТ поруке и трепери ЛЕД1, 2, 3 и 4 корисника на плочи као што је приказано на слици 13.
Слика 13 • Изврши апликацију из ДДР-а
Апликација се покреће из ДДР3 меморије и овим се демо завршава. Затворите ГУИ за Ми-В Боотлоадер.

Програмирање уређаја помоћу ФласхПро Екпресс-а

Овај одељак описује како програмирати РТГ4 уређај са задатком програмирања file користећи ФласхПро Екпресс.

Да бисте програмирали уређај, извршите следеће кораке:

Уверите се да су подешавања краткоспојника на плочи иста као она наведена у табели 3 УГ0617:
Упутство за употребу РТГ4 развојног комплета.

Опционо, краткоспојник Ј32 се може подесити да повезује пинове 2-3 када се користи екстерни ФласхПро4, ФласхПро5 или ФласхПро6 програматор уместо подразумеване поставке краткоспојника за коришћење уграђеног ФласхПро5.
Напомена: Прекидач за напајање, СВ6 мора бити ИСКЉУЧЕН током повезивања краткоспојника.
Повежите кабл за напајање са Ј9 конектором на плочи.
Укључите прекидач напајања СВ6.

Ако користите уграђени ФласхПро5, повежите УСБ кабл на конектор Ј47 и главни рачунар.
Алтернативно, ако користите екстерни програматор, повежите тракасти кабл на ЈTAG заглавље Ј22 и повежите програматор са главним рачунаром.
На главном рачунару покрените софтвер ФласхПро Екпресс.
Кликните на Нев или изаберите Нев Јоб Пројецт из ФласхПро Екпресс Јоб из менија Пројецт да креирате нови пројекат посла, као што је приказано на следећој слици.
Слика 14 • ФласхПро Екпресс Јоб Пројецт

Унесите следеће у оквир за дијалог Нев Јоб Пројецт из ФласхПро Екпресс Јоб:
- Посао програмирања file: Кликните на Прегледај и идите до локације на којој се налази .посао file се налази и изаберите file. Подразумевана локација је: \ртг4_ац490_дф\Программинг_Јоб
- Локација ФласхПро Екпресс пројекта: Кликните на Прегледај и идите до жељене локације ФласхПро Екпресс пројекта.
  Слика 15 • Нови Јоб Пројецт из ФласхПро Екпресс Јоб

Кликните ОК. Потребно програмирање file је изабран и спреман за програмирање у уређају.
Појављује се прозор ФласхПро Екпресс као што је приказано на следећој слици. Потврдите да се број програмера појављује у пољу Програмер. Ако није, потврдите везе на плочи и кликните на Рефресх/Ресцан Программерс.
Слика 16 • Програмирање уређаја
Кликните на РУН. Када је уређај успешно програмиран, приказује се статус РУН ПАССЕД као што је приказано на следећој слици.
Слика 17 • ФласхПро Екпресс—РУН ПАССЕД

Затворите ФласхПро Екпресс или кликните на Изађи на картици Пројекат.

Програмирање уређаја помоћу Либеро СоЦ-а

Референтни дизајн fileс укључују пројекат подсистема процесора Ми-В креиран коришћењем Либеро СоЦ-а. РТГ4 уређај се може програмирати помоћу Либеро СоЦ-а. Либеро СоЦ пројекат је у потпуности изграђен и покренут од синтезе, места и руте, верификације времена, генерисања података ФПГА низа, ажурирања μПРОМ меморијског садржаја, генерисања битова, ФПГА програмирања.

Ток Либеро дизајна је приказан на следећој слици.

Слика 18 • Либеро Десигн Флов

Да бисте програмирали РТГ4 уређај, пројекат подсистема процесора Ми-В мора бити отворен у Либеро СоЦ-у и морају се поново покренути следећи кораци:

Ажурирајте уПРОМ меморијски садржај: У овом кораку, μПРОМ се програмира помоћу апликације за покретање.
Генерисање битова: У овом кораку, посао file се генерише за РТГ4 уређај.
ФПГА програмирање: У овом кораку, РТГ4 уређај се програмира помоћу задатка file.

Следите ове кораке:

Из Либеро Десигн Флов, изаберите Ажурирај уПРОМ меморијски садржај.
Креирајте клијента користећи опцију Додај.

Изаберите клијента, а затим изаберите опцију Уреди.
Изаберите Садржај из file а затим изаберите опцију Бровсе као што је приказано на слици 19.
Слика 19 • Уредите клијента за складиштење података
Дођите до следећег дизајна fileс локацију и изаберите мив-рв32им-боотлоадер.хек file као што је приказано на слици 20. <$Довнлоад_Дирецтори>\ртг4_ац490_дф
- Подесите File Унесите као Интел-Хек (*.хек).
- Изаберите Користи релативну путању из директоријума пројекта.
- Кликните ОК.
  Слика 20 • Увези меморију File

Кликните ОК.
μПРОМ садржај је ажуриран.
Двапут кликните на Генерате Битстреам као што је приказано на слици 21.
Слика 21 • Генериши ток битова
Двапут кликните на Рун ПРОГРАМ Ацтион да програмирате уређај као што је приказано на слици 21.
РТГ4 уређај је програмиран. Погледајте Покретање демонстрације, страница 11.

Покретање ТЦЛ скрипте

ТЦЛ скрипте су обезбеђене у дизајну fileс директоријум у директоријуму ТЦЛ_Сцриптс. Ако је потребно, ток дизајна се може репродуковати од имплементације дизајна до генерисања посла file.

Да бисте покренули ТЦЛ, следите доле наведене кораке:

Покрените софтвер Либеро.

Изаберите Пројекат > Изврши скрипту….
Кликните на Бровсе и изаберите сцрипт.тцл из преузетог директоријума ТЦЛ_Сцриптс.
Кликните на Рун.

Након успешног извршавања ТЦЛ скрипте, Либеро пројекат се креира у ТЦЛ_Сцриптс директоријуму.
За више информација о ТЦЛ скриптама, погледајте ртг4_ац490_дф/ТЦЛ_Сцриптс/реадме.ткт.
Погледајте Референтни водич за команде Либеро® СоЦ ТЦЛ за више детаља о ТЦЛ командама. Контакт
Техничка подршка за све упите на које се наиђе при покретању ТЦЛ скрипте.

Мицросеми не даје никакву гаранцију, представљање или гаранцију у вези са информацијама садржаним овде или прикладношћу својих производа и услуга за било коју одређену сврху, нити Мицросеми преузима било какву одговорност која проистиче из примене или коришћења било ког производа или кола. Производи који се продају у наставку и сви други производи које продаје Мицросеми били су подвргнути ограниченом тестирању и не би требало да се користе заједно са опремом или апликацијама које су критичне за мисију. Верује се да су све спецификације перформанси поуздане, али нису верификоване, а Купац мора да спроведе и заврши сва испитивања перформанси и друга тестирања производа, сами и заједно са, или уграђени у било који крајњи производ. Купац се неће ослањати ни на какве податке и спецификације перформанси или параметре које пружа Мицросеми. Одговорност Купца је да самостално утврди прикладност било којег производа и да га тестира и верификује. Информације које Мицросеми пружа у наставку су дате „као што јесу, где је“ и са свим грешкама, а цео ризик повезан са таквим информацијама је у потпуности на Купцу. Мицросеми не додељује, експлицитно или имплицитно, ниједној страни никаква патентна права, лиценце или било која друга права интелектуалне својине, било у погледу самих таквих информација или било чега што је описано у таквим информацијама. Информације наведене у овом документу су власништво Мицросеми-ја, и Мицросеми задржава право да изврши било какве измене информација у овом документу или било којих производа и услуга у било које време без претходног обавештења.

О Мицросеми
Мицросеми, подружница у потпуном власништву Мицроцхип Тецхнологи Инц. (Насдак: МЦХП), нуди свеобухватан портфолио полупроводничких и системских решења за ваздухопловство и одбрану, комуникације, центре података и индустријска тржишта. Производи укључују аналогна интегрисана кола са мешовитим сигналом високих перформанси и зрачењем ојачана, ФПГА, СоЦ и АСИЦ; производи за управљање напајањем; уређаји за мерење времена и синхронизације и прецизна временска решења, постављајући светски стандард за време; уређаји за обраду гласа; РФ решења; дискретне компоненте; предузећа за складиштење и комуникациона решења, безбедносне технологије и скалабилни анти-тampер продуцтс; Етхернет решења; Повер-овер-Етхернет ИЦ и средњи распони; као и могућности и услуге прилагођеног дизајна. Сазнајте више на ввв.мицросеми.цом.

Штаб Мицросеми
Оне Ентерприсе, Алисо Виејо,
ЦА 92656 САД
Унутар САД: +1 800-713-4113
Изван САД: +1 949-380-6100
Продаја: +1 949-380-6136
Факс: +1 949-215-4996
Емаил: салес.суппорт@мицросеми.цом
ввв.мицросеми.цом

©2021 Мицросеми, подружница у потпуном власништву Мицроцхип Тецхнологи Инц. Сва права задржана. Мицросеми и Мицросеми лого су регистровани заштитни знаци Мицросеми Цорпоратион. Сви остали заштитни знакови и услужни знаци су власништво њихових власника

Документи / Ресурси

Мицросеми АЦ490 РТГ4 ФПГА: Изградња Ми-В процесорског подсистема [пдф] Упутство за кориснике
AC490 RTG4 FPGA Изградња Mi-V процесорског подсистема, AC490 RTG4, FPGA Изградња Mi-V процесорског подсистема, Mi-V процесорски подсистем

Референце

Упутство за употребу

Мицросеми АЦ490 РТГ4 ФПГА: Изградња Ми-В процесорског подсистема