Microsemi AC490 RTG4 FPGA: Gradnja procesorskega podsistema Mi-V

Zgodovina revizij

Zgodovina revizij opisuje spremembe, ki so bile izvedene v dokumentu. Spremembe so navedene po reviziji, začenši z najnovejšo objavo.

Revizija 3.0

Sledi povzetek sprememb v tej reviziji.

• Posodobljen dokument za Libero SoC v2021.2.
• Posodobljena Slika 1, stran 3 do Slika 3, stran 5.
• Zamenjana slika 4, stran 5, slika 5, stran 7, in slika 18, stran 17.
• Posodobljena tabela 2, stran 6 in tabela 3, stran 7.
• Dodan Dodatek 1: Programiranje naprave z uporabo FlashPro Express, stran 14.
• Dodan dodatek 3: Izvajanje skripta TCL, stran 20.
• Odstranjena sklicevanja na številke različic Libero.

Revizija 2.0
Sledi povzetek sprememb v tej reviziji.

• Dodane informacije o izbiri vrat COM v Nastavitev strojne opreme, stran 9.
• Posodobljeno, kako izbrati ustrezna vrata COM v Zagon predstavitve, stran 11.

Revizija 1.0
Prva objava dokumenta.

Gradnja procesorskega podsistema Mi-V

Microchip ponuja procesor Mi-V IP, 32-bitni procesor RISC-V in verigo programskih orodij za razvoj modelov, ki temeljijo na procesorju RISC-V. RISC-V, standardna odprta arhitektura nabora navodil (ISA) pod vodstvom fundacije RISC-V, ponuja številne prednosti, ki vključujejo omogočanje skupnosti odprte kode, da testira in izboljša jedra hitreje kot zaprti ISA.
RTG4® FPGA podpirajo mehki procesor Mi-V za izvajanje uporabniških aplikacij. Ta opomba o aplikaciji opisuje, kako zgraditi podsistem procesorja Mi-V za izvajanje uporabniške aplikacije iz določenih RAM-jev ali pomnilnika DDR.

Zahteve za oblikovanje
Naslednja tabela navaja zahteve glede strojne in programske opreme za izvedbo predstavitve.

Tabela 1 • Zahteve za načrtovanje

Programska oprema

• Libero® sistem na čipu (SoC)
• FlashPro Express
• SoftConsole

Opomba: Glejte readme.txt file predvideno v zasnovi files za različice programske opreme, uporabljene s to referenčno zasnovo.

Opomba: Posnetki zaslona Libero SmartDesign in konfiguracije, prikazani v tem priročniku, so samo za ilustracijo.
Odprite dizajn Libero in si oglejte najnovejše posodobitve.

Predpogoji

Preden začnete:

1. Prenesite in namestite Libero SoC (kot je navedeno v webmesto za ta dizajn) na gostiteljskem računalniku z naslednje lokacije: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. Za demo dizajn files povezava za prenos: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Opis zasnove

Velikost RTG4 μPROM je 57 KB. Uporabniške aplikacije, ki ne presegajo velikosti μPROM, je mogoče shraniti v μPROM in izvajati iz notranjih velikih pomnilnikov SRAM (LSRAM). Uporabniške aplikacije, ki presegajo velikost μPROM, morajo biti shranjene v zunanjem obstojnem pomnilniku. V tem primeru je za inicializacijo notranjih ali zunanjih pomnilnikov SRAM s ciljno aplikacijo iz obstojnega pomnilnika potreben zagonski nalagalnik, ki se izvaja iz μPROM.
Referenčna zasnova prikazuje zmožnost zagonskega nalagalnika za kopiranje ciljne aplikacije (velikosti 7 KB) iz bliskavice SPI v pomnilnik DDR in izvajanje iz pomnilnika DDR. Zagonski nalagalnik se izvaja iz notranjih pomnilnikov. Kodni del se nahaja v μPROM, podatkovni del pa v notranjem velikem SRAM (LSRAM).

Opomba: Za več informacij o tem, kako zgraditi projekt Libero zagonskega nalagalnika Mi-V in kako zgraditi projekt SoftConsole, glejte TU0775: PolarFire FPGA: Vadnica za izdelavo podsistema procesorja Mi-V
Slika 1 prikazuje blokovni diagram zasnove na najvišji ravni.

Slika 1 • Blokovni diagram najvišje ravni

Kot je prikazano na sliki 1, naslednje točke opisujejo podatkovni tok zasnove:

• Procesor Mi-V izvaja zagonski nalagalnik iz μPROM-a in določenih LSRAM-ov. Zagonski nalagalnik se poveže z GUI prek bloka CoreUARTapb in čaka na ukaze.
• Ko je iz grafičnega uporabniškega vmesnika prejet programski ukaz SPI flash, zagonski nalagalnik programira bliskavico SPI s ciljno aplikacijo, prejeto iz grafičnega uporabniškega vmesnika.
• Ko je ukaz za zagon prejet iz grafičnega uporabniškega vmesnika, zagonski nalagalnik kopira kodo aplikacije iz bliskavice SPI v DDR in jo nato izvede iz DDR.

Urna struktura
V zasnovi sta dve taktni domeni (40 MHz in 20 MHz). Vgrajen kristalni oscilator s frekvenco 50 MHz je povezan z blokom PF_CCC, ki generira takta 40 MHz in 20 MHz. Sistemska ura 40 MHz poganja celoten podsistem procesorja Mi-V razen μPROM. Ura 20 MHz poganja RTG4 μPROM in vmesnik RTG4 μPROM APB. RTG4 μPROM podpira taktno frekvenco do 30 MHz. DDR_FIC je konfiguriran za vmesnik vodila AHB, ki deluje pri 40 MHz. DDR pomnilnik deluje pri 320 MHz.
Slika 2 prikazuje strukturo takta.

Slika 2 • Urna struktura

Ponastavi strukturo
Signala POWER_ON_RESET_N in LOCK sta AND, izhodni signal (INIT_RESET_N) pa se uporabi za ponastavitev bloka RTG4FDDRC_INIT. Po sprostitvi ponastavitve FDDR se krmilnik FDDR inicializira, nato pa se potrdi signal INIT_DONE. Signal INIT_DONE se uporablja za ponastavitev procesorja Mi-V, perifernih naprav in drugih blokov v načrtu.

Slika 3 • Ponastavi strukturo

Izvedba strojne opreme
Slika 4 prikazuje zasnovo Libero referenčne zasnove Mi-V.

Slika 4 • Modul SmartDesign

Opomba: Posnetek zaslona Libero SmartDesign, prikazan v tej opombi o aplikaciji, je samo za ilustracijo. Odprite projekt Libero, da si ogledate najnovejše posodobitve in različice IP.

IP bloki
Na sliki 2 so navedeni bloki IP, uporabljeni v referenčni zasnovi podsistema procesorja Mi-V, in njihova funkcija.

Tabela 2 • Bloki IP1

Vsi uporabniški priročniki in priročniki za IP so na voljo v Libero SoC -> Katalog.

RTG4 μPROM shrani do 10,400 36-bitnih besed (374,400 bitov podatkov). Podpira le operacije branja med običajnim delovanjem naprave, potem ko je naprava programirana. Procesorsko jedro MIV_RV32_C0 obsega enoto za pridobivanje ukazov, izvajalni cevovod in podatkovni pomnilniški sistem. Pomnilniški sistem procesorja MIV_RV32_C0 vključuje predpomnilnik navodil in podatkovni predpomnilnik. Jedro MIV_RV32_C0 vključuje dva zunanja vmesnika AHB – glavni vmesnik vodila pomnilnika AHB (MEM) in glavni vmesnik vodila pomnilnika AHB preslikanega V/I (MMIO). Krmilnik predpomnilnika uporablja vmesnik AHB MEM za ponovno polnjenje navodil in podatkovnih predpomnilnikov. Vmesnik AHB MMIO se uporablja za nepredpomnjen dostop do V/I perifernih naprav.

Preslikave pomnilnika vmesnika AHB MMIO in vmesnika MEM so od 0x60000000 do 0X6FFFFFFF oziroma od 0x80000000 do 0x8FFFFFFF. Vektorski naslov ponastavitve procesorja je mogoče konfigurirati. Ponastavitev MIV_RV32_C0 je nizkoaktiven signal, ki ga je treba prek sinhronizatorja za ponastavitev preklicati sinhronizirano s sistemsko uro.

Procesor MIV_RV32_C0 dostopa do pomnilnika izvajanja aplikacije prek vmesnika AHB MEM. Primerek vodila CoreAHBLite_C0_0 je konfiguriran za zagotavljanje 16 podrejenih rež, vsaka velikosti 1 MB. Na to vodilo so povezani pomnilnik RTG μPROM in bloki RTG4FDDRC. μPROM se uporablja za shranjevanje aplikacije zagonskega nalagalnika.

Procesor MIV_RV32_C0 usmerja podatkovne transakcije med naslovoma 0x60000000 in 0x6FFFFFFF na vmesnik MMIO. Vmesnik MMIO je povezan z vodilom CoreAHBLite_C1_0 za komunikacijo s perifernimi napravami, ki so priključene na njegove podrejene reže. Primerek vodila CoreAHBLite_C1_0 je konfiguriran za zagotavljanje 16 podrejenih rež, vsaka velikosti 256 MB. Zunanje naprave UART, CoreSPI in CoreGPIO so povezane z vodilom CoreAHBLite_C1_0 prek mostu CoreAHBTOAPB3 in vodila CoreAPB3.

Zemljevid spomina
Tabela 3 navaja pomnilniški zemljevid pomnilnikov in zunanjih naprav.

Tabela 3 • Zemljevid pomnilnika

Izvedba programske opreme

Referenčni dizajn filevključuje delovni prostor SoftConsole, ki vsebuje naslednje programe programske opreme:

• Zagonski nalagalnik
• Ciljna aplikacija

Zagonski nalagalnik
Aplikacija zagonskega nalagalnika je programirana na μPROM med programiranjem naprave. Zagonski nalagalnik izvaja naslednje funkcije:

• Programiranje SPI Flash s ciljno aplikacijo.
• Kopiranje ciljne aplikacije iz SPI Flash v pomnilnik DDR3.
• Preklop izvajanja programa na ciljno aplikacijo, ki je na voljo v pomnilniku DDR3.
  Aplikacija zagonskega nalagalnika se mora izvajati iz μPROM z LSRAM kot skladom. Zato sta naslova ROM in RAM v povezovalnem skriptu nastavljena na začetni naslov μPROM oziroma označenih LSRAM. Odsek kode se izvede iz ROM-a, podatkovni odsek pa iz RAM-a, kot je prikazano na sliki 5.

Slika 5 • Skript povezovalnika zagonskega nalagalnika

Skript povezovalca (microsemi-riscv-ram_rom.ld) je na voljo na
SoftConsole_Project\mivrv32im-bootloader mapa zasnove files.

Ciljna aplikacija
Ciljna aplikacija utripa vgrajene LED diode 1, 2, 3 in 4 ter natisne sporočila UART. Ciljna aplikacija se mora izvajati iz pomnilnika DDR3. Zato so razdelki kode in sklada v skriptu povezovalnika nastavljeni na začetni naslov pomnilnika DDR3, kot je prikazano na sliki 6.

Slika 6 • Skript povezovalnika ciljne aplikacije

Skript povezovalca (microsemi-riscv-ram.ld) je na voljo v mapi aplikacije SoftConsole_Project\miv-rv32imddr- zasnove files.

Nastavitev strojne opreme

Naslednji koraki opisujejo, kako nastavite strojno opremo:

1. Prepričajte se, da je plošča IZKLOPLJENA s stikalom SW6.
2. Povežite mostičke na razvojnem kompletu RTG4, kot je prikazano v naslednji tabeli:
   Tabela 4 • Skakalci

   Skakalec	Pripni od	Pripni na	Komentarji
   J11, J17, J19, J23, J26, J21, J32 in J27	1	2	Privzeto
   J16	2	3	Privzeto
   J33	1	2	Privzeto
   	3	4

3. Povežite gostiteljski računalnik s priključkom J47 s kablom USB.
4. Prepričajte se, da so gonilniki za most USB v UART samodejno zaznani. To lahko preverite v upravitelju naprav gostiteljskega računalnika.
5. Kot je prikazano na sliki 7, lastnosti vrat COM13 kažejo, da je povezan s serijskim pretvornikom USB C. Zato je v tem primeru izbran COM13ample. Številka vrat COM je specifična za sistem.
   Slika 7 • Upravitelj naprav
   Opomba: Če gonilniki za most USB v UART niso nameščeni, prenesite in namestite gonilnike iz www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. Priključite napajalnik na konektor J9 in vklopite stikalo za napajalnik, SW6.

Slika 8 • Razvojni komplet RTG4

Zagon predstavitve

V tem poglavju so opisani koraki za programiranje naprave RTG4 z referenčno zasnovo, programiranje SPI Flash s ciljno aplikacijo in zagon ciljne aplikacije iz pomnilnika DDR z uporabo GUI Mi-V Bootloader.

Zagon predstavitve vključuje naslednje korake:

1. Programiranje naprave RTG4, stran 11
2. Zagon zagonskega nalagalnika Mi-V, stran 11

Programiranje naprave RTG4
Napravo RTG4 je mogoče programirati z uporabo FlashPro Express ali Libero SOC.

• Za programiranje razvojnega kompleta RTG4 z opravilom file na voljo kot del zasnove files programsko opremo FlashPro Express glejte Dodatek 1: Programiranje naprave z uporabo FlashPro Express, stran 14.
• Za programiranje naprave z uporabo Libero SoC glejte Dodatek 2: Programiranje naprave z uporabo Libero SoC, stran 17.

Zagon zagonskega nalagalnika Mi-V
Po uspešnem zaključku programiranja sledite tem korakom:

1. Zaženite setup.exe file na voljo v naslednjem dizajnu files lokacijo.
   <$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. Sledite čarovniku za namestitev, da namestite aplikacijo Bootloader GUI.
   Slika 9 prikazuje GUI zagonskega nalagalnika RTG4 Mi-V.
   Slika 9 • Mi-V Bootloader GUI
3. Izberite vrata COM, povezana s serijskim pretvornikom USB C, kot je prikazano na sliki 7.
4. Kliknite gumb za povezavo. Po uspešni povezavi se rdeči indikator spremeni v zeleno, kot je prikazano na sliki 10.
   Slika 10 • Povežite vrata COM
5. Kliknite gumb Uvozi in izberite ciljno aplikacijo file (.bin). Po uvozu je pot do file se prikaže v GUI, kot je prikazano na sliki 11.
   <$Download_Directory>\rtg4_ac490_df\Source_files
   Slika 11 • Uvozite ciljno aplikacijo File
6. Kot je prikazano na sliki 11, kliknite možnost Program SPI Flash, da programirate ciljno aplikacijo na SPI Flash. Ko je SPI Flash programiran, kot je prikazano na sliki 12, se prikaže pojavno okno. Kliknite V redu.
   Slika 12 • SPI Flash programiran
7. Izberite možnost Start Boot, da kopirate aplikacijo iz SPI Flash v pomnilnik DDR3 in začnete izvajati aplikacijo iz pomnilnika DDR3. Po uspešnem zagonu ciljne aplikacije iz pomnilnika DDR3 aplikacija natisne sporočila UART in utripa uporabniške lučke LED1, 2, 3 in 4, kot je prikazano na sliki 13.
   Slika 13 • Izvedba aplikacije iz DDR
8. Aplikacija teče iz pomnilnika DDR3 in s tem je predstavitev zaključena. Zaprite GUI Mi-V Bootloader.

Programiranje naprave z uporabo FlashPro Express

V tem razdelku je opisano, kako programirati napravo RTG4 z opravilom programiranja file z uporabo FlashPro Express.

Za programiranje naprave izvedite naslednje korake:

1. Prepričajte se, da so nastavitve mostičkov na plošči enake tistim, ki so navedene v tabeli 3 v UG0617:
   Uporabniški priročnik za razvojni komplet RTG4.
2. Po želji lahko mostiček J32 nastavite tako, da poveže nožice 2-3, ko uporabljate zunanji programator FlashPro4, FlashPro5 ali FlashPro6, namesto privzete nastavitve mostička za uporabo vdelanega FlashPro5.
   Opomba: Napajalno stikalo SW6 mora biti med povezovanjem mostičkov izklopljeno.
3. Priključite napajalni kabel na priključek J9 na plošči.
4. VKLOPITE napajalno stikalo SW6.
5. Če uporabljate vgrajeni FlashPro5, priključite kabel USB na konektor J47 in gostiteljski računalnik.
   Če uporabljate zunanji programator, pa trakasti kabel priključite na JTAG glavo J22 in povežite programator z gostiteljskim računalnikom.
6. Na gostiteljskem računalniku zaženite programsko opremo FlashPro Express.
7. Kliknite New ali izberite New Job Project iz FlashPro Express Job v meniju Project, da ustvarite nov projekt opravila, kot je prikazano na naslednji sliki.
   Slika 14 • FlashPro Express Job Project
8. V pogovorno okno New Job Project iz FlashPro Express Job vnesite naslednje:
   • Programersko delo file: Kliknite Prebrskaj in se pomaknite do mesta, kjer je .opravilo file se nahaja in izberite file. Privzeta lokacija je: \rtg4_ac490_df\Programiranje_Opravilo
   • Lokacija projekta opravila FlashPro Express: Kliknite Prebrskaj in se pomaknite do želene lokacije projekta FlashPro Express.
     Slika 15 • Nov projekt opravila iz FlashPro Express Job
9. Kliknite OK. Zahtevano programiranje file je izbran in pripravljen za programiranje v napravi.
10. Prikaže se okno FlashPro Express, kot je prikazano na naslednji sliki. Prepričajte se, da se v polju Programer pojavi številka programatorja. Če se ne, potrdite povezave plošče in kliknite Refresh/Rescan Programmers.
    Slika 16 • Programiranje naprave
11. Kliknite ZAŽENI. Ko je naprava uspešno programirana, se prikaže status RUN PASSED, kot je prikazano na naslednji sliki.
    Slika 17 • FlashPro Express—IZGON USPEŠEN
12. Zaprite FlashPro Express ali kliknite Izhod na zavihku Projekt.

Programiranje naprave z uporabo Libero SoC

Referenčni dizajn filevključujejo projekt podsistema procesorja Mi-V, ustvarjen z uporabo Libero SoC. Napravo RTG4 je mogoče programirati z uporabo Libero SoC. Projekt Libero SoC je v celoti zgrajen in se izvaja iz sinteze, kraja in poti, preverjanja časa, generiranja podatkov polja FPGA, posodobitve vsebine pomnilnika μPROM, generiranja bitnega toka, programiranja FPGA.

Potek oblikovanja Libero je prikazan na naslednji sliki.

Slika 18 • Libero Design Flow

Za programiranje naprave RTG4 je treba projekt podsistema procesorja Mi-V odpreti v sistemu Libero SoC in znova zagnati naslednje korake:

1. Posodobite vsebino pomnilnika uPROM: V tem koraku se μPROM programira z aplikacijo za zagon.
2. Generiranje bitnega toka: V tem koraku Job file se ustvari za napravo RTG4.
3. Programiranje FPGA: V tem koraku se naprava RTG4 programira z uporabo opravila file.

Sledite tem korakom:

1. V Libero Design Flow izberite Posodobi vsebino pomnilnika uPROM.
2. Ustvarite odjemalca z možnostjo Dodaj.
3. Izberite odjemalca in nato izberite možnost Uredi.
4. Izberite Vsebina iz file in nato izberite možnost Prebrskaj, kot je prikazano na sliki 19.
   Slika 19 • Edit Data Storage Client
5. Pomaknite se do naslednje zasnove filein izberite miv-rv32im-bootloader.hex file kot je prikazano na sliki 20. <$Download_Directory>\rtg4_ac490_df
   • Nastavite File Vnesite kot Intel-Hex (*.hex).
   • Izberite Uporabi relativno pot iz imenika projekta.
   • Kliknite OK.
     Slika 20 • Uvoz pomnilnika File
6. Kliknite OK.
   Vsebina μPROM je posodobljena.
7. Dvokliknite Generate Bitstream, kot je prikazano na sliki 21.
   Slika 21 • Generiraj bitni tok
8. Dvokliknite Run PROGRAM Action, da programirate napravo, kot je prikazano na sliki 21.
   Naprava RTG4 je programirana. Glejte Izvajanje predstavitve, stran 11.

Izvajanje skripta TCL

Skripti TCL so na voljo v zasnovi files v imeniku TCL_Scripts. Po potrebi se lahko potek načrtovanja reproducira od izvajanja načrtovanja do generiranja opravila file.

Za zagon TCL sledite spodnjim korakom:

1. Zaženite programsko opremo Libero.
2. Izberite Projekt > Izvedi skript….
3. Kliknite Prebrskaj in izberite script.tcl iz prenesenega imenika TCL_Scripts.
4. Kliknite Zaženi.

Po uspešni izvedbi skripte TCL se v imeniku TCL_Scripts ustvari projekt Libero.
Za več informacij o skriptih TCL glejte rtg4_ac490_df/TCL_Scripts/readme.txt.
Za več podrobnosti o ukazih TCL glejte Libero® SoC TCL Command Reference Guide. Kontakt
Tehnična podpora za vse poizvedbe, ki se pojavijo pri izvajanju skripta TCL.

Microsemi ne daje nobenega jamstva, zastopanja ali jamstva v zvezi z informacijami, ki jih vsebuje, ali primernostjo svojih izdelkov in storitev za kateri koli poseben namen, niti Microsemi ne prevzema kakršne koli odgovornosti, ki izhaja iz uporabe ali uporabe katerega koli izdelka ali vezja. Izdelki, ki se prodajajo po tej pogodbi, in vsi drugi izdelki, ki jih prodaja Microsemi, so bili predmet omejenega testiranja in se ne smejo uporabljati v povezavi s ključno opremo ali aplikacijami. Za vse specifikacije zmogljivosti velja, da so zanesljive, vendar niso preverjene, kupec pa mora izvesti in dokončati vsa testiranja zmogljivosti in druga testiranja izdelkov, samih in skupaj s kakršnimi koli končnimi izdelki ali vgrajenimi v njih. Kupec se ne zanaša na nobene podatke in specifikacije delovanja ali parametre, ki jih zagotavlja Microsemi. Kupec je odgovoren za samostojno ugotavljanje primernosti katerega koli izdelka ter njegovo testiranje in preverjanje. Informacije, ki jih Microsemi posreduje v nadaljevanju, so na voljo "kot so, kje so" in z vsemi napakami, celotno tveganje, povezano s takšnimi informacijami, pa je v celoti na strani kupca. Microsemi ne podeljuje, eksplicitno ali implicitno, nobeni stranki nobenih patentnih pravic, licenc ali kakršnih koli drugih pravic intelektualne lastnine, ne glede na take informacije same ali karkoli, kar je opisano v teh informacijah. Informacije v tem dokumentu so last Microsemi, Microsemi pa si pridržuje pravico, da kadar koli brez predhodnega obvestila spremeni podatke v tem dokumentu ali kateri koli izdelek in storitev.

O Microsemiju
Microsemi, hčerinsko podjetje v XNUMX-odstotni lasti podjetja Microchip Technology Inc. (Nasdaq: MCHP), ponuja obsežen portfelj polprevodniških in sistemskih rešitev za vesoljsko in obrambo, komunikacije, podatkovne centre in industrijske trge. Izdelki vključujejo visoko zmogljiva in sevalno utrjena analogna integrirana vezja z mešanimi signali, FPGA, SoC in ASIC; izdelki za upravljanje porabe; naprave za merjenje časa in sinhronizacije ter natančne časovne rešitve, ki postavljajo svetovni standard za čas; naprave za obdelavo glasu; RF rešitve; diskretne komponente; poslovne rešitve za shranjevanje in komunikacijo, varnostne tehnologije in razširljive anti-tamper izdelki; Ethernet rešitve; Power-over-Ethernet IC in srednji razponi; kot tudi zmogljivosti in storitve oblikovanja po meri. Več o tem na www.microsemi.com.

Sedež Microsemi
One Enterprise, Aliso Viejo,
CA 92656 ZDA
Znotraj ZDA: +1 800-713-4113
Zunaj ZDA: +1 949-380-6100
Prodaja: +1 949-380-6136
Faks: +1 949-215-4996
E-pošta: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, hčerinska družba v stoodstotni lasti Microchip Technology Inc. Vse pravice pridržane. Microsemi in logotip Microsemi sta registrirani blagovni znamki Microsemi Corporation. Vse druge blagovne in storitvene znamke so last njihovih lastnikov

Dokumenti / Viri

Microsemi AC490 RTG4 FPGA: Gradnja procesorskega podsistema Mi-V [pdf] Uporabniški priročnik AC490 RTG4 FPGA Gradnja podsistema procesorja Mi-V, AC490 RTG4, FPGA Gradnja podsistema procesorja Mi-V, Podsistem procesorja Mi-V

Reference

• Uporabniški priročnik