Microsemi AC490 RTG4 FPGA: Að byggja upp Mi-V örgjörva undirkerfi

Endurskoðunarsaga

Endurskoðunarferillinn lýsir þeim breytingum sem voru innleiddar í skjalinu. Breytingarnar eru taldar upp eftir endurskoðun, frá og með nýjustu útgáfunni.

Endurskoðun 3.0

Eftirfarandi er yfirlit yfir þær breytingar sem gerðar voru í þessari endurskoðun.

• Uppfærði skjalið fyrir Libero SoC v2021.2.
• Uppfært mynd 1, blaðsíðu 3 til og með mynd 3, blaðsíðu 5.
• Skipt út mynd 4, bls. 5, mynd 5, bls. 7 og mynd 18, bls. 17.
• Uppfærð tafla 2, bls. 6 og tafla 3, bls. 7.
• Viðauki 1 bætt við: Forritun tækisins með FlashPro Express, blaðsíða 14.
• Viðauki 3 bætt við: Að keyra TCL forskriftina, bls. 20.
• Fjarlægði tilvísanir í Libero útgáfunúmer.

Endurskoðun 2.0
Eftirfarandi er yfirlit yfir breytingar sem gerðar hafa verið í þessari endurskoðun.

• Bætti við upplýsingum um val á COM tengi í Uppsetning vélbúnaðar, síðu 9.
• Uppfært hvernig á að velja viðeigandi COM tengi í Keyra kynningu, síðu 11.

Endurskoðun 1.0
Fyrsta birting skjalsins.

Að byggja upp Mi-V örgjörva undirkerfi

Microchip býður upp á Mi-V örgjörva IP, 32-bita RISC-V örgjörva og hugbúnaðarverkfærakeðju til að þróa RISC-V örgjörva byggða hönnun. RISC-V, staðall opinn kennslusettarkitektúr (ISA) undir stjórn RISC-V Foundation, býður upp á fjölmarga kosti, sem fela í sér að gera opnum uppspretta samfélaginu kleift að prófa og bæta kjarna á hraðari hraða en lokaðar ISA.
RTG4® FPGA styðja Mi-V mjúkan örgjörva til að keyra notendaforrit. Þessi forritaskýring lýsir því hvernig á að byggja upp Mi-V örgjörva undirkerfi til að keyra notendaforrit úr tilnefndum vinnsluminni eða DDR minni.

Hönnunarkröfur
Eftirfarandi tafla sýnir vélbúnaðar- og hugbúnaðarkröfur til að keyra kynninguna.

Tafla 1 • Hönnunarkröfur

Hugbúnaður

• Libero® System-on-Chip (SoC)
• FlashPro Express
• SoftConsole

Athugið: Sjá readme.txt file veittar í hönnuninni files fyrir hugbúnaðarútgáfurnar sem notaðar eru með þessari tilvísunarhönnun.

Athugið: Libero SmartDesign og skjámyndir af stillingum sem sýndar eru í þessari handbók eru eingöngu til sýnis.
Opnaðu Libero hönnunina til að sjá nýjustu uppfærslurnar.

Forkröfur

Áður en þú byrjar:

1. Hladdu niður og settu upp Libero SoC (eins og fram kemur í websíða fyrir þessa hönnun) á gestgjafatölvunni frá eftirfarandi stað: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. Fyrir demo hönnun files niðurhalshlekkur: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Hönnunarlýsing

Stærð RTG4 μPROM er 57 KB. Notendaforrit sem fara ekki yfir μPROM stærð er hægt að geyma í μPROM og keyra úr innri Large SRAM minni (LSRAM). Notendaforrit sem fara yfir μPROM stærð verða að vera geymd í ytra óstöðugu minni. Í þessu tilviki þarf ræsiforrit sem keyrir frá μPROM til að frumstilla innri eða ytri SRAM minningar með markforritinu úr órokna minni.
Tilvísunarhönnunin sýnir getu ræsiforritsins til að afrita markforritið (af stærð 7 KB) úr SPI-flassi yfir í DDR-minni og keyra úr DDR-minni. Bootloaderinn er keyrður út frá innri minni. Kóðahlutinn er staðsettur í μPROM og gagnahlutinn er staðsettur í innri Large SRAM (LSRAM).

Athugið: Fyrir frekari upplýsingar um hvernig á að byggja upp Mi-V bootloader Libero verkefnið og hvernig á að byggja SoftConsole verkefnið, sjá TU0775: PolarFire FPGA: Building a Mi-V Processor Subsystem Tutorial
Mynd 1 sýnir efri sviðsmynd hönnunarinnar.

Mynd 1 • Skýringarmynd á efstu stigi

Eins og sýnt er á mynd 1, lýsa eftirfarandi atriði gagnaflæði hönnunarinnar:

• Mi-V örgjörvinn keyrir ræsiforritið frá μPROM og tilnefndum LSRAM. Bootloader tengist GUI í gegnum CoreUARTapb blokkina og bíður eftir skipunum.
• Þegar SPI flass forritsskipunin er móttekin frá GUI, forritar ræsiforritið SPI flassið með markforritinu sem berast frá GUI.
• Þegar ræsiskipunin er móttekin frá GUI, afritar ræsiforritið forritakóðann frá SPI flassinu yfir í DDR og keyrir hann síðan úr DDR.

Uppbygging klukku
Það eru tvö klukkulén (40 MHz og 20 MHz) í hönnuninni. Innbyggður 50 MHz kristalsveiflan er tengdur við PF_CCC blokkina sem framleiðir 40 MHz og 20 MHz klukkur. 40 MHz kerfisklukkan rekur allt Mi-V örgjörva undirkerfið nema μPROM. 20 MHz klukkan knýr RTG4 μPROM og RTG4 μPROM APB tengið. RTG4 μPROM styður allt að 30 MHz klukkutíðni. DDR_FIC er stillt fyrir AHB strætóviðmótið, sem starfar á 40 MHz. DDR-minnið virkar á 320 MHz.
Mynd 2 sýnir klukkubygginguna.

Mynd 2 • Uppbygging klukku

Endurstilla uppbyggingu
POWER_ON_RESET_N og LOCK merkin eru ANDed og úttaksmerkið (INIT_RESET_N) er notað til að endurstilla RTG4FDDRC_INIT blokkina. Eftir að FDDR endurstillingunni hefur verið sleppt, verður FDDR stjórnandinn frumstilltur og þá er INIT_DONE merkið staðfest. INIT_DONE merkið er notað til að endurstilla Mi-V örgjörva, jaðartæki og aðrar blokkir í hönnuninni.

Mynd 3 • Endurstilla uppbyggingu

Innleiðing vélbúnaðar
Mynd 4 sýnir Libero hönnun Mi-V viðmiðunarhönnunarinnar.

Mynd 4 • SmartDesign Module

Athugið: Libero SmartDesign skjámynd sem sýnd er í þessari umsóknarskýrslu er eingöngu til skýringar. Opnaðu Libero verkefnið til að sjá nýjustu uppfærslur og IP útgáfur.

IP blokkir
Mynd 2 listar upp IP-kubba sem notaðir eru í tilvísunarhönnun Mi-V örgjörva undirkerfis og virkni þeirra.

Tafla 2 • IP blokkir1

Allar IP notendahandbækur og handbækur eru fáanlegar frá Libero SoC -> Catalog.

RTG4 μPROM geymir allt að 10,400 36 bita orð (374,400 bita af gögnum). Það styður aðeins lestraraðgerðir við venjulega notkun tækisins eftir að tækið hefur verið forritað. MIV_RV32_C0 örgjörvakjarninn samanstendur af leiðbeiningareiningu, framkvæmdarleiðslu og gagnaminniskerfi. MIV_RV32_C0 örgjörva minniskerfið inniheldur skyndiminni leiðbeininga og skyndiminni gagna. MIV_RV32_C0 kjarninn inniheldur tvö ytri AHB tengi - AHB minni (MEM) strætó aðalviðmót og AHB Memory Mapped I/O (MMIO) strætó aðalviðmót. Skyndiminnisstýringin notar AHB MEM viðmótið til að fylla á leiðbeiningarnar og gagnageymslurnar. AHB MMIO viðmótið er notað fyrir óafstaðinn aðgang að I/O jaðartækjum.

Minniskort AHB MMIO viðmótsins og MEM viðmótsins eru 0x60000000 til 0X6FFFFFFF og 0x80000000 til 0x8FFFFFFF, í sömu röð. Endurstilla vektorvistfang örgjörvans er stillanlegt. Endurstilling MIV_RV32_C0 er virkt-lágt merki, sem verður að vera afstillt í samstillingu við kerfisklukkuna í gegnum endurstilla samstillingu.

MIV_RV32_C0 örgjörvinn hefur aðgang að framkvæmdaminni forritsins með því að nota AHB MEM tengi. CoreAHBLite_C0_0 strætótilvikið er stillt til að bjóða upp á 16 þrælarauf, hver af stærðinni 1 MB. RTG μPROM minni og RTG4FDDRC ​​blokkir eru tengdir við þennan strætó. μPROM er notað til að geyma ræsiforritið.

MIV_RV32_C0 örgjörvinn beinir gagnaviðskiptum milli vistfönganna 0x60000000 og 0x6FFFFFFF í MMIO viðmótið. MMIO tengið er tengt við CoreAHBLite_C1_0 rútuna til að hafa samskipti við jaðartæki sem eru tengd við þrælaraufina. CoreAHBLite_C1_0 strætótilvikið er stillt til að bjóða upp á 16 þrælarauf, hver af stærðinni 256 MB. UART, CoreSPI og CoreGPIO jaðartækin eru tengd CoreAHBLite_C1_0 strætó í gegnum CoreAHBTOAPB3 brúna og CoreAPB3 strætó.

Minniskort
Tafla 3 sýnir minniskortið yfir minningarnar og jaðartækin.

Tafla 3 • Minniskort

Hugbúnaðarframkvæmd

Viðmiðunarhönnunin files innihalda SoftConsole vinnusvæðið sem inniheldur eftirfarandi hugbúnaðarverkefni:

• Bootloader
• Markmiðsumsókn

Bootloader
Bootloader forritið er forritað á μPROM við forritun tækisins. Bootloader útfærir eftirfarandi aðgerðir:

• Forritun á SPI Flash með markforritinu.
• Afritar markforritið úr SPI Flash í DDR3 minni.
• Skiptir um framkvæmd forritsins yfir í markforritið sem er til í DDR3 minni.
  Bootloader forritið verður að keyra frá μPROM með LSRAM sem stafla. Þess vegna eru heimilisföng ROM og vinnsluminni í tengihandritinu stillt á upphafsvistfang μPROM og tilnefnd LSRAMs, í sömu röð. Kóðahlutinn er keyrður úr ROM og gagnahlutinn er keyrður úr vinnsluminni eins og sýnt er á mynd 5.

Mynd 5 • Bootloader Linker Script

Tengilforritið (microsemi-riscv-ram_rom.ld) er fáanlegt á
SoftConsole_Project\mivrv32im-bootloader möppu hönnunarinnar files.

Markmiðsumsókn
Markforritið blikkar með ljósdíóðum 1, 2, 3 og 4 um borð og prentar UART skilaboð. Markforritið verður að keyra úr DDR3 minni. Þess vegna eru kóða- og staflahlutarnir í tengiskriftinni stilltir á upphafsvistfang DDR3 minnis eins og sýnt er á mynd 6.

Mynd 6 • Forrit til að tengja markforrit

Tengilforritið (microsemi-riscv-ram.ld) er fáanlegt í SoftConsole_Project\miv-rv32imddr- umsóknarmöppunni í hönnuninni files.

Uppsetning vélbúnaðar

Eftirfarandi skref lýsa því hvernig á að setja upp vélbúnaðinn:

1. Gakktu úr skugga um að slökkt sé á töflunni með því að nota SW6 rofann.
2. Tengdu jumperana á RTG4 þróunarbúnaðinum, eins og sýnt er í eftirfarandi töflu:
   Tafla 4 • Stökkvarar

   Jumper	Pinna frá	Festa við	Athugasemdir
   J11, J17, J19, J23, J26, J21, J32 og J27	1	2	Sjálfgefið
   J16	2	3	Sjálfgefið
   J33	1	2	Sjálfgefið
   	3	4

3. Tengdu hýsingartölvuna við J47 tengið með USB snúru.
4. Gakktu úr skugga um að USB til UART brú reklar finnast sjálfkrafa. Þetta er hægt að staðfesta í tækjastjóranum á hýsingartölvunni.
5. Eins og sýnt er á mynd 7 sýna tengieiginleikar COM13 að það er tengt við USB raðbreytir C. Þess vegna er COM13 valinn í þessu dæmi.ample. COM gáttarnúmerið er kerfisbundið.
   Mynd 7 • Tækjastjóri
   Athugið: Ef USB til UART brú reklar eru ekki uppsettir skaltu hlaða niður og setja upp rekla frá www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. Tengdu aflgjafann við J9 tengið og kveiktu á aflgjafarofanum, SW6.

Mynd 8 • RTG4 þróunarsett

Að keyra kynninguna

Þessi kafli lýsir skrefum til að forrita RTG4 tækið með viðmiðunarhönnuninni, forrita SPI Flash með markforritinu og ræsa markforritið úr DDR minni með Mi-V Bootloader GUI.

Að keyra kynninguna felur í sér eftirfarandi skref:

1. Forritun RTG4 tækisins, blaðsíða 11
2. Að keyra Mi-V ræsiforritið, blaðsíða 11

Forritun á RTG4 tækinu
RTG4 tækið er hægt að forrita annað hvort með FlashPro Express eða Libero SOC.

• Til að forrita RTG4 þróunarsettið með starfinu file veitt sem hluti af hönnuninni files nota FlashPro Express hugbúnað, sjá viðauka 1: Forritun tækisins með FlashPro Express, síðu 14.
• Til að forrita tækið með Libero SoC, sjá viðauka 2: Forritun tækisins með Libero SoC, síðu 17.

Keyrir Mi-V Bootloader
Þegar forritun er lokið skaltu fylgja þessum skrefum:

1. Keyrðu setup.exe file fáanleg í eftirfarandi hönnun files staðsetningu.
   <$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. Fylgdu uppsetningarhjálpinni til að setja upp Bootloader GUI forritið.
   Mynd 9 sýnir RTG4 Mi-V Bootloader GUI.
   Mynd 9 • Mi-V Bootloader GUI
3. Veldu COM tengið sem er tengt við USB Serial Converter C eins og sýnt er á mynd 7.
4. Smelltu á tengihnappinn. Eftir vel heppnaða tengingu verður rauði vísirinn grænn eins og sýnt er á mynd 10.
   Mynd 10 • Tengdu COM tengi
5. Smelltu á Import hnappinn og veldu markforritið file (.bin). Eftir innflutning, leið á file er birt á GUI eins og sýnt er á mynd 11.
   <$Download_Directory>\rtg4_ac490_df\Source_files
   Mynd 11 • Flytja inn markforritið File
6. Eins og sýnt er á mynd 11, smelltu á Program SPI Flash valmöguleikann til að forrita markforritið á SPI Flash. Sprettigluggi birtist eftir að SPI Flash er forritað eins og sýnt er á mynd 12. Smelltu á OK.
   Mynd 12 • SPI Flash forritað
7. Veldu Start Boot valkostinn til að afrita forritið úr SPI Flash í DDR3 minni og byrjaðu að keyra forritið úr DDR3 minni. Eftir vel heppnaða ræsingu á markforritinu úr DDR3 minni prentar forritið UART skilaboð og blikkar um borð notanda LED1, 2, 3 og 4 eins og sýnt er á mynd 13.
   Mynd 13 • Keyra forrit frá DDR
8. Forritið keyrir úr DDR3 minni og þetta lýkur kynningu. Lokaðu Mi-V Bootloader GUI.

Forritun tækisins með FlashPro Express

Þessi hluti lýsir því hvernig á að forrita RTG4 tækið með forritunarverkinu file með FlashPro Express.

Til að forrita tækið skaltu framkvæma eftirfarandi skref:

1. Gakktu úr skugga um að stökkvararstillingarnar á töflunni séu þær sömu og þær sem taldar eru upp í töflu 3 í UG0617:
   RTG4 þróunarsett notendahandbók.
2. Valfrjálst er hægt að stilla jumper J32 til að tengja pinna 2-3 þegar ytri FlashPro4, FlashPro5 eða FlashPro6 forritari er notaður í stað sjálfgefna jumper stillingarinnar til að nota innbyggða FlashPro5.
   Athugið: Slökkt verður á aflgjafarofanum, SW6, meðan tengingar eru teknar.
3. Tengdu aflgjafasnúruna við J9 tengið á borðinu.
4. Kveiktu á aflgjafarofanum SW6.
5. Ef þú notar innbyggða FlashPro5 skaltu tengja USB snúruna við tengi J47 og gestgjafatölvu.
   Að öðrum kosti, ef þú notar utanaðkomandi forritara skaltu tengja borðsnúruna við JTAG haus J22 og tengdu forritarann ​​við gestgjafatölvuna.
6. Ræstu FlashPro Express hugbúnaðinn á hýsingartölvunni.
7. Smelltu á Nýtt eða veldu Nýtt verkverkefni úr FlashPro Express Job úr Verkefnavalmyndinni til að búa til nýtt verkverkefni, eins og sýnt er á eftirfarandi mynd.
   Mynd 14 • FlashPro Express Job Project
8. Sláðu inn eftirfarandi í New Job Project frá FlashPro Express Job svarglugganum:
   • Forritunarstarf file: Smelltu á Browse og farðu að staðsetningu þar sem .job file er staðsett og veldu file. Sjálfgefin staðsetning er: \rtg4_ac490_df\Programming_Job
   • FlashPro Express vinnuverkefnisstaðsetning: Smelltu á Browse og flettu að viðkomandi FlashPro Express verkefnisstað.
     Mynd 15 • Nýtt starfsverkefni frá FlashPro Express Job
9. Smelltu á OK. Nauðsynleg forritun file er valið og tilbúið til forritunar í tækinu.
10. FlashPro Express glugginn birtist eins og sýnt er á eftirfarandi mynd. Staðfestu að forritaranúmer birtist í Forritara reitnum. Ef það gerir það ekki, staðfestu töflutengingarnar og smelltu á Refresh/Rescan Programmers.
    Mynd 16 • Forritun tækisins
11. Smelltu á RUN. Þegar tækið hefur verið forritað með góðum árangri birtist staða RUN PASSED eins og sýnt er á eftirfarandi mynd.
    Mynd 17 • FlashPro Express—RUN PASSED
12. Lokaðu FlashPro Express eða smelltu á Hætta á Project flipanum.

Forritun tækisins með Libero SoC

Viðmiðunarhönnunin files innihalda Mi-V örgjörva undirkerfisverkefnið búið til með Libero SoC. RTG4 tækið er hægt að forrita með Libero SoC. Libero SoC verkefnið er algjörlega smíðað og keyrt frá myndun, stað og leið, sannprófun tímasetningar, FPGA fylkisgagnaframleiðslu, uppfærslu μPROM minnisinnihalds, bitastraumsmyndun, FPGA forritun.

Libero hönnunarflæðið er sýnt á eftirfarandi mynd.

Mynd 18 • Libero Design Flow

Til að forrita RTG4 tækið verður að opna Mi-V örgjörva undirkerfisverkefnið í Libero SoC og keyra eftirfarandi skref aftur:

1. Uppfærðu uPROM minnisinnihald: Í þessu skrefi er μPROM forritað með ræsiforritinu.
2. Bitstream Generation: Í þessu skrefi, starfið file er búið til fyrir RTG4 tækið.
3. FPGA forritun: Í þessu skrefi er RTG4 tækið forritað með því að nota starfið file.

Fylgdu þessum skrefum:

1. Í Libero Design Flow, veldu Update uPROM Memory Content.
2. Búðu til viðskiptavin með því að nota valkostinn Bæta við.
3. Veldu viðskiptavininn og veldu síðan Breyta valkostinn.
4. Veldu Efni frá file og veldu síðan Vafra valkostinn eins og sýnt er á mynd 19.
   Mynd 19 • Breyta gagnageymsluþjóni
5. Farðu í eftirfarandi hönnun files staðsetningu og veldu miv-rv32im-bootloader.hex file eins og sýnt er á mynd 20. <$Download_Directory>\rtg4_ac490_df
   • Stilltu File Sláðu inn sem Intel-Hex (*.hex).
   • Veldu Notaðu hlutfallslega slóð úr verkefnaskrá.
   • Smelltu á OK.
     Mynd 20 • Flytja inn minni File
6. Smelltu á OK.
   μPROM innihaldið er uppfært.
7. Tvísmelltu á Mynda bitastraum eins og sýnt er á mynd 21.
   Mynd 21 • Mynda bitastraum
8. Tvísmelltu á Run PROGRAM Action til að forrita tækið eins og sýnt er á mynd 21.
   RTG4 tækið er forritað. Sjá Sýninguna keyra, síðu 11.

Keyrir TCL Script

TCL forskriftir eru í hönnuninni files möppu undir möppunni TCL_Scripts. Ef nauðsyn krefur er hægt að endurskapa hönnunarflæðið frá hönnunarframkvæmd þar til verkið er búið til file.

Til að keyra TCL skaltu fylgja skrefunum hér að neðan:

1. Ræstu Libero hugbúnaðinn.
2. Veldu Verkefni > Keyra skriftu….
3. Smelltu á Browse og veldu script.tcl úr niðurhaluðu TCL_Scripts möppunni.
4. Smelltu á Run.

Eftir árangursríka framkvæmd TCL handrits er Libero verkefnið búið til í TCL_Scripts skránni.
Fyrir frekari upplýsingar um TCL forskriftir, sjá rtg4_ac490_df/TCL_Scripts/readme.txt.
Sjá Libero® SoC TCL Command Reference Guide fyrir frekari upplýsingar um TCL skipanir. Hafðu samband
Tæknileg aðstoð fyrir allar fyrirspurnir sem koma upp þegar TCL forskriftin er keyrð.

Microsemi veitir enga ábyrgð, yfirlýsingu eða ábyrgð varðandi upplýsingarnar sem hér eru að finna eða hæfi vara þess og þjónustu í neinum sérstökum tilgangi, né tekur Microsemi á sig neina ábyrgð sem stafar af notkun eða notkun á vöru eða hringrás. Vörurnar sem seldar eru hér á eftir og allar aðrar vörur sem Microsemi selur hafa verið háðar takmörkuðum prófunum og ætti ekki að nota í tengslum við mikilvægan búnað eða forrit. Allar frammistöðuforskriftir eru taldar vera áreiðanlegar en eru ekki sannreyndar og kaupandi verður að framkvæma og ljúka öllum frammistöðu- og öðrum prófunum á vörunum, einn og ásamt, eða uppsettum í, hvaða lokavöru sem er. Kaupandi skal ekki treysta á nein gögn og frammistöðuforskriftir eða færibreytur frá Microsemi. Það er á ábyrgð kaupanda að ákvarða sjálfstætt hæfi hvers kyns vara og prófa og sannreyna það sama. Upplýsingarnar sem Microsemi veitir hér á eftir eru veittar „eins og þær eru, hvar er“ og með öllum göllum, og öll áhættan sem fylgir slíkum upplýsingum er algjörlega hjá kaupanda. Microsemi veitir hvorki, beinlínis né óbeint, neinum aðila nein einkaleyfisréttindi, leyfi eða önnur IP réttindi, hvort sem er með tilliti til slíkra upplýsinga sjálfra eða nokkuð sem lýst er í slíkum upplýsingum. Upplýsingar sem gefnar eru upp í þessu skjali eru í eigu Microsemi og Microsemi áskilur sér rétt til að gera allar breytingar á upplýsingum í þessu skjali eða hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara.

Um Microsemi
Microsemi, sem er að fullu í eigu Microchip Technology Inc. (Nasdaq: MCHP), býður upp á yfirgripsmikið safn af hálfleiðara- og kerfislausnum fyrir flug- og varnarmál, fjarskipti, gagnaver og iðnaðarmarkaði. Vörur innihalda hágæða og geislunarhertar hliðrænar samþættar samþættar hringrásir, FPGA, SoCs og ASICs; orkustjórnunarvörur; tíma- og samstillingartæki og nákvæmar tímalausnir, sem setja heimsstaðalinn fyrir tíma; raddvinnslutæki; RF lausnir; stakir íhlutir; geymslu- og samskiptalausnir fyrirtækja, öryggistækni og stigstærð andstæðingur-tamper vörur; Ethernet lausnir; Power-over-Ethernet ICs og midspans; sem og sérsniðna hönnunarmöguleika og þjónustu. Frekari upplýsingar á www.microsemi.com.

Höfuðstöðvar Microsemi
One Enterprise, Aliso Viejo,
CA 92656 BNA
Innan Bandaríkjanna: +1 800-713-4113
Utan Bandaríkjanna: +1 949-380-6100
Sala: +1 949-380-6136
Fax: +1 949-215-4996
Netfang: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, dótturfyrirtæki í fullri eigu Microchip Technology Inc. Allur réttur áskilinn. Microsemi og Microsemi merkið eru skráð vörumerki Microsemi Corporation. Öll önnur vörumerki og þjónustumerki eru eign viðkomandi eigenda

Skjöl / auðlindir

Microsemi AC490 RTG4 FPGA: Að byggja upp Mi-V örgjörva undirkerfi [pdfNotendahandbók AC490 RTG4 FPGA Byggja Mi-V örgjörva undirkerfi, AC490 RTG4, FPGA Byggja Mi-V örgjörva undirkerfi, Mi-V örgjörva undirkerfi

Heimildir

• Notendahandbók