Microsemi AC490 RTG4 FPGA: ການສ້າງລະບົບຍ່ອຍປະມວນຜົນ Mi-V

ປະຫວັດການແກ້ໄຂ

ປະຫວັດການດັດແກ້ອະທິບາຍການປ່ຽນແປງທີ່ໄດ້ປະຕິບັດໃນເອກະສານ. ການ​ປ່ຽນ​ແປງ​ແມ່ນ​ໄດ້​ລະ​ບຸ​ໄວ້​ໂດຍ​ການ​ປັບ​ປຸງ​, ເລີ່ມ​ຕົ້ນ​ຈາກ​ການ​ພິມ​ເຜີຍ​ແຜ່​ໃນ​ປັດ​ຈຸ​ບັນ​ຫຼາຍ​ທີ່​ສຸດ​.

ການທົບທວນ 3.0

ຕໍ່​ໄປ​ນີ້​ແມ່ນ​ສະ​ຫຼຸບ​ສັງ​ລວມ​ຂອງ​ການ​ປ່ຽນ​ແປງ​ທີ່​ເຮັດ​ໄດ້​ໃນ​ການ​ແກ້​ໄຂ​ນີ້​.

• ອັບເດດເອກະສານສໍາລັບ Libero SoC v2021.2.
• ອັບເດດຮູບ 1, ຫນ້າ 3 ເຖິງຮູບ 3, ຫນ້າ 5.
• ແທນທີ່ຮູບ 4, ຫນ້າ 5, ຮູບ 5, ຫນ້າ 7, ແລະຮູບ 18, ຫນ້າ 17.
• ປັບປຸງຕາຕະລາງ 2, ຫນ້າ 6 ແລະຕາຕະລາງ 3, ຫນ້າ 7.
• ເພີ່ມເອກະສານຊ້ອນທ້າຍ 1: ການຂຽນໂປຣແກຣມອຸປະກອນໂດຍໃຊ້ FlashPro Express, ໜ້າ 14.
• ເພີ່ມເອກະສານຊ້ອນທ້າຍ 3: ແລ່ນ TCL Script, ໜ້າ 20.
• ລຶບການອ້າງອີງເຖິງຕົວເລກເວີຊັນ Libero ອອກແລ້ວ.

ການທົບທວນ 2.0
ຕໍ່ໄປນີ້ແມ່ນບົດສະຫຼຸບຂອງການປ່ຽນແປງທີ່ເຮັດໃນການປັບປຸງນີ້.

• ເພີ່ມຂໍ້ມູນກ່ຽວກັບການເລືອກພອດ COM ໃນການຕັ້ງຄ່າຮາດແວ, ໜ້າ 9.
• ອັບເດດວິທີການເລືອກພອດ COM ທີ່ເໝາະສົມໃນ Running the Demo, ໜ້າ 11.

ການທົບທວນ 1.0
ການ​ພິມ​ເຜີຍ​ແຜ່​ຄັ້ງ​ທໍາ​ອິດ​ຂອງ​ເອ​ກະ​ສານ​.

ການສ້າງລະບົບຍ່ອຍຂອງໂປເຊດເຊີ Mi-V

ໄມໂຄຣຊິບສະເໜີໃຫ້ໂປຣເຊສເຊີ Mi-V IP, ໂປເຊດເຊີ RISC-V 32-ບິດ ແລະລະບົບຕ່ອງໂສ້ເຄື່ອງມືຊອບແວເພື່ອພັດທະນາການອອກແບບໂດຍອີງໃສ່ໂປເຊດເຊີ RISC-V. RISC-V, ສະຖາປັດຕະຍະກໍາຊຸດຄໍາແນະນໍາແບບເປີດມາດຕະຖານ (ISA) ພາຍໃຕ້ການປົກຄອງຂອງມູນນິທິ RISC-V, ສະເຫນີຜົນປະໂຫຍດຈໍານວນຫລາຍ, ເຊິ່ງລວມທັງການເຮັດໃຫ້ຊຸມຊົນແຫຼ່ງເປີດສາມາດທົດສອບແລະປັບປຸງແກນໃນຈັງຫວະໄວກວ່າ ISAs ທີ່ປິດ.
RTG4® FPGAs ຮອງຮັບ Mi-V soft processor ເພື່ອແລ່ນແອັບພລິເຄຊັນຂອງຜູ້ໃຊ້. ບັນທຶກຄໍາຮ້ອງສະຫມັກນີ້ອະທິບາຍວິທີການສ້າງລະບົບຍ່ອຍຂອງໂປເຊດເຊີ Mi-V ເພື່ອປະຕິບັດຄໍາຮ້ອງສະຫມັກຂອງຜູ້ໃຊ້ຈາກ RAMs fabric ຫຼື DDR ທີ່ກໍານົດໄວ້.

ຄວາມຕ້ອງການອອກແບບ
ຕາຕະລາງຕໍ່ໄປນີ້ຈະສະແດງຄວາມຕ້ອງການດ້ານຮາດແວ ແລະຊອບແວສໍາລັບການແລ່ນຕົວຢ່າງ.

ຕາຕະລາງ 1 • ຄວາມຕ້ອງການອອກແບບ

ຊອບແວ

• Libero® System-on-Chip (SoC)
• FlashPro Express
• SoftConsole

ໝາຍເຫດ: ອ້າງອີງເຖິງ readme.txt file ສະຫນອງໃຫ້ໃນການອອກແບບ files ສໍາລັບລຸ້ນຊອບແວທີ່ໃຊ້ກັບການອອກແບບອ້າງອີງນີ້.

ໝາຍເຫດ: Libero SmartDesign ແລະຮູບໜ້າຈໍການຕັ້ງຄ່າທີ່ສະແດງຢູ່ໃນຄູ່ມືນີ້ແມ່ນເພື່ອຈຸດປະສົງຕົວຢ່າງເທົ່ານັ້ນ.
ເປີດການອອກແບບ Libero ເພື່ອເບິ່ງການອັບເດດຫຼ້າສຸດ.

ເງື່ອນໄຂເບື້ອງຕົ້ນ

ກ່ອນທີ່ທ່ານຈະເລີ່ມຕົ້ນ:

1. ດາວໂຫລດແລະຕິດຕັ້ງ Libero SoC (ຕາມທີ່ລະບຸໄວ້ໃນ website ສໍາລັບການອອກແບບນີ້) ໃນ host PC ຈາກສະຖານທີ່ດັ່ງຕໍ່ໄປນີ້: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. ສໍາລັບການອອກແບບຕົວຢ່າງ files ດາວ​ໂຫລດ​ເຊື່ອມ​ຕໍ່​: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

ລາຍລະອຽດອອກແບບ

ຂະຫນາດຂອງ RTG4 μPROM ແມ່ນ 57 KB. ຄໍາຮ້ອງສະຫມັກຂອງຜູ້ໃຊ້ທີ່ບໍ່ໄດ້ເກີນຂະຫນາດ μPROM ສາມາດຖືກເກັບໄວ້ໃນ μPROM ແລະດໍາເນີນການຈາກຄວາມຊົງຈໍາພາຍໃນຂະຫນາດໃຫຍ່ SRAM (LSRAM). ຄໍາຮ້ອງສະຫມັກຂອງຜູ້ໃຊ້ທີ່ເກີນຂະຫນາດ μPROM ຕ້ອງຖືກເກັບໄວ້ໃນຫນ່ວຍຄວາມຈໍາພາຍນອກທີ່ບໍ່ມີການລະເຫີຍ. ໃນກໍລະນີນີ້, bootloader ທີ່ດໍາເນີນການຈາກ μPROM ແມ່ນຈໍາເປັນເພື່ອເລີ່ມຕົ້ນຄວາມຊົງຈໍາ SRAM ພາຍໃນຫຼືພາຍນອກກັບແອັບພລິເຄຊັນເປົ້າຫມາຍຈາກຫນ່ວຍຄວາມຈໍາທີ່ບໍ່ປ່ຽນແປງ.
ການອອກແບບການອ້າງອິງສະແດງໃຫ້ເຫັນຄວາມສາມາດ bootloader ເພື່ອຄັດລອກແອັບພລິເຄຊັນເປົ້າຫມາຍ (ຂະຫນາດ 7 KB) ຈາກ SPI flash ກັບ DDR memory, ແລະດໍາເນີນການຈາກຫນ່ວຍຄວາມຈໍາ DDR. bootloader ຖືກປະຕິບັດຈາກຄວາມຊົງຈໍາພາຍໃນ. ພາກສ່ວນລະຫັດແມ່ນຢູ່ໃນ μPROM, ແລະພາກສ່ວນຂໍ້ມູນແມ່ນຢູ່ໃນ SRAM ຂະຫນາດໃຫຍ່ພາຍໃນ (LSRAM).

ໝາຍເຫດ: ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບວິທີການສ້າງໂຄງການ Mi-V bootloader Libero ແລະວິທີການສ້າງໂຄງການ SoftConsole, ເບິ່ງ TU0775: PolarFire FPGA: ການກໍ່ສ້າງ Mi-V Processor Subsystem Tutorial
ຮູບທີ 1 ສະແດງແຜນຜັງບລັອກລະດັບສູງສຸດຂອງການອອກແບບ.

ຮູບທີ 1 • ແຜນວາດບລັອກລະດັບສູງສຸດ

ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບທີ 1, ຈຸດຕໍ່ໄປນີ້ອະທິບາຍເຖິງການໄຫຼເຂົ້າຂອງຂໍ້ມູນຂອງການອອກແບບ:

• ໂປເຊດເຊີ Mi-V ດໍາເນີນການ bootloader ຈາກ μPROM ແລະ LSRAMs ທີ່ກໍານົດ. bootloader interfaces ກັບ GUI ຜ່ານບລັອກ CoreUARTapb ແລະລໍຖ້າຄໍາສັ່ງ.
• ເມື່ອຄໍາສັ່ງໂຄງການ SPI flash ແມ່ນໄດ້ຮັບຈາກ GUI, bootloader ດໍາເນີນໂຄງການ SPI flash ກັບຄໍາຮ້ອງສະຫມັກເປົ້າຫມາຍທີ່ໄດ້ຮັບຈາກ GUI.
• ເມື່ອໄດ້ຮັບຄໍາສັ່ງ boot ຈາກ GUI, bootloader ຄັດລອກລະຫັດຄໍາຮ້ອງສະຫມັກຈາກ SPI flash ກັບ DDR ແລະຫຼັງຈາກນັ້ນດໍາເນີນການຈາກ DDR.

ໂຄງສ້າງໂມງ
ມີສອງໂດເມນໂມງ (40 MHz ແລະ 20 MHz) ໃນການອອກແບບ. on-board oscillator crystal 50 MHz ແມ່ນເຊື່ອມຕໍ່ກັບບລັອກ PF_CCC ທີ່ສ້າງ 40 MHz ແລະ 20 MHz ໂມງ. ໂມງລະບົບ 40 MHz ຂັບເຄື່ອນລະບົບຍ່ອຍຂອງໂປເຊດເຊີ Mi-V ຢ່າງສົມບູນຍົກເວັ້ນ μPROM. ໂມງ 20 MHz ຂັບເຄື່ອນ RTG4 μPROM ແລະການໂຕ້ຕອບ RTG4 μPROM APB. RTG4 μPROM ຮອງຮັບຄວາມຖີ່ໂມງເຖິງ 30 MHz. DDR_FIC ໄດ້ຖືກຕັ້ງຄ່າສໍາລັບການໂຕ້ຕອບລົດເມ AHB, ເຊິ່ງເຮັດວຽກຢູ່ທີ່ 40 MHz. ໜ່ວຍຄວາມຈຳ DDR ເຮັດວຽກຢູ່ທີ່ 320 MHz.
ຮູບທີ 2 ສະແດງໂຄງສ້າງໂມງ.

ຮູບທີ 2 • ໂຄງສ້າງໂມງ

ປັບໂຄງສ້າງ
ສັນຍານ POWER_ON_RESET_N ແລະ LOCK ແມ່ນ ANDed, ແລະສັນຍານອອກ (INIT_RESET_N) ຖືກໃຊ້ເພື່ອຣີເຊັດບລັອກ RTG4FDDRC_INIT. ຫຼັງຈາກປ່ອຍການຣີເຊັດ FDDR, ຕົວຄວບຄຸມ FDDR ໄດ້ຮັບການເລີ່ມຕົ້ນ, ແລະຫຼັງຈາກນັ້ນສັນຍານ INIT_DONE ຖືກຢືນຢັນ. ສັນຍານ INIT_DONE ຖືກນໍາໃຊ້ເພື່ອຣີເຊັດໂປເຊດເຊີ Mi-V, ອຸປະກອນຕໍ່ພ່ວງ, ແລະຕັນອື່ນໆໃນການອອກແບບ.

ຮູບທີ 3 • ຕັ້ງຄ່າໂຄງສ້າງຄືນໃໝ່

ການຈັດຕັ້ງປະຕິບັດຮາດແວ
ຮູບທີ 4 ສະແດງໃຫ້ເຫັນການອອກແບບ Libero ຂອງການອອກແບບອ້າງອີງ Mi-V.

ຮູບທີ 4 • SmartDesign Module

ໝາຍເຫດ: ພາບໜ້າຈໍຂອງ Libero SmartDesign ທີ່ສະແດງຢູ່ໃນບັນທຶກແອັບພລິເຄຊັນນີ້ແມ່ນເພື່ອຈຸດປະສົງຕົວຢ່າງເທົ່ານັ້ນ. ເປີດໂຄງການ Libero ເພື່ອເບິ່ງການອັບເດດຫຼ້າສຸດ ແລະເວີຊັນ IP.

ບລັອກ IP
ຮູບທີ 2 ລາຍຊື່ບລັອກ IP ທີ່ໃຊ້ໃນການອອກແບບການອ້າງອີງລະບົບຍ່ອຍຂອງໂປເຊດເຊີ Mi-V ແລະການເຮັດວຽກຂອງມັນ.

ຕາຕະລາງ 2 • IP Blocks1

ຄູ່ມືຜູ້ໃຊ້ IP ແລະປື້ມຄູ່ມືທັງຫມົດແມ່ນມີຢູ່ໃນ Libero SoC -> Catalog.

RTG4 μPROMເກັບຮັກສາເຖິງ 10,400 36-bit ຄໍາ (374,400 bits ຂອງຂໍ້ມູນ). ມັນສະຫນັບສະຫນູນພຽງແຕ່ການດໍາເນີນການອ່ານໃນລະຫວ່າງການປະຕິບັດງານອຸປະກອນປົກກະຕິຫຼັງຈາກອຸປະກອນໄດ້ຖືກດໍາເນີນໂຄງການ. ຫຼັກຂອງໂປເຊດເຊີ MIV_RV32_C0 ປະກອບດ້ວຍຫນ່ວຍບໍລິການດຶງຄໍາແນະນໍາ, ທໍ່ປະຕິບັດ, ແລະລະບົບຫນ່ວຍຄວາມຈໍາຂໍ້ມູນ. ລະບົບຫນ່ວຍຄວາມຈໍາຂອງໂປເຊດເຊີ MIV_RV32_C0 ປະກອບມີ cache ຄໍາແນະນໍາແລະ cache ຂໍ້ມູນ. ຫຼັກ MIV_RV32_C0 ປະກອບມີອິນເຕີເຟດ AHB ພາຍນອກສອງອັນ - ສ່ວນຕິດຕໍ່ແມ່ແບບລົດເມ AHB memory (MEM) ແລະ AHB Memory Mapped I/O (MMIO) bus master interface. ຕົວຄວບຄຸມ cache ໃຊ້ການໂຕ້ຕອບ AHB MEM ເພື່ອຕື່ມຂໍ້ມູນໃສ່ຄໍາແນະນໍາແລະແຄດຂໍ້ມູນ. ອິນເຕີເຟດ AHB MMIO ຖືກໃຊ້ສໍາລັບການເຂົ້າເຖິງອຸປະກອນຕໍ່ພ່ວງ I/O ທີ່ບໍ່ໄດ້ເກັບໄວ້.

ແຜນທີ່ຫນ່ວຍຄວາມຈໍາຂອງການໂຕ້ຕອບ AHB MMIO ແລະການໂຕ້ຕອບ MEM ແມ່ນ 0x60000000 ຫາ 0X6FFFFFF ແລະ 0x80000000 ຫາ 0x8FFFFFF, ຕາມລໍາດັບ. ການຕັ້ງຄ່າທີ່ຢູ່ vector ຂອງໂປເຊດເຊີແມ່ນສາມາດຕັ້ງຄ່າໄດ້. ການຣີເຊັດຂອງ MIV_RV32_C0 ແມ່ນສັນຍານທີ່ເຄື່ອນໄຫວຕໍ່າ, ເຊິ່ງຈະຕ້ອງຖືກຍົກເລີກການຢືນຢັນໃນການຊິງຄ໌ກັບໂມງຂອງລະບົບຜ່ານເຄື່ອງຊິງໂຄໄນຣີເຊັດ.

ໂປເຊດເຊີ MIV_RV32_C0 ເຂົ້າເຖິງໜ່ວຍຄວາມຈຳການປະຕິບັດແອັບພລິເຄຊັນໂດຍໃຊ້ອິນເຕີເຟດ AHB MEM. ຕົວຢ່າງລົດເມ CoreAHBLite_C0_0 ໄດ້ຖືກຕັ້ງຄ່າໃຫ້ 16 ຊ່ອງສໍາລອງ, ແຕ່ລະຂະຫນາດ 1 MB. ໜ່ວຍຄວາມຈຳ RTG μPROM, ແລະ ຕັນ RTG4FDDRC ​​ແມ່ນເຊື່ອມຕໍ່ກັບລົດເມນີ້. μPROM ຖືກນໍາໃຊ້ສໍາລັບການເກັບຮັກສາຄໍາຮ້ອງສະຫມັກ bootloader.

ໂປເຊດເຊີ MIV_RV32_C0 ຊີ້ທິດທາງການເຮັດທຸລະກໍາຂໍ້ມູນລະຫວ່າງທີ່ຢູ່ 0x60000000 ແລະ 0x6FFFFFFFF ໄປຫາສ່ວນຕິດຕໍ່ MMIO. ອິນເຕີເຟດ MMIO ແມ່ນເຊື່ອມຕໍ່ກັບລົດເມ CoreAHBLite_C1_0 ເພື່ອຕິດຕໍ່ສື່ສານກັບອຸປະກອນຕໍ່ພ່ວງທີ່ເຊື່ອມຕໍ່ກັບຊ່ອງສໍາລອງຂອງມັນ. ຕົວຢ່າງລົດເມ CoreAHBLite_C1_0 ໄດ້ຖືກກຳນົດຄ່າໃຫ້ 16 ຊ່ອງໃສ່ທາດ, ແຕ່ລະຂະໜາດ 256 MB. ອຸປະກອນຕໍ່ພ່ວງ UART, CoreSPI, ແລະ CoreGPIO ແມ່ນເຊື່ອມຕໍ່ກັບລົດເມ CoreAHBLite_C1_0 ຜ່ານຂົວ CoreAHBTOAPB3 ແລະລົດເມ CoreAPB3.

ແຜນທີ່ຄວາມຈໍາ
ຕາຕະລາງ 3 ລາຍຊື່ແຜນທີ່ຄວາມຊົງຈໍາຂອງຄວາມຊົງຈໍາ ແລະອຸປະກອນຕໍ່ພ່ວງ.

ຕາຕະລາງ 3 • ແຜນທີ່ຄວາມຈໍາ

ການປະຕິບັດຊອບແວ

ການ​ອອກ​ແບບ​ກະ​ສານ​ອ້າງ​ອີງ​ files ປະກອບມີພື້ນທີ່ເຮັດວຽກຂອງ SoftConsole ທີ່ປະກອບດ້ວຍໂຄງການຊອບແວຕໍ່ໄປນີ້:

• Bootloader
• ຄໍາຮ້ອງສະຫມັກເປົ້າຫມາຍ

Bootloader
ຄໍາຮ້ອງສະຫມັກ bootloader ແມ່ນດໍາເນີນໂຄງການຢູ່ໃນ μPROM ໃນລະຫວ່າງການດໍາເນີນໂຄງການອຸປະກອນ. bootloader ປະຕິບັດຫນ້າທີ່ດັ່ງຕໍ່ໄປນີ້:

• ການຂຽນໂປລແກລມ SPI Flash ກັບແອັບພລິເຄຊັນເປົ້າຫມາຍ.
• ສຳເນົາແອັບພລິເຄຊັນເປົ້າໝາຍຈາກ SPI Flash ໄປທີ່ໜ່ວຍຄວາມຈຳ DDR3.
• ການສະຫຼັບການດໍາເນີນໂຄງການໄປຫາແອັບພລິເຄຊັນເປົ້າຫມາຍທີ່ມີຢູ່ໃນຫນ່ວຍຄວາມຈໍາ DDR3.
  ແອັບພລິເຄຊັນ bootloader ຕ້ອງໄດ້ຮັບການປະຕິບັດຈາກ μPROM ກັບ LSRAM ເປັນ stack. ດັ່ງນັ້ນ, ທີ່ຢູ່ຂອງ ROM ແລະ RAM ໃນຕົວເຊື່ອມຕໍ່ຖືກຕັ້ງເປັນທີ່ຢູ່ເລີ່ມຕົ້ນຂອງ μPROM ແລະ LSRAMs ທີ່ກໍານົດ, ຕາມລໍາດັບ. ພາກສ່ວນລະຫັດຖືກປະຕິບັດຈາກ ROM ແລະພາກສ່ວນຂໍ້ມູນຖືກປະຕິບັດຈາກ RAM ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບ 5.

ຮູບທີ 5 • Bootloader Linker Script

ສະຄຣິບຕົວເຊື່ອມຕໍ່ (microsemi-riscv-ram_rom.ld) ແມ່ນມີຢູ່
ໂຟນເດີ SoftConsole_Project\mivrv32im-bootloader ຂອງການອອກແບບ files.

ຄໍາຮ້ອງສະຫມັກເປົ້າຫມາຍ
ແອັບພລິເຄຊັນເປົ້າໝາຍກະພິບໄຟ LED ເທິງເຮືອ 1, 2, 3, ແລະ 4 ແລະພິມຂໍ້ຄວາມ UART. ແອັບພລິເຄຊັນເປົ້າຫມາຍຕ້ອງຖືກປະຕິບັດຈາກຫນ່ວຍຄວາມຈໍາ DDR3. ດັ່ງນັ້ນ, ພາກສ່ວນລະຫັດ ແລະ stack ໃນສະຄຣິບຕົວເຊື່ອມຕໍ່ຖືກຕັ້ງເປັນທີ່ຢູ່ເລີ່ມຕົ້ນຂອງໜ່ວຍຄວາມຈຳ DDR3 ດັ່ງທີ່ສະແດງໃນຮູບ 6.

ຮູບທີ 6 • Target Application Linker Script

ສະຄຣິບຕົວເຊື່ອມຕໍ່ (microsemi-riscv-ram.ld) ແມ່ນມີຢູ່ໃນໂຟເດີແອັບພລິເຄຊັນ SoftConsole_Project\miv-rv32imddr- ຂອງການອອກແບບ. files.

ການຕັ້ງຄ່າຮາດແວ

ຂັ້ນຕອນຕໍ່ໄປນີ້ອະທິບາຍວິທີການຕັ້ງຮາດແວ:

1. ໃຫ້ແນ່ໃຈວ່າກະດານຖືກປິດໂດຍໃຊ້ປຸ່ມ SW6.
2. ເຊື່ອມຕໍ່ jumpers ໃນຊຸດພັດທະນາ RTG4, ດັ່ງທີ່ສະແດງຢູ່ໃນຕາຕະລາງຕໍ່ໄປນີ້:
   ຕາຕະລາງ 4 • Jumpers

   Jumper	ປັກໝຸດຈາກ	Pin To	ຄຳເຫັນ
   J11, J17, J19, J23, J26, J21, J32, ແລະ J27	1	2	ຄ່າເລີ່ມຕົ້ນ
   J16	2	3	ຄ່າເລີ່ມຕົ້ນ
   J33	1	2	ຄ່າເລີ່ມຕົ້ນ
   	3	4

3. ເຊື່ອມຕໍ່ໂຮສ PC ກັບຕົວເຊື່ອມຕໍ່ J47 ໂດຍໃຊ້ສາຍ USB.
4. ໃຫ້ແນ່ໃຈວ່າໄດເວີຂົວ USB ຫາ UART ຖືກກວດພົບໂດຍອັດຕະໂນມັດ. ນີ້ສາມາດກວດສອບໄດ້ໃນຜູ້ຈັດການອຸປະກອນຂອງໂຮດ PC.
5. ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບທີ 7, ຄຸນສົມບັດພອດຂອງ COM13 ສະແດງໃຫ້ເຫັນວ່າມັນເຊື່ອມຕໍ່ກັບ USB Serial Converter C. ເພາະສະນັ້ນ, COM13 ຖືກເລືອກໃນ ex ນີ້.ampເລ. ໝາຍເລກພອດ COM ແມ່ນສະເພາະລະບົບ.
   ຮູບທີ 7 • Device Manager
   ໝາຍເຫດ: ຖ້າໄດເວີຂົວ USB ຫາ UART ບໍ່ໄດ້ຖືກຕິດຕັ້ງ, ດາວໂຫລດແລະຕິດຕັ້ງໄດເວີຈາກ www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. ເຊື່ອມຕໍ່ການສະຫນອງພະລັງງານກັບຕົວເຊື່ອມຕໍ່ J9 ແລະສະຫຼັບ ON ສະວິດການສະຫນອງພະລັງງານ, SW6.

ຮູບທີ 8 • ຊຸດການພັດທະນາ RTG4

ແລ່ນ Demo

ບົດນີ້ອະທິບາຍຂັ້ນຕອນໃນການດໍາເນີນໂຄງການອຸປະກອນ RTG4 ດ້ວຍການອອກແບບອ້າງອີງ, ດໍາເນີນໂຄງການ SPI Flash ກັບແອັບພລິເຄຊັນເປົ້າຫມາຍ, ແລະການບູດແອັບພລິເຄຊັນເປົ້າຫມາຍຈາກຫນ່ວຍຄວາມຈໍາ DDR ໂດຍໃຊ້ Mi-V Bootloader GUI.

ການດໍາເນີນການສາທິດປະກອບມີຂັ້ນຕອນຕໍ່ໄປນີ້:

1. ການຂຽນໂປຣແກຣມອຸປະກອນ RTG4, ໜ້າ 11
2. ແລ່ນ Mi-V Bootloader ໜ້າ 11

ການຂຽນໂປລແກລມອຸປະກອນ RTG4
ອຸປະກອນ RTG4 ສາມາດຖືກຕັ້ງໂຄງການບໍ່ວ່າຈະໂດຍໃຊ້ FlashPro Express ຫຼື Libero SOC.

• ເພື່ອດໍາເນີນໂຄງການຊຸດການພັດທະນາ RTG4 ກັບວຽກ file ສະຫນອງໃຫ້ເປັນສ່ວນຫນຶ່ງຂອງການອອກແບບ files ການ​ນໍາ​ໃຊ້​ຊອບ​ແວ FlashPro Express, ເບິ່ງ​ເອ​ກະ​ສານ​ຊ້ອນ 1​: ການ​ດໍາ​ເນີນ​ໂຄງ​ການ​ອຸ​ປະ​ກອນ​ການ​ນໍາ​ໃຊ້ FlashPro Express​, ຫນ້າ 14​.
• ເພື່ອຂຽນໂປຣແກຣມອຸປະກອນໂດຍໃຊ້ Libero SoC, ເບິ່ງເອກະສານຊ້ອນທ້າຍ 2: ການຂຽນໂປຣແກຣມອຸປະກອນໂດຍໃຊ້ Libero SoC, ໜ້າ 17.

ແລ່ນ Mi-V Bootloader
ເມື່ອສໍາເລັດການດໍາເນີນໂຄງການ, ປະຕິບັດຕາມຂັ້ນຕອນເຫຼົ່ານີ້:

1. ດໍາເນີນການ setup.exe file ມີຢູ່ໃນການອອກແບບຕໍ່ໄປນີ້ files ສະຖານທີ່.
   <$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. ປະຕິບັດຕາມຕົວຊ່ວຍສ້າງການຕິດຕັ້ງເພື່ອຕິດຕັ້ງແອັບພລິເຄຊັນ Bootloader GUI.
   ຮູບ 9 ສະແດງ RTG4 Mi-V Bootloader GUI.
   ຮູບທີ 9 • Mi-V Bootloader GUI
3. ເລືອກພອດ COM ທີ່ເຊື່ອມຕໍ່ກັບ USB Serial Converter C ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບ 7.
4. ໃຫ້ຄລິກໃສ່ປຸ່ມເຊື່ອມຕໍ່. ຫຼັງ​ຈາກ​ການ​ເຊື່ອມ​ຕໍ່​ສົບ​ຜົນ​ສໍາ​ເລັດ​ຕົວ​ຊີ້​ວັດ​ສີ​ແດງ​ປ່ຽນ​ເປັນ​ສີ​ຂຽວ​ດັ່ງ​ທີ່​ສະ​ແດງ​ໃຫ້​ເຫັນ​ໃນ​ຮູບ​ທີ 10​.
   ຮູບທີ 10 • ເຊື່ອມຕໍ່ພອດ COM
5. ໃຫ້ຄລິກໃສ່ປຸ່ມນໍາເຂົ້າແລະເລືອກເອົາຄໍາຮ້ອງສະຫມັກເປົ້າຫມາຍດັ່ງກ່າວ file (.bin). ຫຼັງຈາກນໍາເຂົ້າ, ເສັ້ນທາງຂອງ file ຈະຖືກສະແດງຢູ່ໃນ GUI ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບ 11.
   <$Download_Directory>\rtg4_ac490_df\Source_files
   ຮູບທີ 11 • ນໍາເຂົ້າຄໍາຮ້ອງສະຫມັກເປົ້າຫມາຍ File
6. ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບທີ 11, ຄລິກຕົວເລືອກ Program SPI Flash ເພື່ອຂຽນໂປຣແກຣມເປົ້າໝາຍໃນ SPI Flash. A pop-up ຈະຖືກສະແດງຫຼັງຈາກ SPI Flash ຖືກດໍາເນີນໂຄງການດັ່ງທີ່ສະແດງຢູ່ໃນຮູບ 12. ຄລິກ OK.
   ຮູບທີ 12 • SPI Flash Programmed
7. ເລືອກຕົວເລືອກ Start Boot ເພື່ອຄັດລອກແອັບພລິເຄຊັນຈາກ SPI Flash ໄປທີ່ຫນ່ວຍຄວາມຈໍາ DDR3 ແລະເລີ່ມປະຕິບັດແອັບພລິເຄຊັນຈາກຫນ່ວຍຄວາມຈໍາ DDR3. ຫຼັງຈາກທີ່ສຳເລັດການບູດແອັບພລິເຄຊັນເປົ້າໝາຍຈາກໜ່ວຍຄວາມຈຳ DDR3 ແລ້ວ, ແອັບພລິເຄຊັນຈະພິມຂໍ້ຄວາມ UART ແລະກະພິບໃສ່ຕົວຜູ້ໃຊ້ LED1, 2, 3, ແລະ 4 ດັ່ງທີ່ສະແດງໃນຮູບ 13.
   ຮູບທີ 13 • ດໍາເນີນການຄໍາຮ້ອງສະຫມັກຈາກ DDR
8. ແອັບພລິເຄຊັນກຳລັງແລ່ນຈາກໜ່ວຍຄວາມຈຳ DDR3 ແລະນີ້ສະຫຼຸບການສາທິດ. ປິດ Mi-V Bootloader GUI.

ການຂຽນໂປລແກລມອຸປະກອນໂດຍໃຊ້ FlashPro Express

ພາກນີ້ອະທິບາຍວິທີການຂຽນໂປລແກລມອຸປະກອນ RTG4 ກັບວຽກການຂຽນໂປຼແກຼມ file ໃຊ້ FlashPro Express.

ເພື່ອຂຽນໂປຣແກຣມອຸປະກອນ, ປະຕິບັດຕາມຂັ້ນຕອນຕໍ່ໄປນີ້:

1. ໃຫ້ແນ່ໃຈວ່າການຕັ້ງຄ່າ jumper ໃນກະດານແມ່ນຄືກັນກັບທີ່ລະບຸໄວ້ໃນຕາຕະລາງ 3 ຂອງ UG0617:
   ຄູ່ມືຜູ້ໃຊ້ຊຸດພັດທະນາ RTG4.
2. ທາງເລືອກອື່ນ, jumper J32 ສາມາດຖືກຕັ້ງໃຫ້ເຊື່ອມຕໍ່ pins 2-3 ເມື່ອໃຊ້ FlashPro4, FlashPro5, ຫຼື FlashPro6 programmer ພາຍນອກແທນທີ່ຈະເປັນການຕັ້ງຄ່າ jumper ເລີ່ມຕົ້ນເພື່ອໃຊ້ FlashPro5 ຝັງໄວ້.
   ໝາຍເຫດ: ສະວິດການສະຫນອງພະລັງງານ, SW6 ຕ້ອງຖືກປິດໃນຂະນະທີ່ເຮັດໃຫ້ການເຊື່ອມຕໍ່ jumper.
3. ເຊື່ອມຕໍ່ສາຍການສະຫນອງພະລັງງານກັບຕົວເຊື່ອມຕໍ່ J9 ໃນກະດານ.
4. ເປີດໃຊ້ສະວິດການສະຫນອງພະລັງງານ SW6.
5. ຖ້າໃຊ້ FlashPro5 ທີ່ຝັງໄວ້, ເຊື່ອມຕໍ່ສາຍ USB ກັບຕົວເຊື່ອມຕໍ່ J47 ແລະໂຮດ PC.
   ອີກທາງເລືອກ, ຖ້າໃຊ້ໂປແກຣມພາຍນອກ, ເຊື່ອມຕໍ່ສາຍໂບກັບ JTAG header J22 ແລະເຊື່ອມຕໍ່ programmer ກັບ host PC.
6. ໃນຄອມພິວເຕີເຈົ້າພາບ, ເປີດຊອບແວ FlashPro Express.
7. ກົດ New ຫຼືເລືອກ New Job Project ຈາກ FlashPro Express Job ຈາກເມນູ Project ເພື່ອສ້າງໂຄງການວຽກໃຫມ່, ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບຕໍ່ໄປນີ້.
   ຮູບທີ 14 • ໂຄງການວຽກ FlashPro Express
8. ໃສ່ສິ່ງຕໍ່ໄປນີ້ໃນໂຄງການວຽກໃໝ່ຈາກກ່ອງໂຕ້ຕອບວຽກ FlashPro Express:
   • ວຽກຂຽນໂປລແກລມ file: ຄລິກ Browse, ແລະນໍາທາງໄປຫາສະຖານທີ່ບ່ອນທີ່ .job file ຕັ້ງຢູ່ແລະເລືອກເອົາ file. ສະຖານທີ່ເລີ່ມຕົ້ນແມ່ນ: \rtg4_ac490_df\Programming_Job
   • ສະຖານທີ່ໂຄງການວຽກ FlashPro Express: ກົດ Browse ແລະທ່ອງໄປຫາສະຖານທີ່ໂຄງການ FlashPro Express ທີ່ຕ້ອງການ.
     ຮູບທີ 15 • ໂຄງການວຽກໃໝ່ຈາກ FlashPro Express Job
9. ກົດ OK. ການຂຽນໂປລແກລມທີ່ຕ້ອງການ file ຖືກເລືອກ ແລະພ້ອມທີ່ຈະຕັ້ງໂປຣແກຣມຢູ່ໃນອຸປະກອນ.
10. ປ່ອງ​ຢ້ຽມ FlashPro Express ປະ​ກົດ​ຂຶ້ນ​ເປັນ​ສະ​ແດງ​ໃຫ້​ເຫັນ​ໃນ​ຮູບ​ດັ່ງ​ຕໍ່​ໄປ​ນີ້​. ຢືນຢັນວ່າຕົວເລກການຂຽນໂປລແກລມປາກົດຢູ່ໃນພາກສະຫນາມ Programmer. ຖ້າມັນບໍ່, ຢືນຢັນການເຊື່ອມຕໍ່ຂອງກະດານແລະຄລິກ ໂຫຼດຫນ້າຈໍຄືນ / Rescan Programmers.
    ຮູບທີ 16 • ການຂຽນໂປຣແກຣມອຸປະກອນ
11. ກົດ RUN. ເມື່ອອຸປະກອນຖືກຕັ້ງໂຄງການສຳເລັດແລ້ວ, ສະຖານະ RUN PASSED ຈະສະແດງຂຶ້ນຕາມຮູບຕໍ່ໄປນີ້.
    ຮູບທີ 17 • FlashPro Express—ແລ່ນຜ່ານ
12. ປິດ FlashPro Express ຫຼືຄລິກອອກໃນແຖບໂຄງການ.

ການຂຽນໂປລແກລມອຸປະກອນໂດຍໃຊ້ Libero SoC

ການ​ອອກ​ແບບ​ກະ​ສານ​ອ້າງ​ອີງ​ files ປະກອບມີໂຄງການລະບົບຍ່ອຍຂອງໂປເຊດເຊີ Mi-V ທີ່ສ້າງຂຶ້ນໂດຍໃຊ້ Libero SoC. ອຸປະກອນ RTG4 ສາມາດຖືກຕັ້ງໂຄງການໂດຍໃຊ້ Libero SoC. ໂຄງການ Libero SoC ໄດ້ຖືກສ້າງຂື້ນຢ່າງສົມບູນແລະດໍາເນີນການຈາກການສັງເຄາະ, ສະຖານທີ່ແລະເສັ້ນທາງ, ການກວດສອບເວລາ, ການສ້າງຂໍ້ມູນ FPGA Array, ການປັບປຸງເນື້ອຫາຫນ່ວຍຄວາມຈໍາ μPROM, ການສ້າງ Bitstream, ໂປຣແກຣມ FPGA.

ການໄຫຼຂອງການອອກແບບ Libero ແມ່ນສະແດງຢູ່ໃນຮູບຕໍ່ໄປນີ້.

ຮູບທີ 18 • Libero Design Flow

ເພື່ອດໍາເນີນໂຄງການອຸປະກອນ RTG4, ໂຄງການລະບົບຍ່ອຍຂອງໂປເຊດເຊີ Mi-V ຕ້ອງຖືກເປີດຢູ່ໃນ Libero SoC ແລະຂັ້ນຕອນຕໍ່ໄປນີ້ຕ້ອງຖືກດໍາເນີນການໃຫມ່:

1. ປັບປຸງເນື້ອໃນຫນ່ວຍຄວາມຈໍາ uPROM: ໃນຂັ້ນຕອນນີ້, μPROM ຖືກດໍາເນີນໂຄງການດ້ວຍຄໍາຮ້ອງສະຫມັກ bootloader.
2. Bitstream Generation: ໃນຂັ້ນຕອນນີ້, ວຽກ file ຖືກສ້າງຂື້ນສໍາລັບອຸປະກອນ RTG4.
3. ໂປຣແກຣມ FPGA: ໃນຂັ້ນຕອນນີ້, ອຸປະກອນ RTG4 ຖືກຕັ້ງໂປຣແກຣມໂດຍໃຊ້ Job file.

ປະຕິບັດຕາມຂັ້ນຕອນເຫຼົ່ານີ້:

1. ຈາກ Libero Design Flow, ເລືອກ Update uPROM Memory Content.
2. ສ້າງລູກຄ້າໂດຍໃຊ້ຕົວເລືອກເພີ່ມ.
3. ເລືອກລູກຄ້າແລະຫຼັງຈາກນັ້ນເລືອກທາງເລືອກການແກ້ໄຂ.
4. ເລືອກເນື້ອໃນຈາກ file ແລະຈາກນັ້ນເລືອກຕົວເລືອກ Browse ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບທີ 19.
   ຮູບທີ 19 • ແກ້ໄຂການເກັບຮັກສາຂໍ້ມູນລູກຄ້າ
5. ທ່ອງໄປຫາການອອກແບບຕໍ່ໄປນີ້ files ສະຖານທີ່ແລະເລືອກ miv-rv32im-bootloader.hex file ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບ 20. <$Download_Directory>\rtg4_ac490_df
   • ກໍານົດ File ພິມເປັນ Intel-Hex (*.hex).
   • ເລືອກໃຊ້ເສັ້ນທາງພີ່ນ້ອງຈາກໄດເລກະທໍລີໂຄງການ.
   • ກົດ OK.
     ຮູບທີ 20 • Import Memory File
6. ກົດ OK.
   ເນື້ອໃນ μPROM ໄດ້ຖືກປັບປຸງ.
7. Double-click ສ້າງ Bitstream ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບ 21.
   ຮູບທີ 21 • ສ້າງ Bitstream
8. Double-click Run PROGRAM Action ເພື່ອຕັ້ງໂປຣແກມອຸປະກອນດັ່ງທີ່ສະແດງໃນຮູບ 21.
   ອຸປະກອນ RTG4 ຖືກຕັ້ງໂຄງການ. ເບິ່ງການດໍາເນີນການ Demo, ຫນ້າ 11.

ແລ່ນ TCL Script

ສະຄິບ TCL ແມ່ນສະຫນອງໃຫ້ໃນການອອກແບບ files ໂຟນເດີພາຍໃຕ້ໄດເລກະທໍລີ TCL_Scripts. ຖ້າຕ້ອງການ, ການໄຫຼຂອງການອອກແບບສາມາດຜະລິດຄືນມາຈາກການປະຕິບັດການອອກແບບຈົນກ່ວາການຜະລິດຂອງວຽກ file.

ເພື່ອດໍາເນີນການ TCL, ປະຕິບັດຕາມຂັ້ນຕອນຂ້າງລຸ່ມນີ້:

1. ເປີດຕົວຊອບແວ Libero.
2. ເລືອກ Project > Execute Script….
3. ກົດ Browse ແລະເລືອກ script.tcl ຈາກໄດເລກະທໍລີ TCL_Scripts ດາວໂຫຼດ.
4. ກົດ Run.

ຫຼັງ​ຈາກ​ການ​ປະ​ຕິ​ບັດ TCL script ສົບ​ຜົນ​ສໍາ​ເລັດ​, ໂຄງ​ການ Libero ໄດ້​ຖືກ​ສ້າງ​ຕັ້ງ​ຂື້ນ​ຢູ່​ພາຍ​ໃນ TCL_Scripts directory​.
ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບສະຄຣິບ TCL, ເບິ່ງ rtg4_ac490_df/TCL_Scripts/readme.txt.
ເບິ່ງຄູ່ມືອ້າງອີງຄໍາສັ່ງ Libero® SoC TCL ສໍາລັບລາຍລະອຽດເພີ່ມເຕີມກ່ຽວກັບຄໍາສັ່ງ TCL. ຕິດຕໍ່
ສະຫນັບສະຫນູນດ້ານວິຊາການສໍາລັບການສອບຖາມໃດໆທີ່ພົບໃນເວລາທີ່ແລ່ນສະຄິບ TCL.

Microsemi ບໍ່ມີການຮັບປະກັນ, ການເປັນຕົວແທນ, ຫຼືການຮັບປະກັນກ່ຽວກັບຂໍ້ມູນທີ່ມີຢູ່ໃນນີ້ຫຼືຄວາມເຫມາະສົມຂອງຜະລິດຕະພັນແລະການບໍລິການຂອງມັນສໍາລັບຈຸດປະສົງສະເພາະໃດຫນຶ່ງ, ຫຼື Microsemi ບໍ່ຮັບຜິດຊອບໃດໆທີ່ເກີດຂື້ນຈາກຄໍາຮ້ອງສະຫມັກຫຼືການນໍາໃຊ້ຜະລິດຕະພັນຫຼືວົງຈອນໃດໆ. ຜະລິດຕະພັນທີ່ຂາຍຢູ່ລຸ່ມນີ້ ແລະ ຜະລິດຕະພັນອື່ນໆທີ່ຂາຍໂດຍ Microsemi ແມ່ນຂຶ້ນກັບການທົດສອບທີ່ຈຳກັດ ແລະ ບໍ່ຄວນໃຊ້ຮ່ວມກັບອຸປະກອນ ຫຼື ແອັບພລິເຄຊັນທີ່ສຳຄັນ. ຂໍ້ມູນຈໍາເພາະການປະຕິບັດແມ່ນເຊື່ອວ່າມີຄວາມຫນ້າເຊື່ອຖືແຕ່ບໍ່ໄດ້ຮັບການຢັ້ງຢືນ, ແລະຜູ້ຊື້ຕ້ອງດໍາເນີນການແລະສໍາເລັດການປະຕິບັດທັງຫມົດແລະການທົດສອບອື່ນໆຂອງຜະລິດຕະພັນ, ດຽວແລະຮ່ວມກັນ, ຫຼືຕິດຕັ້ງໃນ, ຜະລິດຕະພັນສຸດທ້າຍ. ຜູ້ຊື້ຈະຕ້ອງບໍ່ອີງໃສ່ຂໍ້ມູນ ແລະຂໍ້ກໍາຫນົດການປະຕິບັດ ຫຼືຕົວກໍານົດການທີ່ສະໜອງໃຫ້ໂດຍ Microsemi. ມັນເປັນຄວາມຮັບຜິດຊອບຂອງຜູ້ຊື້ໃນການກໍານົດຄວາມເຫມາະສົມຂອງຜະລິດຕະພັນໃດຫນຶ່ງຢ່າງເປັນເອກະລາດແລະການທົດສອບແລະການກວດສອບດຽວກັນ. ຂໍ້​ມູນ​ທີ່​ສະ​ຫນອງ​ໃຫ້​ໂດຍ Microsemi ໃນ​ທີ່​ນີ້​ແມ່ນ​ໄດ້​ສະ​ຫນອງ​ໃຫ້ "ເປັນ​, ບ່ອນ​ທີ່​ເປັນ​" ແລະ​ມີ​ຄວາມ​ຜິດ​ພາດ​ທັງ​ຫມົດ​, ແລະ​ຄວາມ​ສ່ຽງ​ທັງ​ຫມົດ​ທີ່​ກ່ຽວ​ຂ້ອງ​ກັບ​ຂໍ້​ມູນ​ຂ່າວ​ສານ​ດັ່ງ​ກ່າວ​ແມ່ນ​ທັງ​ຫມົດ​ຂອງ​ຜູ້​ຊື້​. Microsemi ບໍ່ໄດ້ໃຫ້ສິດ, ຊັດເຈນ ຫຼື implicitly, ໃຫ້ຝ່າຍໃດຝ່າຍຫນຶ່ງສິດທິສິດທິບັດ, ໃບອະນຸຍາດ, ຫຼືສິດທິ IP ອື່ນໆ, ບໍ່ວ່າຈະກ່ຽວກັບຂໍ້ມູນດັ່ງກ່າວຂອງຕົນເອງຫຼືສິ່ງທີ່ອະທິບາຍໂດຍຂໍ້ມູນດັ່ງກ່າວ. ຂໍ້ມູນທີ່ສະໜອງໃຫ້ຢູ່ໃນເອກະສານນີ້ແມ່ນເປັນເຈົ້າຂອງຂອງ Microsemi, ແລະ Microsemi ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຂໍ້ມູນໃນເອກະສານນີ້ ຫຼືຕໍ່ຜະລິດຕະພັນ ແລະການບໍລິການຕ່າງໆໄດ້ທຸກເວລາໂດຍບໍ່ຕ້ອງແຈ້ງໃຫ້ຮູ້.

ກ່ຽວກັບ Microsemi
Microsemi, ບໍລິສັດຍ່ອຍທີ່ເປັນເຈົ້າຂອງທັງໝົດຂອງ Microchip Technology Inc. (Nasdaq: MCHP), ສະຫນອງການປະກອບເອກະສານຄົບວົງຈອນຂອງ semiconductor ແລະລະບົບການແກ້ໄຂສໍາລັບອາວະກາດ & ການປ້ອງກັນ, ການສື່ສານ, ສູນຂໍ້ມູນ ແລະຕະຫຼາດອຸດສາຫະກໍາ. ຜະລິດຕະພັນປະກອບມີວົງຈອນປະສົມປະສານສັນຍານອະນາລັອກທີ່ມີປະສິດທິພາບສູງແລະທົນທານຕໍ່ລັງສີ, FPGAs, SoCs ແລະ ASICs; ຜະລິດຕະພັນການຄຸ້ມຄອງພະລັງງານ; ອຸປະກອນກໍານົດເວລາແລະ synchronization ແລະການແກ້ໄຂທີ່ໃຊ້ເວລາທີ່ຊັດເຈນ, ກໍານົດມາດຕະຖານຂອງໂລກສໍາລັບເວລາ; ອຸປະກອນປະມວນຜົນສຽງ; ການແກ້ໄຂ RF; ອົງປະກອບແຍກ; ການເກັບຮັກສາວິສາຫະກິດແລະການແກ້ໄຂການສື່ສານ, ເຕັກໂນໂລຊີຄວາມປອດໄພແລະການຕ້ານການ t ຂະຫນາດamper ຜະ​ລິດ​ຕະ​ພັນ​; ການແກ້ໄຂອີເທີເນັດ; Power-over-Ethernet ICs ແລະ midspans; ເຊັ່ນດຽວກັນກັບຄວາມສາມາດໃນການອອກແບບແລະການບໍລິການທີ່ກໍາຫນົດເອງ. ສຶກສາເພີ່ມເຕີມໄດ້ທີ່ www.microsemi.com.

ສໍານັກງານໃຫຍ່ Microsemi
ບໍລິສັດໜຶ່ງ, Aliso Viejo,
CA 92656 ສະຫະລັດ
ພາຍໃນສະຫະລັດ: +1 800-713-4113
ຢູ່ນອກສະຫະລັດ: +1 949-380-6100
ການຂາຍ: +1 949-380-6136
ແຟັກ: +1 949-215-4996
ອີເມວ: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, ບໍລິສັດຍ່ອຍທີ່ເປັນເຈົ້າຂອງທັງໝົດຂອງ Microchip Technology Inc. ສະຫງວນລິຂະສິດທັງໝົດ. Microsemi ແລະ ໂລໂກ້ Microsemi ແມ່ນເຄື່ອງໝາຍການຄ້າທີ່ຈົດທະບຽນຂອງບໍລິສັດ Microsemi. ເຄື່ອງໝາຍການຄ້າ ແລະເຄື່ອງໝາຍການບໍລິການອື່ນໆທັງໝົດແມ່ນເປັນຊັບສິນຂອງເຈົ້າຂອງຂອງຕົນ

ເອກະສານ / ຊັບພະຍາກອນ

Microsemi AC490 RTG4 FPGA: ການສ້າງລະບົບຍ່ອຍປະມວນຜົນ Mi-V [pdf] ຄູ່ມືຜູ້ໃຊ້ AC490 RTG4 FPGA ການສ້າງລະບົບຍ່ອຍໂປຣເຊສເຊີ Mi-V, AC490 RTG4, FPGA ການສ້າງລະບົບຍ່ອຍໂປຣເຊສເຊີ Mi-V, ລະບົບຍ່ອຍໂປຣເຊສເຊີ Mi-V

ເອກະສານອ້າງອີງ

• ຄູ່ມືຜູ້ໃຊ້