Microsemi AC490 RTG4 FPGA: Adeiladu Is-system Prosesydd Mi-V

Hanes Adolygu

Mae'r hanes adolygu yn disgrifio'r newidiadau a roddwyd ar waith yn y ddogfen. Rhestrir y newidiadau yn ôl adolygiad, gan ddechrau gyda'r cyhoeddiad diweddaraf.

Adolygiad 3.0

Mae'r canlynol yn grynodeb o'r newidiadau a wnaed yn yr adolygiad hwn.

• Diweddaru'r ddogfen ar gyfer Libero SoC v2021.2.
• Wedi'i ddiweddaru Ffigur 1, tudalen 3 trwy Ffigur 3, tudalen 5.
• Wedi disodli Ffigur 4, tudalen 5, Ffigur 5, tudalen 7, a Ffigur 18, tudalen 17.
• Diweddarwyd Tabl 2, tudalen 6 a Thabl 3, tudalen 7.
• Ychwanegwyd Atodiad 1: Rhaglennu'r Dyfais gan Ddefnyddio FlashPro Express, tudalen 14.
• Ychwanegwyd Atodiad 3: Rhedeg y Sgript TCL, tudalen 20.
• Wedi dileu'r cyfeiriadau at rifau fersiwn Libero.

Adolygiad 2.0
Mae'r canlynol yn grynodeb o'r newidiadau a wnaed yn yr adolygiad hwn.

• Ychwanegwyd gwybodaeth am y dewis porthladd COM yn Gosod y Caledwedd, tudalen 9.
• Wedi diweddaru sut i ddewis y porthladd COM priodol yn Rhedeg y Demo, tudalen 11.

Adolygiad 1.0
Cyhoeddiad cyntaf y ddogfen.

Adeiladu Is-system Prosesydd Mi-V

Mae microsglodyn yn cynnig IP prosesydd Mi-V, prosesydd RISC-V 32-did a chadwyn offer meddalwedd i ddatblygu dyluniadau seiliedig ar brosesydd RISC-V. Mae RISC-V, Pensaernïaeth Set Gyfarwyddiadau agored safonol (ISA) o dan lywodraethiant Sefydliad RISC-V, yn cynnig nifer o fanteision, sy'n cynnwys galluogi'r gymuned ffynhonnell agored i brofi a gwella creiddiau yn gyflymach nag ISAs caeedig.
Mae RTG4® FPGAs yn cefnogi prosesydd meddal Mi-V i redeg cymwysiadau defnyddwyr. Mae'r nodyn cais hwn yn disgrifio sut i adeiladu is-system prosesydd Mi-V i weithredu cymhwysiad defnyddiwr o'r RAMau ffabrig dynodedig neu gof DDR.

Gofynion Dylunio
Mae'r tabl canlynol yn rhestru'r gofynion caledwedd a meddalwedd ar gyfer rhedeg y demo.

Tabl 1 • Gofynion Dylunio

Meddalwedd

• System-ar-Chip Libero® (SoC)
• FlashPro Express
• Consol Meddal

Nodyn: Cyfeiriwch at y readme.txt file a ddarperir yn y dyluniad files ar gyfer y fersiynau meddalwedd a ddefnyddir gyda'r dyluniad cyfeirio hwn.

Nodyn: Mae lluniau Libero SmartDesign a sgrin ffurfweddu a ddangosir yn y canllaw hwn at ddibenion darlunio yn unig.
Agorwch ddyluniad Libero i weld y diweddariadau diweddaraf.

Rhagofynion

Cyn i chi ddechrau:

1. Dadlwythwch a gosod Libero SoC (fel y nodir yn y websafle ar gyfer y dyluniad hwn) ar y cyfrifiadur gwesteiwr o'r lleoliad canlynol: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. Ar gyfer dylunio demo files cyswllt lawrlwytho: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Disgrifiad Dylunio

Maint RTG4 μPROM yw 57 KB. Gellir storio cymwysiadau defnyddwyr nad ydynt yn fwy na'r maint μPROM yn μPROM a'u gweithredu o atgofion SRAM Mawr mewnol (LSRAM). Rhaid storio cymwysiadau defnyddwyr sy'n fwy na'r maint μPROM mewn cof allanol nad yw'n anweddol. Yn yr achos hwn, mae angen cychwynnydd sy'n gweithredu o μPROM i gychwyn atgofion SRAM mewnol neu allanol gyda'r cymhwysiad targed o'r cof anweddol.
Mae'r dyluniad cyfeirio yn dangos gallu cychwynnydd i gopïo'r cymhwysiad targed (o faint 7 KB) o fflach SPI i gof DDR, a gweithredu o'r cof DDR. Mae'r cychwynnydd yn cael ei weithredu o atgofion mewnol. Mae'r adran cod wedi'i lleoli yn μPROM, ac mae'r adran ddata wedi'i lleoli yn y SRAM Mawr mewnol (LSRAM).

Nodyn: I gael rhagor o wybodaeth am sut i adeiladu prosiect Libero cychwynnwr Mi-V a sut i adeiladu'r prosiect SoftConsole, cyfeiriwch at TU0775: PolarFire FPGA: Adeiladu Tiwtorial Is-system Prosesydd Mi-V
Mae Ffigur 1 yn dangos y diagram bloc lefel uchaf o'r dyluniad.

Ffigur 1 • Diagram Bloc Lefel Uchaf

Fel y dangosir yn Ffigur 1, mae'r pwyntiau canlynol yn disgrifio llif data'r dyluniad:

• Mae'r prosesydd Mi-V yn gweithredu'r cychwynnydd o'r μPROM a LSRAMs dynodedig. Mae'r cychwynnwr yn rhyngwynebu â'r GUI trwy'r bloc CoreUARTapb ac yn aros am y gorchmynion.
• Pan dderbynnir gorchymyn rhaglen fflach SPI o'r GUI, mae'r cychwynnwr yn rhaglennu'r fflach SPI gyda'r cais targed a dderbyniwyd gan y GUI.
• Pan dderbynnir y gorchymyn cychwyn o'r GUI, mae'r cychwynnwr yn copïo'r cod cais o'r fflach SPI i DDR ac yna'n ei weithredu o DDR.

Strwythur Clocio
Mae dau barth cloc (40 MHz a 20 MHz) yn y dyluniad. Mae'r osgiliadur grisial 50 MHz ar y bwrdd wedi'i gysylltu â'r bloc PF_CCC sy'n cynhyrchu clociau 40 MHz a 20 MHz. Mae'r cloc system 40 MHz yn gyrru'r is-system prosesydd Mi-V gyflawn ac eithrio μPROM. Mae'r cloc 20 MHz yn gyrru'r rhyngwyneb RTG4 μPROM a RTG4 μPROM APB. Mae RTG4 μPROM yn cefnogi amledd cloc o hyd at 30 MHz. Mae DDR_FIC wedi'i ffurfweddu ar gyfer rhyngwyneb bws AHB, sy'n gweithredu ar 40 MHz. Mae'r cof DDR yn gweithredu ar 320 MHz.
Mae Ffigur 2 yn dangos y strwythur clocio.

Ffigur 2 • Strwythur Clocio

Ailosod Strwythur
Mae'r signalau POWER_ON_RESET_N a'r LOCK wedi'u ANDed, a defnyddir y signal allbwn (INIT_RESET_N) i ailosod y bloc RTG4FDDRC_INIT. Ar ôl rhyddhau'r ailosodiad FDDR, mae'r rheolydd FDDR yn cael ei gychwyn, ac yna mae'r signal INIT_DONE yn cael ei haeru. Defnyddir y signal INIT_DONE i ailosod y prosesydd Mi-V, perifferolion, a blociau eraill yn y dyluniad.

Ffigur 3 • Strwythur Ailosod

Gweithredu Caledwedd
Mae Ffigur 4 yn dangos dyluniad Libero y dyluniad cyfeirio Mi-V.

Ffigur 4 • Modiwl SmartDesign

Nodyn: Mae sgrinlun Libero SmartDesign a ddangosir yn y nodyn cymhwysiad hwn at ddibenion enghreifftiol yn unig. Agorwch brosiect Libero i weld y diweddariadau a'r fersiynau IP diweddaraf.

Blociau IP
Mae Ffigur 2 yn rhestru'r blociau IP a ddefnyddir yn nyluniad cyfeirio is-system prosesydd Mi-V a'u swyddogaeth.

Tabl 2 • Blociau IP1

Mae'r holl ganllawiau defnyddiwr IP a llawlyfrau ar gael gan Libero SoC -> Catalog.

Mae RTG4 μPROM yn storio hyd at 10,400 o eiriau 36-did (374,400 o ddarnau o ddata). Mae'n cefnogi gweithrediadau darllen yn unig yn ystod gweithrediad dyfais arferol ar ôl i'r ddyfais gael ei rhaglennu. Mae craidd prosesydd MIV_RV32_C0 yn cynnwys uned nôl cyfarwyddiadau, piblinell gweithredu, a system cof data. Mae system cof prosesydd MIV_RV32_C0 yn cynnwys storfa cyfarwyddiadau a storfa data. Mae craidd MIV_RV32_C0 yn cynnwys dau ryngwyneb AHB allanol - rhyngwyneb meistr bws cof AHB (MEM) a rhyngwyneb meistr bws I/O (MMIO) wedi'i fapio gan gof AHB. Mae'r rheolwr storfa'n defnyddio rhyngwyneb MEM AHB i ail-lenwi'r cyfarwyddiadau a'r caches data. Defnyddir rhyngwyneb MMIO AHB ar gyfer mynediad heb ei storio i berifferolion I/O.

Mae mapiau cof rhyngwyneb MMIO AHB a rhyngwyneb MEM yn 0x60000000 i 0X6FFFFFFF a 0x80000000 i 0x8FFFFFFF, yn y drefn honno. Mae modd ffurfweddu cyfeiriad fector ailosod y prosesydd. Mae ailosodiad y MIV_RV32_C0 yn signal gweithredol-isel, y mae'n rhaid ei ddad-hawlio mewn cydamseriad â chloc y system trwy gydamserydd ailosod.

Mae'r prosesydd MIV_RV32_C0 yn cyrchu cof gweithredu'r rhaglen gan ddefnyddio rhyngwyneb MEM AHB. Mae'r enghraifft bws CoreAHBLite_C0_0 wedi'i ffurfweddu i ddarparu 16 slot caethweision, pob un o faint 1 MB. Mae cof RTG μPROM, a blociau RTG4FDDRC ​​wedi'u cysylltu â'r bws hwn. Defnyddir yr μPROM ar gyfer storio'r cymhwysiad cychwynnydd.

Mae'r prosesydd MIV_RV32_C0 yn cyfeirio'r trafodion data rhwng cyfeiriadau 0x60000000 a 0x6FFFFFFF i'r rhyngwyneb MMIO. Mae'r rhyngwyneb MMIO wedi'i gysylltu â'r bws CoreAHBLite_C1_0 i gyfathrebu â perifferolion sy'n gysylltiedig â'i slotiau caethweision. Mae enghraifft bws CoreAHBLite_C1_0 wedi'i ffurfweddu i ddarparu 16 slot caethweision, pob un o faint 256 MB. Mae perifferolion UART, CoreSPI, a CoreGPIO wedi'u cysylltu â'r bws CoreAHBLite_C1_0 trwy bont CoreAHBTOAPB3 a bws CoreAPB3.

Map Cof
Mae Tabl 3 yn rhestru map cof yr atgofion a'r perifferolion.

Tabl 3 • Map Cof

Gweithredu Meddalwedd

Y dyluniad cyfeirio files cynnwys y man gwaith SoftConsole sy'n cynnwys y prosiectau meddalwedd canlynol:

• Bootloader
• Cais Targed

Bootloader
Mae'r cymhwysiad cychwynnydd wedi'i raglennu ar yr μPROM yn ystod rhaglennu dyfeisiau. Mae'r cychwynnwr yn gweithredu'r swyddogaethau canlynol:

• Rhaglennu'r SPI Flash gyda'r rhaglen darged.
• Copïo'r cymhwysiad targed o SPI Flash i gof DDR3.
• Newid gweithrediad y rhaglen i'r rhaglen darged sydd ar gael yn y cof DDR3.
  Rhaid gweithredu'r cymhwysiad cychwynnydd o μPROM gyda LSRAM fel stack. Felly, mae cyfeiriadau ROM a RAM yn y sgript cysylltu wedi'u gosod i gyfeiriad cychwyn μPROM a LSRAMs dynodedig, yn y drefn honno. Gweithredir yr adran cod o ROM a gweithredir yr adran ddata o RAM fel y dangosir yn Ffigur 5.

Ffigur 5 • Sgript Linker Bootloader

Mae'r sgript cysylltu (microsemi-riscv-ram_rom.ld) ar gael yn y
Ffolder SoftConsole_Project\mivrv32im-bootloader o'r dyluniad files.

Cais Targed
Mae'r cymhwysiad targed yn blincio'r LEDs ar fwrdd 1, 2, 3, a 4 ac yn argraffu negeseuon UART. Rhaid gweithredu'r cais targed o gof DDR3. Felly, mae'r adrannau cod a stac yn y sgript cysylltu wedi'u gosod i gyfeiriad cychwyn cof DDR3 fel y dangosir yn Ffigur 6.

Ffigur 6 • Sgript Cyswllt Cymhwysiad Targed

Mae'r sgript cysylltu (microsemi-riscv-ram.ld) ar gael yn ffolder cymhwysiad SoftConsole_Project\miv-rv32imddr- y dyluniad files.

Gosod y Caledwedd

Mae'r camau canlynol yn disgrifio sut i osod y caledwedd:

1. Sicrhewch fod y bwrdd wedi'i bweru OFF gan ddefnyddio'r switsh SW6.
2. Cysylltwch y siwmperi ar becyn datblygu RTG4, fel y dangosir yn y tabl canlynol:
   Tabl 4 • Siwmperi

   Siwmper	Pin Oddi	Pin I	Sylwadau
   J11, J17, J19, J23, J26, J21, J32, a J27	1	2	Diofyn
   J16	2	3	Diofyn
   J33	1	2	Diofyn
   	3	4

3. Cysylltwch y PC gwesteiwr â'r cysylltydd J47 gan ddefnyddio'r cebl USB.
4. Sicrhewch fod y gyrwyr pont USB i UART yn cael eu canfod yn awtomatig. Gellir gwirio hyn yn rheolwr dyfais y PC gwesteiwr.
5. Fel y dangosir yn Ffigur 7, mae priodweddau porthladd COM13 yn dangos ei fod wedi'i gysylltu â USB Serial Converter C. Felly, dewisir COM13 yn y fersiwn flaenorol hon.ample. Mae rhif porthladd COM yn system benodol.
   Ffigur 7 • Rheolwr Dyfais
   Nodyn: Os nad yw'r gyrwyr pont USB i UART wedi'u gosod, lawrlwythwch a gosodwch y gyrwyr o www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. Cysylltwch y cyflenwad pŵer â'r cysylltydd J9 a throwch y switsh cyflenwad pŵer ymlaen, SW6.

Ffigur 8 • Pecyn Datblygu RTG4

Rhedeg y Demo

Mae'r bennod hon yn disgrifio'r camau i raglennu'r ddyfais RTG4 gyda'r dyluniad cyfeirio, rhaglennu'r SPI Flash gyda'r cymhwysiad targed, a chychwyn y cymhwysiad targed o gof DDR gan ddefnyddio'r GUI Bootloader Mi-V.

Mae rhedeg y demo yn cynnwys y camau canlynol:

1. Rhaglennu Dyfais RTG4, tudalen 11
2. Yn rhedeg y Bootloader Mi-V, tudalen 11

Rhaglennu'r Dyfais RTG4
Gellir rhaglennu'r ddyfais RTG4 naill ai gan ddefnyddio FlashPro Express neu Libero SOC.

• Rhaglennu Pecyn Datblygu RTG4 gyda'r swydd file darparu fel rhan o'r dyluniad files gan ddefnyddio meddalwedd FlashPro Express, cyfeiriwch at Atodiad 1: Rhaglennu'r Dyfais gan Ddefnyddio FlashPro Express, tudalen 14.
• I raglennu'r ddyfais gan ddefnyddio Libero SoC, cyfeiriwch at Atodiad 2: Rhaglennu'r Dyfais gan Ddefnyddio Libero SoC, tudalen 17.

Rhedeg y Bootloader Mi-V
Ar ôl cwblhau'r rhaglen yn llwyddiannus, dilynwch y camau hyn:

1. Rhedeg y setup.exe file ar gael yn y dyluniad canlynol files lleoliad.
   <$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. Dilynwch y dewin gosod i osod y cymhwysiad Bootloader GUI.
   Mae Ffigur 9 yn dangos GUI Bootloader Mi-V RTG4.
   Ffigur 9 • GUI Bootloader Mi-V
3. Dewiswch y porthladd COM sy'n gysylltiedig â USB Serial Converter C fel y dangosir yn Ffigur 7.
4. Cliciwch ar y botwm cysylltu. Ar ôl cysylltiad llwyddiannus mae'r dangosydd Coch yn troi'n Wyrdd fel y dangosir yn Ffigur 10.
   Ffigur 10 • Cysylltu Porthladd COM
5. Cliciwch ar y botwm Mewnforio a dewiswch y cais targed file (.bin). Ar ôl mewnforio, llwybr y file yn cael ei arddangos ar y GUI fel y dangosir yn Ffigur 11.
   <$Lawrlwytho_Cyfeiriadur>\rtg4_ac490_df\Source_files
   Ffigur 11 • Mewnforio'r Cais Targed File
6. Fel y dangosir yn Ffigur 11, cliciwch ar opsiwn Rhaglen SPI Flash i raglennu'r cymhwysiad targed ar y SPI Flash. Mae ffenestr naid yn cael ei harddangos ar ôl i'r SPI Flash gael ei raglennu fel y dangosir yn Ffigur 12. Cliciwch OK.
   Ffigur 12 • Rhaglen SPI Flash
7. Dewiswch yr opsiwn Start Boot i gopïo'r cais o SPI Flash i gof DDR3 a dechrau gweithredu'r cais o gof DDR3. Ar ôl cychwyn y cymhwysiad targed yn llwyddiannus o gof DDR3, mae'r cymhwysiad yn argraffu negeseuon UART ac yn blincio defnyddiwr LED1, 2, 3, a 4 fel y dangosir yn Ffigur 13.
   Ffigur 13 • Cyflawni Cais O DDR
8. Mae'r cais yn rhedeg o'r cof DDR3 ac mae hyn yn dod â'r demo i ben. Caewch y Mi-V Bootloader GUI.

Rhaglennu'r Dyfais gan Ddefnyddio FlashPro Express

Mae'r adran hon yn disgrifio sut i raglennu'r ddyfais RTG4 gyda'r swydd raglennu file gan ddefnyddio FlashPro Express.

I raglennu'r ddyfais, gwnewch y camau canlynol:

1. Sicrhewch fod y gosodiadau siwmper ar y bwrdd yr un fath â'r rhai a restrir yn Nhabl 3 o UG0617:
   Canllaw Defnyddiwr Pecyn Datblygu RTG4.
2. Yn ddewisol, gellir gosod siwmper J32 i gysylltu pinnau 2-3 wrth ddefnyddio rhaglennydd FlashPro4, FlashPro5, neu FlashPro6 allanol yn lle'r gosodiad siwmper rhagosodedig i ddefnyddio'r FlashPro5 wedi'i fewnosod.
   Nodyn: Rhaid diffodd y switsh cyflenwad pŵer, SW6 tra'n gwneud y cysylltiadau siwmper.
3. Cysylltwch y cebl cyflenwad pŵer â'r cysylltydd J9 ar y bwrdd.
4. Pŵer AR y switsh cyflenwad pŵer SW6.
5. Os ydych chi'n defnyddio'r FlashPro5 wedi'i fewnosod, cysylltwch y cebl USB â'r cysylltydd J47 a'r PC gwesteiwr.
   Fel arall, os ydych chi'n defnyddio rhaglennydd allanol, cysylltwch y cebl rhuban â'r JTAG pennawd J22 a chysylltwch y rhaglennydd â'r PC gwesteiwr.
6. Ar y cyfrifiadur gwesteiwr, lansiwch feddalwedd FlashPro Express.
7. Cliciwch Newydd neu dewiswch Prosiect Swydd Newydd o FlashPro Express Job o ddewislen Prosiect i greu prosiect swydd newydd, fel y dangosir yn y ffigur canlynol.
   Ffigur 14 • Prosiect Swydd FlashPro Express
8. Rhowch y canlynol yn y Prosiect Swydd Newydd o flwch deialog FlashPro Express Job:
   • Swydd rhaglennu file: Cliciwch Pori , a llywio i'r lleoliad lle mae'r .job file wedi ei leoli a dewiswch y file. Y lleoliad diofyn yw: \rtg4_ac490_df\Rhaglenu_Swydd
   • Lleoliad prosiect swydd FlashPro Express: Cliciwch Pori a llywio i'r lleoliad prosiect FlashPro Express a ddymunir.
     Ffigur 15 • Prosiect Swyddi Newydd o FlashPro Express Job
9. Cliciwch OK. Y rhaglennu gofynnol file wedi'i ddewis ac yn barod i'w raglennu yn y ddyfais.
10. Mae ffenestr FlashPro Express yn ymddangos fel y dangosir yn y ffigur canlynol. Cadarnhewch fod rhif rhaglennydd yn ymddangos yn y maes Rhaglennydd. Os nad ydyw, cadarnhewch y cysylltiadau bwrdd a chliciwch ar Adnewyddu/Ailsganio Rhaglenwyr.
    Ffigur 16 • Rhaglennu'r Dyfais
11. Cliciwch RUN. Pan fydd y ddyfais wedi'i rhaglennu'n llwyddiannus, dangosir statws RUN PASSED fel y dangosir yn y ffigur canlynol.
    Ffigur 17 • FlashPro Express - RHEDEG PASS
12. Caewch FlashPro Express neu cliciwch Ymadael yn y tab Prosiect.

Rhaglennu'r Dyfais gan Ddefnyddio Libero SoC

Y dyluniad cyfeirio files cynnwys y prosiect is-system prosesydd Mi-V a grëwyd gan ddefnyddio Libero SoC. Gellir rhaglennu'r ddyfais RTG4 gan ddefnyddio Libero SoC. Mae prosiect Libero SoC wedi'i adeiladu'n llwyr a'i redeg o Synthesis, Place and Route, Timeing Verification, FPGA Array Data Generation, Update μPROM Memory Content, Bitstream Generation, FPGA Programming.

Dangosir llif dylunio Libero yn y ffigur canlynol.

Ffigur 18 • Llif Dylunio Libero

I raglennu'r ddyfais RTG4, rhaid agor y prosiect is-system prosesydd Mi-V yn Libero SoC a rhaid ail-redeg y camau canlynol:

1. Diweddaru Cynnwys Cof uPROM: Yn y cam hwn, mae μPROM wedi'i raglennu gyda'r cymhwysiad cychwynnydd.
2. Bitstream Generation: Yn y cam hwn, mae'r Job file yn cael ei gynhyrchu ar gyfer y ddyfais RTG4.
3. Rhaglennu FPGA: Yn y cam hwn, mae'r ddyfais RTG4 wedi'i rhaglennu gan ddefnyddio'r Job file.

Dilynwch y camau hyn:

1. O Llif Dylunio Libero, dewiswch Diweddaru Cynnwys Cof uPROM.
2. Creu cleient gan ddefnyddio'r opsiwn Ychwanegu.
3. Dewiswch y cleient ac yna dewiswch yr opsiwn Golygu.
4. Dewiswch Cynnwys o file ac yna dewiswch yr opsiwn Pori fel y dangosir yn Ffigur 19.
   Ffigur 19 • Golygu Cleient Storio Data
5. Llywiwch i'r dyluniad canlynol files lleoliad a dewiswch y miv-rv32im-bootloader.hex file fel y dangosir yn Ffigur 20. <$Download_Directory>\rtg4_ac490_df
   • Gosodwch y File Teipiwch fel Intel-Hex (*.hex).
   • Dewiswch Defnyddio llwybr cymharol o gyfeiriadur prosiect.
   • Cliciwch OK.
     Ffigur 20 • Cof Mewnforio File
6. Cliciwch OK.
   Mae'r cynnwys μPROM yn cael ei ddiweddaru.
7. Cliciwch ddwywaith ar Generate Bitstream fel y dangosir yn Ffigur 21.
   Ffigur 21 • Cynhyrchu Bitstream
8. Cliciwch ddwywaith ar Run PROGRAM Action i raglennu'r ddyfais fel y dangosir yn Ffigur 21.
   Mae'r ddyfais RTG4 wedi'i rhaglennu. Gweler Rhedeg y Demo, tudalen 11.

Rhedeg y Sgript TCL

Darperir sgriptiau TCL yn y dyluniad files ffolder o dan cyfeiriadur TCL_Scripts. Os oes angen, gellir atgynhyrchu'r llif dylunio o'r Cynllun Gweithredu hyd at greu swyddi file.

I redeg y TCL, dilynwch y camau isod:

1. Lansio meddalwedd Libero.
2. Dewiswch Prosiect > Cyflawni Sgript….
3. Cliciwch Pori a dewiswch script.tcl o'r cyfeiriadur TCL_Scripts sydd wedi'i lawrlwytho.
4. Cliciwch Rhedeg.

Ar ôl gweithredu sgript TCL yn llwyddiannus, caiff prosiect Libero ei greu o fewn cyfeiriadur TCL_Scripts.
Am ragor o wybodaeth am sgriptiau TCL, cyfeiriwch at rtg4_ac490_df/TCL_Scripts/readme.txt.
Cyfeiriwch at Ganllaw Cyfeirio Gorchymyn TCL Libero® SoC am ragor o fanylion am orchmynion TCL. Cysylltwch
Cymorth Technegol ar gyfer unrhyw ymholiadau a gafwyd wrth redeg y sgript TCL.

Nid yw Microsemi yn gwneud unrhyw warant, cynrychiolaeth na gwarant ynghylch y wybodaeth a gynhwysir yma nac addasrwydd ei gynhyrchion a'i wasanaethau at unrhyw ddiben penodol, ac nid yw Microsemi ychwaith yn cymryd unrhyw atebolrwydd o gwbl sy'n deillio o gymhwyso neu ddefnyddio unrhyw gynnyrch neu gylched. Mae'r cynhyrchion a werthir isod ac unrhyw gynhyrchion eraill a werthwyd gan Microsemi wedi bod yn destun profion cyfyngedig ac ni ddylid eu defnyddio ar y cyd ag offer neu gymwysiadau sy'n hanfodol i genhadaeth. Credir bod unrhyw fanylebau perfformiad yn ddibynadwy ond nid ydynt wedi'u gwirio, a rhaid i'r Prynwr gynnal a chwblhau'r holl berfformiad a phrofion eraill o'r cynhyrchion, ar eu pen eu hunain ac ynghyd ag unrhyw gynhyrchion terfynol, neu wedi'u gosod ynddynt. Ni fydd y prynwr yn dibynnu ar unrhyw ddata a manylebau perfformiad neu baramedrau a ddarperir gan Microsemi. Cyfrifoldeb y Prynwr yw pennu addasrwydd unrhyw gynhyrchion yn annibynnol a phrofi a gwirio'r un peth. Darperir y wybodaeth a ddarperir gan Microsemi isod “fel y mae, ble mae” a chyda phob nam, ac mae'r holl risg sy'n gysylltiedig â gwybodaeth o'r fath yn gyfan gwbl gyda'r Prynwr. Nid yw Microsemi yn rhoi, yn benodol nac yn ymhlyg, i unrhyw barti unrhyw hawliau patent, trwyddedau, nac unrhyw hawliau eiddo deallusol eraill, boed hynny mewn perthynas â gwybodaeth o'r fath ei hun neu unrhyw beth a ddisgrifir gan wybodaeth o'r fath. Mae'r wybodaeth a ddarperir yn y ddogfen hon yn berchnogol i Microsemi, ac mae Microsemi yn cadw'r hawl i wneud unrhyw newidiadau i'r wybodaeth yn y ddogfen hon neu i unrhyw gynhyrchion a gwasanaethau ar unrhyw adeg heb rybudd.

Am Microsemi
Mae Microsemi, is-gwmni sy'n eiddo llwyr i Microchip Technology Inc. (Nasdaq: MCHP), yn cynnig portffolio cynhwysfawr o atebion lled-ddargludyddion a systemau ar gyfer awyrofod ac amddiffyn, cyfathrebu, canolfan ddata a marchnadoedd diwydiannol. Ymhlith y cynhyrchion mae cylchedau integredig signal cymysg analog perfformiad uchel ac wedi'u caledu gan ymbelydredd, FPGAs, SoCs ac ASICs; cynhyrchion rheoli pŵer; dyfeisiau amseru a chydamseru a datrysiadau amser manwl gywir, gan osod safon y byd ar gyfer amser; dyfeisiau prosesu llais; atebion RF; cydrannau arwahanol; datrysiadau storio a chyfathrebu menter, technolegau diogelwch a gwrth-t graddadwyamper cynnyrch; Atebion Ethernet; ICs pŵer-dros-Ethernet a midspans; yn ogystal â galluoedd a gwasanaethau dylunio personol. Dysgwch fwy yn www.microsemi.com.

Pencadlys Microsemi
Un Fenter, Aliso Viejo,
CA 92656 UDA
O fewn UDA: +1 800-713-4113
Y tu allan i UDA: +1 949-380-6100
Gwerthiant: +1 949-380-6136
Ffacs: +1 949-215-4996
E-bost: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, is-gwmni sy'n eiddo llwyr i Microchip Technology Inc. Cedwir pob hawl. Mae Microsemi a logo Microsemi yn nodau masnach cofrestredig Microsemi Corporation. Mae'r holl nodau masnach a nodau gwasanaeth eraill yn eiddo i'w perchnogion priodol

Dogfennau / Adnoddau

Microsemi AC490 RTG4 FPGA: Adeiladu Is-system Prosesydd Mi-V [pdfCanllaw Defnyddiwr AC490 RTG4 FPGA Adeiladu Is-system Prosesydd Mi-V, AC490 RTG4, FPGA Adeiladu Is-system Prosesu Mi-V, Is-system Prosesydd Mi-V

Cyfeiriadau

• Llawlyfr Defnyddiwr