Microsemi AC490 RTG4 FPGA: een Mi-V-processorsubsysteem bouwen

Revisiegeschiedenis

De revisiegeschiedenis beschrijft de wijzigingen die in het document zijn doorgevoerd. De wijzigingen worden per revisie weergegeven, beginnend met de meest recente publicatie.

Revisie 3.0

Het volgende is een samenvatting van de wijzigingen die in deze herziening zijn aangebracht.

• Het document bijgewerkt voor Libero SoC v2021.2.
• Bijgewerkt Afbeelding 1, pagina 3 tot en met Afbeelding 3, pagina 5.
• Vervangen Afbeelding 4, pagina 5, Afbeelding 5, pagina 7 en Afbeelding 18, pagina 17.
• Tabel 2, pagina 6 en Tabel 3, pagina 7 bijgewerkt.
• Bijlage 1 toegevoegd: Het apparaat programmeren met FlashPro Express, pagina 14.
• Bijlage 3 toegevoegd: Het TCL-script uitvoeren, pagina 20.
• De verwijzingen naar Libero-versienummers verwijderd.

Revisie 2.0
Het volgende is een samenvatting van de wijzigingen die in deze revisie zijn aangebracht.

• Informatie toegevoegd over de COM-poortselectie in De hardware instellen, pagina 9.
• Bijgewerkt hoe de juiste COM-poort te selecteren in De demo uitvoeren, pagina 11.

Revisie 1.0
De eerste publicatie van het document.

Een Mi-V-processorsubsysteem bouwen

Microchip biedt de Mi-V processor IP, een 32-bit RISC-V processor en software toolchain om op RISC-V processor gebaseerde ontwerpen te ontwikkelen. RISC-V, een standaard open Instruction Set Architecture (ISA) onder het bestuur van de RISC-V Foundation, biedt tal van voordelen, waaronder de mogelijkheid voor de open source-gemeenschap om kernen sneller te testen en te verbeteren dan gesloten ISA's.
RTG4® FPGA's ondersteunen de Mi-V-softprocessor om gebruikerstoepassingen uit te voeren. In deze toepassingsnotitie wordt beschreven hoe u een Mi-V-processorsubsysteem bouwt om een ​​gebruikerstoepassing uit te voeren vanuit de aangewezen fabric-RAM's of DDR-geheugen.

Ontwerpvereisten
De volgende tabel bevat de hardware- en softwarevereisten voor het uitvoeren van de demo.

Tabel 1 • Ontwerpvereisten

Software

• Libero® systeem-op-chip (SoC)
• FlashPro Express
• SoftConsole

Opmerking: Raadpleeg de readme.txt file voorzien in het ontwerp files voor de softwareversies die bij dit referentieontwerp worden gebruikt.

Opmerking: Libero SmartDesign en configuratiescreenshots die in deze handleiding worden getoond, zijn alleen ter illustratie.
Open het Libero-ontwerp om de nieuwste updates te zien.

Vereisten

Voordat u begint:

1. Download en installeer Libero SoC (zoals aangegeven in de website voor dit ontwerp) op de host-pc vanaf de volgende locatie: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. Voor demo-ontwerp files downloadlink: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Ontwerpbeschrijving

De grootte van RTG4 μPROM is 57 KB. Gebruikerstoepassingen die de μPROM-grootte niet overschrijden, kunnen worden opgeslagen in μPROM en worden uitgevoerd vanuit interne Large SRAM-geheugens (LSRAM). Gebruikerstoepassingen die de μPROM-grootte overschrijden, moeten worden opgeslagen in een extern niet-vluchtig geheugen. In dit geval is een bootloader die wordt uitgevoerd vanuit μPROM vereist om interne of externe SRAM-geheugens te initialiseren met de doeltoepassing vanuit het niet-vluchtige geheugen.
Het referentieontwerp demonstreert de mogelijkheid van de bootloader om de doeltoepassing (met een grootte van 7 KB) van SPI-flash naar DDR-geheugen te kopiëren en uit te voeren vanuit het DDR-geheugen. De bootloader wordt uitgevoerd vanuit interne geheugens. Het codegedeelte bevindt zich in μPROM en het gegevensgedeelte bevindt zich in de interne Large SRAM (LSRAM).

Opmerking: Voor meer informatie over het bouwen van het Mi-V bootloader Libero-project en het bouwen van het SoftConsole-project, raadpleeg TU0775: PolarFire FPGA: Building a Mi-V Processor Subsystem Tutorial
Figuur 1 toont het blokschema op het hoogste niveau van het ontwerp.

Afbeelding 1 • Blokschema op het hoogste niveau

Zoals weergegeven in afbeelding 1, beschrijven de volgende punten de gegevensstroom van het ontwerp:

• De Mi-V-processor voert de bootloader uit vanaf de μPROM en aangewezen LSRAM's. De bootloader communiceert met de GUI via het CoreUARTapb-blok en wacht op de opdrachten.
• Wanneer de SPI-flashprogrammaopdracht wordt ontvangen van de GUI, programmeert de bootloader de SPI-flash met de doeltoepassing die wordt ontvangen van de GUI.
• Wanneer de opstartopdracht wordt ontvangen van de GUI, kopieert de bootloader de toepassingscode van de SPI-flash naar DDR en voert deze vervolgens uit vanuit DDR.

Klokstructuur
Er zijn twee klokdomeinen (40 MHz en 20 MHz) in het ontwerp. De ingebouwde 50 MHz kristaloscillator is verbonden met het PF_CCC-blok dat klokken van 40 MHz en 20 MHz genereert. De 40 MHz-systeemklok stuurt het volledige Mi-V-processorsubsysteem aan, behalve μPROM. De 20 MHz klok stuurt de RTG4 μPROM en de RTG4 μPROM APB-interface aan. RTG4 μPROM ondersteunt een klokfrequentie tot 30 MHz. DDR_FIC is geconfigureerd voor de AHB-businterface, die werkt op 40 MHz. Het DDR-geheugen werkt op 320 MHz.
Figuur 2 toont de klokstructuur.

Figuur 2 • Boekingsstructuur

Structuur resetten
De POWER_ON_RESET_N- en de LOCK-signalen worden ge-ANDed en het uitgangssignaal (INIT_RESET_N) wordt gebruikt om het RTG4FDDRC_INIT-blok te resetten. Na het vrijgeven van de FDDR-reset, wordt de FDDR-controller geïnitialiseerd en wordt het INIT_DONE-signaal bevestigd. Het INIT_DONE-signaal wordt gebruikt om de Mi-V-processor, randapparatuur en andere blokken in het ontwerp te resetten.

Afbeelding 3 • Structuur resetten

Hardware-implementatie
Afbeelding 4 toont het Libero-ontwerp van het Mi-V-referentieontwerp.

Afbeelding 4 • SmartDesign-module

Opmerking: Het screenshot van Libero SmartDesign dat in deze toepassingsnotitie wordt getoond, is alleen ter illustratie. Open het Libero-project om de nieuwste updates en IP-versies te zien.

IP-blokken
Afbeelding 2 geeft een overzicht van de IP-blokken die worden gebruikt in het referentieontwerp van het Mi-V-processorsubsysteem en hun functie.

Tabel 2 • IP-blokken1

Alle IP-gebruikershandleidingen en -handboeken zijn beschikbaar via Libero SoC -> Catalogus.

RTG4 μPROM kan maximaal 10,400 36-bits woorden (374,400 bits aan gegevens) opslaan. Het ondersteunt alleen leesbewerkingen tijdens de normale werking van het apparaat nadat het apparaat is geprogrammeerd. De processorkern van de MIV_RV32_C0 omvat een eenheid voor het ophalen van instructies, een uitvoeringspijplijn en een gegevensgeheugensysteem. Het geheugensysteem van de MIV_RV32_C0-processor omvat een instructiecache en datacache. De MIV_RV32_C0-kern bevat twee externe AHB-interfaces: de AHB-geheugen (MEM) busmasterinterface en de AHB Memory Mapped I/O (MMIO) busmasterinterface. De cachecontroller gebruikt de AHB MEM-interface om de instructies en de datacaches bij te vullen. De AHB MMIO-interface wordt gebruikt voor ongecachete toegang tot I/O-randapparatuur.

De geheugentoewijzingen van de AHB MMIO-interface en de MEM-interface zijn respectievelijk 0x60000000 tot 0X6FFFFFFF en 0x80000000 tot 0x8FFFFFFF. Het resetvectoradres van de processor kan worden geconfigureerd. De reset van de MIV_RV32_C0 is een actief-laag signaal, dat synchroon met de systeemklok moet worden gedeactiveerd via een reset-synchronisator.

De MIV_RV32_C0-processor heeft toegang tot het uitvoeringsgeheugen van de toepassing met behulp van de AHB MEM-interface. De CoreAHBLite_C0_0-businstantie is geconfigureerd om 16 slave-slots te bieden, elk met een grootte van 1 MB. Het RTG μPROM-geheugen en de RTG4FDDRC-blokken zijn op deze bus aangesloten. De μPROM wordt gebruikt voor het opslaan van de bootloader-applicatie.

De MIV_RV32_C0-processor stuurt de datatransacties tussen de adressen 0x60000000 en 0x6FFFFFFFF naar de MMIO-interface. De MMIO-interface is verbonden met de CoreAHBLite_C1_0-bus om te communiceren met randapparatuur die is aangesloten op de slave-slots. De CoreAHBLite_C1_0-businstantie is geconfigureerd om 16 slave-slots te bieden, elk met een grootte van 256 MB. De UART-, CoreSPI- en CoreGPIO-randapparatuur zijn verbonden met de CoreAHBLite_C1_0-bus via de CoreAHBTOAPB3-brug en de CoreAPB3-bus.

Geheugenkaart
Tabel 3 geeft een overzicht van de geheugenmap van de geheugens en randapparatuur.

Tabel 3 • Geheugenkaart

Software-implementatie

Het referentieontwerp files omvatten de SoftConsole-werkruimte die de volgende softwareprojecten bevat:

• Bootloader
• Doeltoepassing

Bootloader
De bootloader-applicatie wordt geprogrammeerd op de μPROM tijdens het programmeren van het apparaat. De bootloader implementeert de volgende functies:

• Programmeren van de SPI Flash met de doeltoepassing.
• De doeltoepassing kopiëren van SPI Flash naar DDR3-geheugen.
• De uitvoering van het programma omschakelen naar de doeltoepassing die beschikbaar is in het DDR3-geheugen.
  De bootloader-applicatie moet worden uitgevoerd vanuit μPROM met LSRAM als stack. Daarom worden de adressen van ROM en RAM in het linkerscript ingesteld op respectievelijk het startadres van μPROM en aangewezen LSRAM's. De codesectie wordt uitgevoerd vanuit ROM en datasectie wordt uitgevoerd vanuit RAM zoals weergegeven in figuur 5.

Afbeelding 5 • Bootloader Linker-script

Het linkerscript (microsemi-riscv-ram_rom.ld) is beschikbaar op de
SoftConsole_Project\mivrv32im-bootloader map van het ontwerp files.

Doeltoepassing
De doeltoepassing laat de ingebouwde LED's 1, 2, 3 en 4 knipperen en drukt UART-berichten af. De doeltoepassing moet worden uitgevoerd vanuit DDR3-geheugen. Daarom zijn de code- en stacksecties in het linkerscript ingesteld op het startadres van het DDR3-geheugen, zoals weergegeven in afbeelding 6.

Afbeelding 6 • Doel Application Linker-script

Het linkerscript (microsemi-riscv-ram.ld) is beschikbaar in de SoftConsole_Project\miv-rv32imddr- applicatiemap van het ontwerp files.

De hardware instellen

In de volgende stappen wordt beschreven hoe u de hardware installeert:

1. Zorg ervoor dat het bord is uitgeschakeld met behulp van de SW6-schakelaar.
2. Sluit de jumpers op de RTG4-ontwikkelkit aan, zoals weergegeven in de volgende tabel:
   Tabel 4 • Jumpers

   Trui	Pin van	Vastmaken aan	Reacties
   J11, J17, J19, J23, J26, J21, J32 en J27	1	2	Standaard
   J16	2	3	Standaard
   J33	1	2	Standaard
   	3	4

3. Sluit de host-pc aan op de J47-connector met behulp van de USB-kabel.
4. Zorg ervoor dat de USB naar UART bridge-stuurprogramma's automatisch worden gedetecteerd. Dit kan worden geverifieerd in de apparaatbeheerder van de host-pc.
5. Zoals weergegeven in afbeelding 7, laten de poorteigenschappen van COM13 zien dat deze is aangesloten op USB seriële converter C. Daarom is COM13 geselecteerd in dit voorbeeldample. Het COM-poortnummer is systeemspecifiek.
   Afbeelding 7 • Apparaatbeheer
   Opmerking: Als de stuurprogramma's voor de USB naar UART-bridge niet zijn geïnstalleerd, downloadt en installeert u de stuurprogramma's van www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. Sluit de voeding aan op connector J9 en zet de schakelaar voor de voeding, SW6, AAN.

Afbeelding 8 • RTG4-ontwikkelingskit

De demo uitvoeren

Dit hoofdstuk beschrijft de stappen voor het programmeren van het RTG4-apparaat met het referentieontwerp, het programmeren van de SPI Flash met de doeltoepassing en het opstarten van de doeltoepassing vanuit DDR-geheugen met behulp van de Mi-V Bootloader GUI.

Het uitvoeren van de demo omvat de volgende stappen:

1. Het RTG4-apparaat programmeren, pagina 11
2. De Mi-V-bootloader uitvoeren, pagina 11

Het RTG4-apparaat programmeren
Het RTG4-apparaat kan worden geprogrammeerd met FlashPro Express of Libero SOC.

• Om de RTG4 Development Kit met de taak te programmeren file geleverd als onderdeel van het ontwerp fileAls u FlashPro Express-software gebruikt, raadpleegt u Bijlage 1: Het apparaat programmeren met FlashPro Express,pagina 14.
• Raadpleeg Bijlage 2: Programmeren van het apparaat met Libero SoC, pagina 17 voor informatie over het programmeren van het apparaat met Libero SoC.

De Mi-V-bootloader uitvoeren
Volg deze stappen als de programmering is voltooid:

1. Voer het setup.exe-bestand uit file verkrijgbaar bij het volgende ontwerp files locatie.
   <$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. Volg de installatiewizard om de Bootloader GUI-toepassing te installeren.
   Afbeelding 9 toont de GUI van de RTG4 Mi-V Bootloader.
   Figuur 9 • Mi-V Bootloader GUI
3. Selecteer de COM-poort die is aangesloten op USB Serial Converter C, zoals weergegeven in afbeelding 7.
4. Klik op de knop Verbinden. Na een succesvolle verbinding wordt de rode indicator groen, zoals weergegeven in afbeelding 10.
   Afbeelding 10 • COM-poort aansluiten
5. Klik op de knop Importeren en selecteer de doeltoepassing file (.bin). Na het importeren wordt het pad van het file wordt weergegeven op de GUI zoals weergegeven in Afbeelding 11.
   <$Download_Directory>\rtg4_ac490_df\Source_files
   Afbeelding 11 • Importeer de doeltoepassing File
6. Zoals weergegeven in afbeelding 11, klikt u op de optie Program SPI Flash om de doeltoepassing op de SPI Flash te programmeren. Er wordt een pop-up weergegeven nadat de SPI Flash is geprogrammeerd zoals weergegeven in afbeelding 12. Klik op OK.
   Afbeelding 12 • SPI Flash geprogrammeerd
7. Selecteer de optie Start Boot om de toepassing van SPI Flash naar DDR3-geheugen te kopiëren en start de uitvoering van de toepassing vanuit DDR3-geheugen. Na het succesvol opstarten van de doeltoepassing vanuit het DDR3-geheugen, drukt de toepassing UART-berichten af ​​en knippert de ingebouwde gebruikers-LED 1, 2, 3 en 4, zoals weergegeven in Afbeelding 13.
   Afbeelding 13 • Applicatie uitvoeren vanuit DDR
8. De applicatie draait vanuit het DDR3-geheugen en hiermee is de demo afgelopen. Sluit de GUI van Mi-V Bootloader.

Het apparaat programmeren met behulp van FlashPro Express

In dit gedeelte wordt beschreven hoe u het RTG4-apparaat programmeert met de programmeertaak file met behulp van Flash Pro Express.

Voer de volgende stappen uit om het apparaat te programmeren:

1. Zorg ervoor dat de jumperinstellingen op de kaart dezelfde zijn als vermeld in Tabel 3 van UG0617:
   RTG4 Development Kit Gebruikershandleiding.
2. Optioneel kan jumper J32 worden ingesteld om pinnen 2-3 te verbinden bij gebruik van een externe FlashPro4-, FlashPro5- of FlashPro6-programmer in plaats van de standaard jumperinstelling om de ingebouwde FlashPro5 te gebruiken.
   Opmerking: De voedingsschakelaar, SW6, moet uitgeschakeld zijn tijdens het maken van de jumperverbindingen.
3. Sluit de voedingskabel aan op de J9-connector op het bord.
4. Schakel de voedingsschakelaar SW6 in.
5. Als u de ingebouwde FlashPro5 gebruikt, sluit u de USB-kabel aan op connector J47 en de host-pc.
   Als alternatief, als u een externe programmer gebruikt, sluit u de lintkabel aan op de JTAG header J22 en verbind de programmer met de host-pc.
6. Start op de host-pc de FlashPro Express-software.
7. Klik op Nieuw of selecteer Nieuw taakproject in FlashPro Express Job in het menu Project om een ​​nieuw taakproject te maken, zoals weergegeven in de volgende afbeelding.
   Afbeelding 14 • FlashPro Express-taakproject
8. Voer het volgende in het dialoogvenster Nieuw taakproject van FlashPro Express Job in:
   • Programmeertaak file: Klik op Bladeren en navigeer naar de locatie waar de .job file bevindt zich en selecteer de file. De standaardlocatie is: \rtg4_ac490_df\Programming_Job
   • FlashPro Express-taakprojectlocatie: Klik op Bladeren en navigeer naar de gewenste FlashPro Express-projectlocatie.
     Afbeelding 15 • Nieuw taakproject van FlashPro Express Job
9. Klik OK. De benodigde programmering file is geselecteerd en klaar om te worden geprogrammeerd in het apparaat.
10. Het FlashPro Express-venster verschijnt zoals weergegeven in de volgende afbeelding. Controleer of er een programmeurnummer verschijnt in het veld Programmeur. Als dit niet het geval is, bevestigt u de kaartverbindingen en klikt u op Refresh/Rescan Programmers.
    Afbeelding 16 • Het apparaat programmeren
11. Klik op UITVOEREN. Wanneer het apparaat met succes is geprogrammeerd, wordt de status RUN GESLAAGD weergegeven, zoals weergegeven in de volgende afbeelding.
    Afbeelding 17 • FlashPro Express—LOOP GESLAAGD
12. Sluit FlashPro Express of klik op Afsluiten op het tabblad Project.

Het apparaat programmeren met behulp van Libero SoC

Het referentieontwerp files omvatten het Mi-V-processorsubsysteemproject gemaakt met Libero SoC. Het RTG4-apparaat kan worden geprogrammeerd met Libero SoC. Het Libero SoC-project is volledig gebouwd en wordt uitgevoerd vanuit Synthesis, Place and Route, Timing Verification, FPGA Array Data Generation, Update μPROM Memory Content, Bitstream Generation, FPGA Programming.

De Libero-ontwerpstroom wordt weergegeven in de volgende afbeelding.

Afbeelding 18 • Libero-ontwerpstroom

Om het RTG4-apparaat te programmeren, moet het Mi-V-processorsubsysteemproject worden geopend in Libero SoC en moeten de volgende stappen opnieuw worden uitgevoerd:

1. UPROM-geheugeninhoud bijwerken: in deze stap wordt μPROM geprogrammeerd met de bootloader-toepassing.
2. Bitstream-generatie: in deze stap wordt de Job file wordt gegenereerd voor het RTG4-apparaat.
3. FPGA-programmering: in deze stap wordt het RTG4-apparaat geprogrammeerd met behulp van de taak file.

Volg deze stappen:

1. Selecteer in Libero Design Flow Update uPROM-geheugeninhoud.
2. Maak een klant aan met behulp van de optie Toevoegen.
3. Selecteer de klant en kies vervolgens de optie Bewerken.
4. Selecteer Inhoud van file en selecteer vervolgens de optie Bladeren zoals weergegeven in Afbeelding 19.
   Afbeelding 19 • Client voor gegevensopslag bewerken
5. Navigeer naar het volgende ontwerp files-locatie en selecteer de miv-rv32im-bootloader.hex file zoals getoond in Figuur 20. <$Download_Directory>\rtg4_ac490_df
   • Stel de File Typ als Intel-Hex (*.hex).
   • Selecteer Relatief pad uit projectdirectory gebruiken.
   • Klik op OK.
     Afbeelding 20 • Geheugen importeren File
6. Klik op OK.
   De μPROM-inhoud wordt bijgewerkt.
7. Dubbelklik op Bitstream genereren zoals weergegeven in Afbeelding 21.
   Afbeelding 21 • Bitstream genereren
8. Dubbelklik op Run PROGRAM Action om het apparaat te programmeren zoals weergegeven in Afbeelding 21.
   Het RTG4-apparaat is geprogrammeerd. Zie De demo uitvoeren, pagina 11.

Het TCL-script uitvoeren

TCL-scripts worden geleverd in het ontwerp files-map onder directory TCL_Scripts. Indien nodig kan de ontwerpstroom worden gereproduceerd vanaf de ontwerpimplementatie tot aan het genereren van de opdracht file.

Volg de onderstaande stappen om de TCL uit te voeren:

1. Start de Libero-software.
2. Selecteer Project > Script uitvoeren….
3. Klik op Bladeren en selecteer script.tcl in de gedownloade map TCL_Scripts.
4. Klik op Uitvoeren.

Na succesvolle uitvoering van het TCL-script wordt het Libero-project gemaakt in de TCL_Scripts-directory.
Raadpleeg rtg4_ac490_df/TCL_Scripts/readme.txt voor meer informatie over TCL-scripts.
Raadpleeg de Libero® SoC TCL Command Reference Guide voor meer informatie over TCL-commando's. Contact
Technische ondersteuning voor eventuele vragen bij het uitvoeren van het TCL-script.

Microsemi geeft geen garantie, verklaring of waarborg met betrekking tot de hierin opgenomen informatie of de geschiktheid van haar producten en diensten voor een bepaald doel, noch aanvaardt Microsemi enige aansprakelijkheid die voortvloeit uit de toepassing of het gebruik van een product of circuit. De producten die hieronder worden verkocht en alle andere producten die door Microsemi worden verkocht, zijn onderworpen aan beperkte tests en mogen niet worden gebruikt in combinatie met bedrijfskritieke apparatuur of toepassingen. Alle prestatiespecificaties worden geacht betrouwbaar te zijn, maar zijn niet geverifieerd, en de Koper moet alle prestatie- en andere tests van de producten uitvoeren en voltooien, alleen en samen met, of geïnstalleerd in, eventuele eindproducten. Koper zal zich niet verlaten op door Microsemi verstrekte gegevens en prestatiespecificaties of parameters. Het is de verantwoordelijkheid van de koper om onafhankelijk de geschiktheid van producten te bepalen en deze te testen en te verifiëren. De informatie die hieronder door Microsemi wordt verstrekt, wordt geleverd "zoals het is, waar het is" en met alle fouten, en het volledige risico dat aan dergelijke informatie is verbonden, ligt volledig bij de Koper. Microsemi verleent aan geen enkele partij, expliciet of impliciet, octrooirechten, licenties of andere IE-rechten, met betrekking tot dergelijke informatie zelf of iets dat door dergelijke informatie wordt beschreven. De informatie in dit document is eigendom van Microsemi en Microsemi behoudt zich het recht voor om op elk moment en zonder voorafgaande kennisgeving wijzigingen aan te brengen in de informatie in dit document of in producten en diensten.

Over Microsemi
Microsemi, een volledige dochteronderneming van Microchip Technology Inc. (Nasdaq: MCHP), biedt een uitgebreide portfolio van halfgeleider- en systeemoplossingen voor ruimtevaart en defensie, communicatie, datacenters en industriële markten. Producten omvatten hoogwaardige en door straling geharde analoge mixed-signal geïntegreerde schakelingen, FPGA's, SoC's en ASIC's; energiebeheer producten; timing- en synchronisatieapparatuur en nauwkeurige tijdoplossingen, die de wereldstandaard voor tijd bepalen; spraakverwerkingsapparatuur; RF-oplossingen; discrete componenten; enterprise storage- en communicatieoplossingen, beveiligingstechnologieën en schaalbare anti-tamper producten; Ethernet-oplossingen; Power-over-Ethernet IC's en midspans; evenals aangepaste ontwerpmogelijkheden en diensten. Meer informatie op www.microsemi.com.

Microsemi-hoofdkantoor
Een onderneming, Aliso Viejo,
CA 92656 VS.
Binnen de VS: +1 800-713-4113
Buiten de VS: +1 949-380-6100
Verkoop: +1 949-380-6136
Faxen: +1 949-215-4996
E-mailadres: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, een volledige dochteronderneming van Microchip Technology Inc. Alle rechten voorbehouden. Microsemi en het Microsemi-logo zijn geregistreerde handelsmerken van Microsemi Corporation. Alle andere handelsmerken en dienstmerken zijn het eigendom van hun respectieve eigenaars

Documenten / Bronnen

Microsemi AC490 RTG4 FPGA: een Mi-V-processorsubsysteem bouwen [pdf] Gebruikershandleiding AC490 RTG4 FPGA Bouwen van een Mi-V processor subsysteem, AC490 RTG4, FPGA Bouwen van een Mi-V processor subsysteem, Mi-V processor subsysteem

Referenties

• Gebruiksaanwijzing