Microsemi AC490 RTG4 FPGA: Mi-V प्रोसेसर सबसिस्टम निर्माण गर्दै
संशोधन इतिहास
संशोधन इतिहासले कागजातमा लागू गरिएका परिवर्तनहरू वर्णन गर्दछ। परिवर्तनहरू संशोधनद्वारा सूचीबद्ध गरिएका छन्, सबैभन्दा हालको प्रकाशनबाट सुरु हुँदै।
संशोधन ७.०
यस संशोधनमा गरिएका परिवर्तनहरूको सारांश निम्नानुसार छ।
- Libero SoC v2021.2 को लागि कागजात अद्यावधिक गरियो।
- अपडेट गरिएको चित्र १, पृष्ठ ३ देखि चित्र ३, पृष्ठ ५।
- प्रतिस्थापित चित्र 4, पृष्ठ 5, चित्र 5, पृष्ठ 7, र चित्र 18, पृष्ठ 17।
- अपडेट गरिएको तालिका २, पृष्ठ ५ र तालिका ३, पृष्ठ ६।
- थपिएको परिशिष्ट १: FlashPro एक्सप्रेस प्रयोग गरी यन्त्रको प्रोग्रामिङ, पृष्ठ 1।
- थपिएको परिशिष्ट २: TCL लिपि चलाउँदै, पृष्ठ १६।
- Libero संस्करण नम्बरहरूमा सन्दर्भहरू हटाइयो।
संशोधन ७.०
यस संशोधनमा गरिएका परिवर्तनहरूको सारांश निम्नानुसार छ।
- हार्डवेयर सेटअप, पृष्ठ 9 मा COM पोर्ट चयनको बारेमा जानकारी थपियो।
- रनिङ द डेमोमा उपयुक्त COM पोर्ट कसरी चयन गर्ने भनेर अपडेट गरियो, पृष्ठ ११।
संशोधन ७.०
कागजातको पहिलो प्रकाशन।
Mi-V प्रोसेसर सबसिस्टम निर्माण गर्दै
माइक्रोचिपले RISC-V प्रोसेसर आधारित डिजाइनहरू विकास गर्न Mi-V प्रोसेसर IP, 32-bit RISC-V प्रोसेसर र सफ्टवेयर टूलचेन प्रदान गर्दछ। RISC-V, RISC-V फाउन्डेसनको शासन अन्तर्गत एक मानक खुला निर्देशन सेट आर्किटेक्चर (ISA), धेरै फाइदाहरू प्रदान गर्दछ, जसमा खुला स्रोत समुदायलाई बन्द ISAs भन्दा छिटो गतिमा कोरहरू परीक्षण गर्न र सुधार गर्न सक्षम पार्नु समावेश छ।
RTG4® FPGAs ले Mi-V सफ्ट प्रोसेसरलाई प्रयोगकर्ता अनुप्रयोगहरू चलाउन समर्थन गर्दछ। यो एप्लिकेसन नोटले निर्दिष्ट कपडा RAM वा DDR मेमोरीबाट प्रयोगकर्ताको अनुप्रयोग कार्यान्वयन गर्न Mi-V प्रोसेसर सबसिस्टम कसरी बनाउने भनेर वर्णन गर्दछ।
डिजाइन आवश्यकताहरू
निम्न तालिकाले डेमो चलाउनका लागि हार्डवेयर र सफ्टवेयर आवश्यकताहरू सूचीबद्ध गर्दछ।
तालिका १ • डिजाइन आवश्यकताहरू
सफ्टवेयर
- Libero® सिस्टम-ऑन-चिप (SoC)
- FlashPro एक्सप्रेस
- SoftConsole
नोट: readme.txt मा सन्दर्भ गर्नुहोस् file डिजाइन मा प्रदान fileयस सन्दर्भ डिजाइनको साथ प्रयोग गरिएको सफ्टवेयर संस्करणहरूको लागि।
नोट: यस गाइडमा देखाइएका Libero SmartDesign र कन्फिगरेसन स्क्रिन शटहरू चित्रण उद्देश्यका लागि मात्र हुन्।
नवीनतम अद्यावधिकहरू हेर्न Libero डिजाइन खोल्नुहोस्।
पूर्व शर्तहरू
तपाईंले सुरु गर्नु अघि:
- Libero SoC डाउनलोड र स्थापना गर्नुहोस् (जस्तै मा संकेत गरिएको छ webयस डिजाइनको लागि साइट) निम्न स्थानबाट होस्ट पीसीमा: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
- डेमो डिजाइन को लागी files डाउनलोड लिङ्क: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df
डिजाईन विवरण
RTG4 μPROM को आकार 57 KB छ। μPROM साइज भन्दा बढि नभएका प्रयोगकर्ता अनुप्रयोगहरू μPROM मा भण्डारण गर्न सकिन्छ र आन्तरिक ठूलो SRAM मेमोरीहरू (LSRAM) बाट कार्यान्वयन गर्न सकिन्छ। μPROM साइज नाघेका प्रयोगकर्ता अनुप्रयोगहरू बाह्य गैर-अस्थिर मेमोरीमा भण्डारण गरिनु पर्छ। यस अवस्थामा, μPROM बाट कार्यान्वयन गर्ने बुटलोडरलाई गैर-अस्थिर मेमोरीबाट लक्षित अनुप्रयोगको साथ आन्तरिक वा बाह्य SRAM मेमोरीहरू प्रारम्भ गर्न आवश्यक छ।
सन्दर्भ डिजाइनले SPI फ्ल्यासबाट DDR मेमोरीमा लक्षित अनुप्रयोग (आकार 7 KB को) प्रतिलिपि गर्न र DDR मेमोरीबाट कार्यान्वयन गर्न बुटलोडर क्षमता देखाउँछ। बुटलोडर आन्तरिक मेमोरीहरूबाट कार्यान्वयन गरिएको छ। कोड खण्ड μPROM मा स्थित छ, र डाटा खण्ड आन्तरिक ठूलो SRAM (LSRAM) मा स्थित छ।
नोट: Mi-V बुटलोडर Libero प्रोजेक्ट कसरी बनाउने र सफ्टकन्सोल प्रोजेक्ट कसरी बनाउने भन्ने बारे थप जानकारीको लागि, TU0775: PolarFire FPGA: Building a Mi-V प्रोसेसर सबसिस्टम ट्यूटोरियल हेर्नुहोस्।
चित्र १ ले डिजाइनको शीर्ष-स्तर ब्लक रेखाचित्र देखाउँछ।
चित्र १ • शीर्ष स्तरको ब्लक रेखाचित्र
चित्र १ मा देखाइए अनुसार, निम्न बिन्दुहरूले डिजाइनको डेटा प्रवाहको वर्णन गर्दछ:
- Mi-V प्रोसेसरले बुटलोडरलाई μPROM र नामित LSRAM बाट कार्यान्वयन गर्छ। बुटलोडरले CoreUARTapb ब्लक मार्फत GUI सँग इन्टरफेस गर्छ र आदेशहरूको लागि पर्खन्छ।
- जब GUI बाट SPI फ्ल्यास कार्यक्रम आदेश प्राप्त हुन्छ, बुटलोडरले GUI बाट प्राप्त लक्ष्य अनुप्रयोगको साथ SPI फ्ल्यास प्रोग्राम गर्दछ।
- जब बुट आदेश GUI बाट प्राप्त हुन्छ, बुटलोडरले SPI फ्ल्यासबाट DDR मा अनुप्रयोग कोड प्रतिलिपि गर्दछ र त्यसपछि DDR बाट कार्यान्वयन गर्दछ।
घडी संरचना
डिजाइनमा दुई घडी डोमेनहरू (४० मेगाहर्ट्ज र २० मेगाहर्ट्ज) छन्। अन-बोर्ड 40 MHz क्रिस्टल ओसिलेटर PF_CCC ब्लकमा जडान गरिएको छ जसले 20 MHz र 50 MHz घडीहरू उत्पन्न गर्दछ। 40 मेगाहर्ट्ज प्रणाली घडीले μPROM बाहेक पूर्ण Mi-V प्रोसेसर सबसिस्टम चलाउँछ। २० मेगाहर्ट्ज घडीले RTG20 μPROM र RTG40 μPROM APB इन्टरफेस चलाउँछ। RTG20 μPROM ले 4 MHz सम्मको घडी फ्रिक्वेन्सीलाई समर्थन गर्दछ। DDR_FIC AHB बस इन्टरफेसको लागि कन्फिगर गरिएको छ, जुन 4 MHz मा सञ्चालन हुन्छ। DDR मेमोरी 4 MHz मा काम गर्दछ।
चित्र २ ले घडीको संरचना देखाउँछ।
चित्र २ • घडीको संरचना
संरचना रिसेट गर्नुहोस्
POWER_ON_RESET_N र LOCK संकेतहरू ANDed छन्, र RTG4FDDRC_INIT ब्लक रिसेट गर्न आउटपुट संकेत (INIT_RESET_N) प्रयोग गरिन्छ। FDDR रिसेट रिलिज गरेपछि, FDDR नियन्त्रक प्रारम्भ हुन्छ, र त्यसपछि INIT_DONE संकेत जोडिएको छ। INIT_DONE संकेत Mi-V प्रोसेसर, परिधीय र डिजाइनमा अन्य ब्लकहरू रिसेट गर्न प्रयोग गरिन्छ।
चित्र ३ • संरचना रिसेट गर्नुहोस्
हार्डवेयर कार्यान्वयन
चित्र ४ ले Mi-V सन्दर्भ डिजाइनको Libero डिजाइन देखाउँछ।
चित्र ४ • स्मार्टडिजाइन मोड्युल
नोट: यस एप्लिकेसन नोटमा देखाइएको Libero SmartDesign स्क्रिनसट केवल चित्रण उद्देश्यको लागि हो। नवीनतम अद्यावधिकहरू र IP संस्करणहरू हेर्न Libero परियोजना खोल्नुहोस्।
आईपी ब्लकहरू
चित्र २ मा Mi-V प्रोसेसर उपप्रणाली सन्दर्भ डिजाइन र तिनीहरूको कार्यमा प्रयोग गरिएका IP ब्लकहरू सूचीबद्ध गर्नुहोस्।
तालिका २ • IP ब्लकहरू १
सबै IP प्रयोगकर्ता गाइडहरू र ह्यान्डबुकहरू Libero SoC -> Catalog बाट उपलब्ध छन्।
RTG4 μPROM ले 10,400 36-बिट शब्दहरू (डेटाको 374,400 बिट) सम्म भण्डारण गर्छ। यसले यन्त्र प्रोग्राम गरिसकेपछि सामान्य उपकरण सञ्चालनको समयमा मात्र पढ्ने अपरेसनहरूलाई समर्थन गर्दछ। MIV_RV32_C0 प्रोसेसर कोरमा निर्देशन ल्याउने एकाइ, एक कार्यान्वयन पाइपलाइन, र डाटा मेमोरी प्रणाली समावेश छ। MIV_RV32_C0 प्रोसेसर मेमोरी प्रणालीले निर्देशन क्यास र डाटा क्यास समावेश गर्दछ। MIV_RV32_C0 कोरले दुई बाह्य AHB इन्टरफेसहरू समावेश गर्दछ- AHB मेमोरी (MEM) बस मास्टर इन्टरफेस र AHB मेमोरी म्याप गरिएको I/O (MMIO) बस मास्टर इन्टरफेस। क्यास नियन्त्रकले निर्देशनहरू र डाटा क्यासहरू पुन: भर्न AHB MEM इन्टरफेस प्रयोग गर्दछ। AHB MMIO इन्टरफेस I/O बाह्य उपकरणहरूमा अनक्याच गरिएको पहुँचको लागि प्रयोग गरिन्छ।
AHB MMIO इन्टरफेस र MEM इन्टरफेसको मेमोरी नक्सा क्रमशः 0x60000000 देखि 0X6FFFFFFF र 0x80000000 देखि 0x8FFFFFFF हो। प्रोसेसरको रिसेट भेक्टर ठेगाना कन्फिगर योग्य छ। MIV_RV32_C0 को रिसेट एक सक्रिय-कम संकेत हो, जुन रिसेट सिंक्रोनाइजर मार्फत प्रणाली घडीसँग सिङ्कमा डि-एसर्टेड हुनुपर्छ।
MIV_RV32_C0 प्रोसेसरले AHB MEM इन्टरफेस प्रयोग गरेर अनुप्रयोग कार्यान्वयन मेमोरीमा पहुँच गर्छ। CoreAHBLite_C0_0 बस उदाहरण 16 दास स्लटहरू प्रदान गर्न कन्फिगर गरिएको छ, प्रत्येक आकार 1 MB। RTG μPROM मेमोरी, र RTG4FDDRC ब्लकहरू यस बसमा जोडिएका छन्। μPROM बुटलोडर अनुप्रयोग भण्डारण गर्न प्रयोग गरिन्छ।
MIV_RV32_C0 प्रोसेसरले 0x60000000 र 0x6FFFFFFF ठेगानाहरू बीचको डेटा लेनदेनलाई MMIO इन्टरफेसमा निर्देशित गर्दछ। MMIO इन्टरफेस CoreAHBLite_C1_0 बससँग यसको स्लेभ स्लटहरूमा जडान भएका बाह्य उपकरणहरूसँग सञ्चार गर्न जोडिएको छ। CoreAHBLite_C1_0 बस उदाहरण १६ दास स्लटहरू प्रदान गर्न कन्फिगर गरिएको छ, प्रत्येक आकार २५६ एमबी। UART, CoreSPI, र CoreGPIO परिधीयहरू CoreAHBLite_C16_256 बसमा CoreAHBTOAPB1 पुल र CoreAPB0 बस मार्फत जोडिएका छन्।
मेमोरी नक्सा
तालिका 3 ले सम्झना र बाह्य उपकरणहरूको मेमोरी नक्सा सूचीबद्ध गर्दछ।
तालिका ३ • मेमोरी नक्सा
सफ्टवेयर कार्यान्वयन
सन्दर्भ डिजाइन fileनिम्न सफ्टवेयर परियोजनाहरू समावेश गर्ने SoftConsole कार्यस्थान समावेश गर्दछ:
- बुटलोडर
- लक्ष्य आवेदन
बुटलोडर
बुटलोडर अनुप्रयोग उपकरण प्रोग्रामिङको समयमा μPROM मा प्रोग्राम गरिएको छ। बुटलोडरले निम्न कार्यहरू लागू गर्दछ:
- लक्षित अनुप्रयोगको साथ SPI फ्ल्यास प्रोग्राम गर्दै।
- लक्षित अनुप्रयोगलाई SPI फ्ल्यासबाट DDR3 मेमोरीमा प्रतिलिपि गर्दै।
- DDR3 मेमोरीमा उपलब्ध लक्ष्य अनुप्रयोगमा कार्यक्रम कार्यान्वयन स्विच गर्दै।
बुटलोडर अनुप्रयोगलाई स्ट्याकको रूपमा LSRAM सँग μPROM बाट कार्यान्वयन गर्नुपर्छ। यसैले, लिङ्कर लिपिमा रोम र RAM को ठेगानाहरू क्रमशः μPROM र नामित LSRAM को सुरु ठेगानामा सेट गरिएको छ। कोड खण्ड ROM बाट निष्पादित गरिएको छ र चित्र 5 मा देखाइए अनुसार डेटा खण्ड RAM बाट कार्यान्वयन गरिएको छ।
चित्र ५ • बुटलोडर लिङ्कर स्क्रिप्ट
लिङ्कर लिपि (microsemi-riscv-ram_rom.ld) मा उपलब्ध छ
SoftConsole_Project\mivrv32im-बुटलोडर डिजाइनको फोल्डर files.
लक्ष्य आवेदन
लक्षित एप्लिकेसनले अनबोर्ड LED 1, 2, 3, र 4 लाई झिम्क्याउँछ र UART सन्देशहरू छाप्छ। लक्ष्य अनुप्रयोग DDR3 मेमोरीबाट कार्यान्वयन हुनुपर्छ। तसर्थ, लिंकर लिपिमा कोड र स्ट्याक खण्डहरू चित्र 3 मा देखाइए अनुसार DDR6 मेमोरीको सुरु ठेगानामा सेट गरिएको छ।
चित्र 6 • लक्षित अनुप्रयोग लिङ्कर लिपि
लिङ्कर लिपि (microsemi-riscv-ram.ld) डिजाइनको SoftConsole_Project\miv-rv32imddr- अनुप्रयोग फोल्डरमा उपलब्ध छ। files.
हार्डवेयर सेटअप गर्दै
निम्न चरणहरूले हार्डवेयर कसरी सेटअप गर्ने भनेर वर्णन गर्दछ:
- सुनिश्चित गर्नुहोस् कि बोर्ड SW6 स्विच प्रयोग गरेर बन्द छ।
- RTG4 विकास किटमा जम्परहरू जडान गर्नुहोस्, निम्न तालिकामा देखाइएको छ:
तालिका ४ • जम्परहरूजम्पर बाट पिन गर्नुहोस् यसमा पिन गर्नुहोस् टिप्पणीहरू J11, J17, J19, J23, J26, J21, J32, र J27 1 2 पूर्वनिर्धारित J16 2 3 पूर्वनिर्धारित J33 1 2 पूर्वनिर्धारित 3 4 - होस्ट पीसीलाई USB केबल प्रयोग गरेर J47 कनेक्टरमा जडान गर्नुहोस्।
- सुनिश्चित गर्नुहोस् कि USB देखि UART ब्रिज ड्राइभरहरू स्वचालित रूपमा पत्ता लगाइएका छन्। यो होस्ट पीसी को उपकरण प्रबन्धक मा प्रमाणित गर्न सकिन्छ।
- चित्र 7 मा देखाइए अनुसार, COM13 को पोर्ट गुणहरूले देखाउँदछ कि यो USB सिरियल कन्भर्टर C मा जडान गरिएको छ। त्यसैले, COM13 यस पूर्वमा चयन गरिएको छ।ample। COM पोर्ट नम्बर प्रणाली विशिष्ट छ।
चित्र 7 • यन्त्र प्रबन्धक
नोट: यदि USB देखि UART ब्रिज ड्राइभरहरू स्थापना गरिएको छैन भने, बाट ड्राइभरहरू डाउनलोड र स्थापना गर्नुहोस् www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip. - J9 कनेक्टरमा बिजुली आपूर्ति जडान गर्नुहोस् र पावर सप्लाई स्विच, SW6 मा स्विच गर्नुहोस्।
चित्र 8 • RTG4 विकास किट
डेमो चलिरहेको छ
यस अध्यायले सन्दर्भ डिजाइनको साथ RTG4 यन्त्रलाई प्रोग्राम गर्ने चरणहरू वर्णन गर्दछ, लक्ष्य अनुप्रयोगसँग SPI फ्ल्यास प्रोग्रामिङ गर्ने, र Mi-V बुटलोडर GUI प्रयोग गरेर DDR मेमोरीबाट लक्षित अनुप्रयोग बुट गर्ने।
डेमो चलाउँदा निम्न चरणहरू समावेश छन्:
- RTG4 उपकरणको प्रोग्रामिङ, पृष्ठ 11
- Mi-V बुटलोडर चलाउँदै, पृष्ठ 11
RTG4 उपकरण प्रोग्रामिङ
RTG4 यन्त्रलाई FlashPro Express वा Libero SOC प्रयोग गरेर प्रोग्राम गर्न सकिन्छ।
- काम संग RTG4 विकास किट कार्यक्रम गर्न file डिजाइन को एक भाग को रूप मा प्रदान fileफ्ल्याशप्रो एक्सप्रेस सफ्टवेयर प्रयोग गर्दै, परिशिष्ट १: फ्ल्याशप्रो एक्सप्रेस प्रयोग गरी यन्त्रको प्रोग्रामिङ, पृष्ठ १४ मा हेर्नुहोस्।
- Libero SoC प्रयोग गरेर यन्त्रलाई प्रोग्राम गर्न, परिशिष्ट 2: Libero SoC को प्रयोग गरेर यन्त्रको प्रोग्रामिङ, पृष्ठ 17 हेर्नुहोस्।
Mi-V बुटलोडर चलाउँदै
प्रोग्रामिङको सफल समापनमा, यी चरणहरू पालना गर्नुहोस्:
- setup.exe चलाउनुहोस् file निम्न डिजाइनमा उपलब्ध छ files स्थान।
<$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4 - बूटलोडर GUI अनुप्रयोग स्थापना गर्न स्थापना विजार्ड पछ्याउनुहोस्।
चित्र 9 ले RTG4 Mi-V बुटलोडर GUI देखाउँछ।
चित्र 9 • Mi-V बुटलोडर GUI - चित्र 7 मा देखाइए अनुसार USB सिरियल कन्भर्टर C मा जडान भएको COM पोर्ट चयन गर्नुहोस्।
- जडान बटन क्लिक गर्नुहोस्। सफल जडान पछि रातो सूचक चित्र 10 मा देखाइए अनुसार हरियो हुन्छ।
चित्र 10 • COM पोर्ट जडान गर्नुहोस् - आयात बटन क्लिक गर्नुहोस् र लक्षित अनुप्रयोग चयन गर्नुहोस् file (बिन)। आयात पछि, को बाटो file चित्र 11 मा देखाइए अनुसार GUI मा प्रदर्शित हुन्छ।
<$Download_Directory>\rtg4_ac490_df\Source_files
चित्र 11 • लक्ष्य अनुप्रयोग आयात गर्नुहोस् File - चित्र 11 मा देखाइए अनुसार, SPI फ्ल्यासमा लक्षित अनुप्रयोग प्रोग्राम गर्न प्रोग्राम SPI फ्ल्यास विकल्पमा क्लिक गर्नुहोस्। चित्र 12 मा देखाइए अनुसार SPI फ्ल्यास प्रोग्राम गरिसकेपछि पप-अप प्रदर्शित हुन्छ। ठीक क्लिक गर्नुहोस्।
चित्र 12 • SPI फ्ल्यास प्रोग्राम गरिएको - SPI फ्ल्यासबाट DDR3 मेमोरीमा एप प्रतिलिपि गर्न र DDR3 मेमोरीबाट एप्लिकेसन कार्यान्वयन गर्न सुरु गर्न स्टार्ट बुट विकल्प चयन गर्नुहोस्। DDR3 मेमोरीबाट लक्षित एप्लिकेसनको सफल बुटिङ पछि, एप्लिकेसनले UART सन्देशहरू प्रिन्ट गर्छ र चित्र 1 मा देखाइएको LED2, 3, 4, र 13 अन-बोर्ड प्रयोगकर्तालाई झिम्काउँछ।
चित्र 13 • DDR बाट आवेदन कार्यान्वयन गर्नुहोस् - अनुप्रयोग DDR3 मेमोरीबाट चलिरहेको छ र यसले डेमो समाप्त गर्दछ। Mi-V बुटलोडर GUI बन्द गर्नुहोस्।
FlashPro एक्सप्रेस प्रयोग गरेर उपकरण प्रोग्रामिंग
यो खण्डले प्रोग्रामिङ कार्यको साथ RTG4 यन्त्रलाई कसरी प्रोग्राम गर्ने भनेर वर्णन गर्दछ file FlashPro एक्सप्रेस प्रयोग गर्दै।
उपकरण प्रोग्राम गर्न, निम्न चरणहरू प्रदर्शन गर्नुहोस्:
- सुनिश्चित गर्नुहोस् कि बोर्डमा जम्पर सेटिङहरू UG3 को तालिका 0617 मा सूचीबद्ध जस्तै छन्:
RTG4 विकास किट प्रयोगकर्ता गाइड। - वैकल्पिक रूपमा, जम्पर J32 लाई एम्बेडेड FlashPro2 प्रयोग गर्न पूर्वनिर्धारित जम्पर सेटिङको सट्टा बाह्य FlashPro3, FlashPro4, वा FlashPro5 प्रोग्रामर प्रयोग गर्दा पिन 6-5 जडान गर्न सेट गर्न सकिन्छ।
नोट: जम्पर जडान गर्दा बिजुली आपूर्ति स्विच, SW6 बन्द गर्नुपर्छ। - पावर सप्लाई केबललाई बोर्डमा J9 कनेक्टरमा जडान गर्नुहोस्।
- पावर सप्लाई स्विच SW6 मा पावर।
- यदि इम्बेडेड FlashPro5 प्रयोग गर्दै हुनुहुन्छ भने, USB केबल कनेक्टर J47 र होस्ट PC मा जडान गर्नुहोस्।
वैकल्पिक रूपमा, यदि बाह्य प्रोग्रामर प्रयोग गर्दै हुनुहुन्छ भने, रिबन केबललाई J मा जडान गर्नुहोस्TAG हेडर J22 र प्रोग्रामरलाई होस्ट पीसीमा जडान गर्नुहोस्। - होस्ट पीसीमा, FlashPro एक्सप्रेस सफ्टवेयर सुरु गर्नुहोस्।
- नयाँ क्लिक गर्नुहोस् वा निम्न चित्रमा देखाइए अनुसार नयाँ रोजगार परियोजना सिर्जना गर्न परियोजना मेनुबाट FlashPro Express Job बाट New Job Project चयन गर्नुहोस्।
चित्र 14 • FlashPro एक्सप्रेस काम परियोजना - FlashPro Express Job संवाद बक्सबाट नयाँ काम परियोजनामा निम्न प्रविष्ट गर्नुहोस्:
- प्रोग्रामिङ काम file: ब्राउज क्लिक गर्नुहोस्, र .job भएको स्थानमा नेभिगेट गर्नुहोस् file स्थित छ र चयन गर्नुहोस् file। पूर्वनिर्धारित स्थान हो: \rtg4_ac490_df\Programming_Job
- FlashPro एक्सप्रेस कार्य परियोजना स्थान: ब्राउज क्लिक गर्नुहोस् र इच्छित FlashPro एक्सप्रेस परियोजना स्थानमा नेभिगेट गर्नुहोस्।
चित्र १२ • FlashPro Express Job बाट नयाँ रोजगार परियोजना
- ठीक क्लिक गर्नुहोस्। आवश्यक प्रोग्रामिंग file चयन गरिएको छ र उपकरणमा प्रोग्राम गर्न तयार छ।
- FlashPro एक्सप्रेस विन्डो निम्न चित्रमा देखाइएको रूपमा देखा पर्दछ। प्रोग्रामर फिल्डमा प्रोग्रामर नम्बर देखा परेको पुष्टि गर्नुहोस्। यदि यो छैन भने, बोर्ड जडानहरू पुष्टि गर्नुहोस् र रिफ्रेस/पुनः स्क्यान प्रोग्रामरहरूमा क्लिक गर्नुहोस्।
चित्र 16 • यन्त्रको प्रोग्रामिङ - RUN मा क्लिक गर्नुहोस्। जब यन्त्र सफलतापूर्वक प्रोग्राम गरिएको छ, निम्न चित्रमा देखाइए अनुसार रन पास गरिएको स्थिति प्रदर्शित हुन्छ।
चित्र 17 • FlashPro एक्सप्रेस - रन पास भयो - FlashPro एक्सप्रेस बन्द गर्नुहोस् वा प्रोजेक्ट ट्याबमा बाहिर निस्कनुहोस् क्लिक गर्नुहोस्।
Libero SoC प्रयोग गरेर यन्त्र प्रोग्रामिङ
सन्दर्भ डिजाइन files मा Libero SoC प्रयोग गरेर सिर्जना गरिएको Mi-V प्रोसेसर सबसिस्टम परियोजना समावेश छ। RTG4 उपकरण Libero SoC प्रयोग गरेर प्रोग्राम गर्न सकिन्छ। Libero SoC परियोजना सिन्थेसिस, स्थान र मार्ग, समय प्रमाणीकरण, FPGA एरे डाटा जेनेरेसन, अपडेट μPROM मेमोरी सामग्री, Bitstream जेनेरेसन, FPGA प्रोग्रामिङबाट पूर्ण रूपमा निर्मित र सञ्चालित छ।
Libero डिजाइन प्रवाह निम्न चित्रमा देखाइएको छ।
चित्र 18 • Libero डिजाइन प्रवाह
RTG4 यन्त्रलाई प्रोग्राम गर्न, Mi-V प्रोसेसर सबसिस्टम परियोजना Libero SoC मा खोलिएको हुनुपर्छ र निम्न चरणहरू पुन: चलाउनु पर्छ:
- uPROM मेमोरी सामग्री अपडेट गर्नुहोस्: यस चरणमा, μPROM बुटलोडर अनुप्रयोगसँग प्रोग्राम गरिएको छ।
- बिटस्ट्रीम जेनेरेसन: यस चरणमा, काम file RTG4 उपकरणको लागि उत्पन्न गरिएको छ।
- FPGA प्रोग्रामिङ: यस चरणमा, RTG4 उपकरण काम प्रयोग गरेर प्रोग्राम गरिएको छ file.
यी चरणहरू पालना गर्नुहोस्:
- Libero डिजाइन फ्लोबाट, uPROM मेमोरी सामग्री अपडेट गर्नुहोस् चयन गर्नुहोस्।
- Add विकल्प प्रयोग गरेर ग्राहक सिर्जना गर्नुहोस्।
- ग्राहक चयन गर्नुहोस् र त्यसपछि सम्पादन विकल्प छान्नुहोस्।
- बाट सामग्री चयन गर्नुहोस् file र त्यसपछि चित्र 19 मा देखाइए अनुसार ब्राउज विकल्प चयन गर्नुहोस्।
चित्र 19 • डाटा भण्डारण क्लाइन्ट सम्पादन गर्नुहोस् - निम्न डिजाइनमा नेभिगेट गर्नुहोस् files स्थान र miv-rv32im-bootloader.hex चयन गर्नुहोस् file चित्र २० मा देखाइए अनुसार। <$Download_Directory>\rtg20_ac4_df
- सेट गर्नुहोस् File Intel-Hex (*.hex) को रूपमा टाइप गर्नुहोस्।
- परियोजना डाइरेक्टरीबाट सापेक्ष मार्ग प्रयोग गर्नुहोस् चयन गर्नुहोस्।
- ठीक क्लिक गर्नुहोस्।
चित्र 20 • मेमोरी आयात गर्नुहोस् File
- ठीक क्लिक गर्नुहोस्।
μPROM सामग्री अद्यावधिक गरिएको छ। - चित्र 21 मा देखाइए अनुसार बिटस्ट्रिम उत्पन्न गर्नुहोस् डबल-क्लिक गर्नुहोस्।
चित्र 21 • Bitstream उत्पन्न गर्नुहोस् - चित्र 21 मा देखाइएको यन्त्रलाई प्रोग्राम गर्नको लागि रन प्रोग्राम एक्शनमा डबल-क्लिक गर्नुहोस्।
RTG4 उपकरण प्रोग्राम गरिएको छ। रनिङ द डेमो हेर्नुहोस्, पृष्ठ ११।
TCL लिपि चलाउँदै
TCL स्क्रिप्ट डिजाइन मा प्रदान गरिएको छ fileनिर्देशिका TCL_Scripts अन्तर्गत s फोल्डर। यदि आवश्यक छ भने, डिजाइन प्रवाहलाई डिजाइन कार्यान्वयनदेखि कामको उत्पादनसम्म पुन: उत्पादन गर्न सकिन्छ file.
TCL चलाउन, तलका चरणहरू पालना गर्नुहोस्:
- Libero सफ्टवेयर सुरु गर्नुहोस्।
- परियोजना चयन गर्नुहोस् > स्क्रिप्ट कार्यान्वयन गर्नुहोस् ...।
- ब्राउज क्लिक गर्नुहोस् र डाउनलोड गरिएको TCL_Scripts डाइरेक्टरीबाट script.tcl चयन गर्नुहोस्।
- चलाउनुहोस् क्लिक गर्नुहोस्।
TCL स्क्रिप्टको सफल कार्यान्वयन पछि, Libero परियोजना TCL_Scripts डाइरेक्टरी भित्र सिर्जना गरिएको छ।
TCL स्क्रिप्टहरूको बारेमा थप जानकारीको लागि, rtg4_ac490_df/TCL_Scripts/readme.txt हेर्नुहोस्।
TCL आदेशहरूमा थप विवरणहरूको लागि Libero® SoC TCL आदेश सन्दर्भ गाइड हेर्नुहोस्। सम्पर्क गर्नुहोस्
TCL स्क्रिप्ट चलाउँदा सामना गर्ने कुनै पनि प्रश्नहरूको लागि प्राविधिक समर्थन।
Microsemi ले यहाँ समावेश जानकारी वा कुनै विशेष उद्देश्यको लागि यसको उत्पादन र सेवाहरूको उपयुक्तताको सम्बन्धमा कुनै वारेन्टी, प्रतिनिधित्व, वा ग्यारेन्टी गर्दैन, न त Microsemi ले कुनै पनि उत्पादन वा सर्किटको प्रयोग वा प्रयोगबाट उत्पन्न हुने कुनै दायित्वलाई ग्रहण गर्छ। यहाँ अन्तर्गत बिक्री गरिएका उत्पादनहरू र Microsemi द्वारा बेचिएका अन्य उत्पादनहरू सीमित परीक्षणको अधीनमा छन् र मिसन-क्रिटिकल उपकरण वा अनुप्रयोगहरूसँग संयोजनमा प्रयोग गर्नु हुँदैन। कुनै पनि कार्यसम्पादन विशिष्टताहरू भरपर्दो मानिन्छ तर प्रमाणित गरिएको छैन, र क्रेताले उत्पादनहरूको सबै प्रदर्शन र अन्य परीक्षणहरू सञ्चालन र पूरा गर्नुपर्छ, एक्लै र सँगै, वा कुनै पनि अन्त-उत्पादनहरूमा स्थापित। क्रेता माइक्रोसेमी द्वारा प्रदान गरिएको कुनै पनि डाटा र कार्यसम्पादन विशिष्टता वा प्यारामिटरहरूमा भर पर्दैन। कुनै पनि उत्पादनको उपयुक्तता स्वतन्त्र रूपमा निर्धारण गर्न र परीक्षण र प्रमाणित गर्न यो क्रेताको जिम्मेवारी हो। Microsemi द्वारा यहाँ प्रदान गरिएको जानकारी "जस्तो छ, जहाँ छ" र सबै त्रुटिहरू सहित प्रदान गरिएको छ, र त्यस्ता जानकारीसँग सम्बन्धित सम्पूर्ण जोखिम पूर्ण रूपमा क्रेतासँग हुन्छ। Microsemi ले कुनै पनि पक्षलाई कुनै पनि प्याटेन्ट अधिकार, इजाजतपत्र, वा अन्य कुनै आईपी अधिकारहरू, स्पष्ट रूपमा वा अस्पष्ट रूपमा प्रदान गर्दैन, चाहे त्यस्ता जानकारी आफैं वा त्यस्ता जानकारीद्वारा वर्णन गरिएको कुनै पनि कुराको सम्बन्धमा। यस कागजातमा प्रदान गरिएको जानकारी माइक्रोसेमीको स्वामित्वमा छ, र माइक्रोसेमीले यस कागजातमा वा कुनै पनि उत्पादन र सेवाहरूमा सूचना बिना कुनै पनि समयमा कुनै पनि परिवर्तन गर्ने अधिकार सुरक्षित गर्दछ।
Microsemi को बारेमा
Microsemi, Microchip Technology Inc. (Nasdaq: MCHP) को पूर्ण स्वामित्वमा रहेको सहायक कम्पनीले एयरोस्पेस र रक्षा, सञ्चार, डाटा सेन्टर र औद्योगिक बजारहरूको लागि अर्धचालक र प्रणाली समाधानहरूको विस्तृत पोर्टफोलियो प्रदान गर्दछ। उत्पादनहरूमा उच्च-प्रदर्शन र विकिरण-कठोर एनालॉग मिश्रित-सिग्नल एकीकृत सर्किटहरू, FPGAs, SoCs र ASICs समावेश छन्; शक्ति व्यवस्थापन उत्पादनहरू; समय र सिंक्रोनाइजेसन उपकरणहरू र सटीक समय समाधानहरू, समयको लागि विश्व मानक सेट गर्दै; आवाज प्रशोधन उपकरणहरू; आरएफ समाधान; अलग घटक; इन्टरप्राइज भण्डारण र सञ्चार समाधान, सुरक्षा प्रविधिहरू र स्केलेबल एन्टि-टीamper उत्पादनहरू; इथरनेट समाधान; पावर-ओभर-इथरनेट आईसी र मिडस्प्यान्स; साथै अनुकूलन डिजाइन क्षमताहरू र सेवाहरू। मा थप जान्नुहोस् www.microsemi.com.
माइक्रोसेमी मुख्यालय
एक उद्यम, Aliso Viejo,
CA 92656 संयुक्त राज्य अमेरिका
संयुक्त राज्य अमेरिका भित्र: +1 ८००-५५५-०१९९
संयुक्त राज्य अमेरिका बाहिर: +1 ८००-५५५-०१९९
बिक्री: +1 ८००-५५५-०१९९
फ्याक्स: +1 ८००-५५५-०१९९
इमेल: sales.support@microsemi.com
www.microsemi.com
©2021 Microsemi, Microchip Technology Inc को पूर्ण स्वामित्वमा रहेको सहायक कम्पनी। सबै अधिकार सुरक्षित। Microsemi र Microsemi लोगो Microsemi Corporation का दर्ता ट्रेडमार्क हुन्। अन्य सबै ट्रेडमार्क र सेवा चिन्हहरू तिनीहरूका सम्बन्धित मालिकहरूको सम्पत्ति हुन्
कागजातहरू / स्रोतहरू
![]() |
Microsemi AC490 RTG4 FPGA: Mi-V प्रोसेसर सबसिस्टम निर्माण गर्दै [pdf] प्रयोगकर्ता गाइड AC490 RTG4 FPGA Mi-V प्रोसेसर सबसिस्टम निर्माण गर्दै, AC490 RTG4, FPGA एक Mi-V प्रोसेसर सबसिस्टम निर्माण गर्दै, Mi-V प्रोसेसर सबसिस्टम |