Բովանդակություն թաքցնել
1 Microsemi AC490 RTG4 FPGA. Mi-V պրոցեսորային ենթահամակարգի կառուցում
2 Mi-V պրոցեսորային ենթահամակարգի կառուցում
2.1 Դիզայնի նկարագրություն
2.2 Ծրագրային ապահովման ներդրում
3 Սարքավորման կարգավորում
4 Դեմոյի վարում
5 Սարքի ծրագրավորում՝ օգտագործելով Libero SoC
6 TCL սցենարի գործարկում
7 Փաստաթղթեր / ռեսուրսներ
7.1 Հղումներ
8 Առնչվող գրառումներ

Microsemi պատկերանշան

Microsemi AC490 RTG4 FPGA. Mi-V պրոցեսորային ենթահամակարգի կառուցում

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem

Վերանայման պատմություն

Վերանայման պատմությունը նկարագրում է այն փոփոխությունները, որոնք իրականացվել են փաստաթղթում: Փոփոխությունները թվարկված են վերանայմամբ՝ սկսած ամենաարդիական հրապարակումից:

Վերանայում 3.0

Ստորև ներկայացված է այս վերանայման մեջ կատարված փոփոխությունների ամփոփագիրը:

  • Թարմացվել է Libero SoC v2021.2 փաստաթուղթը:
  • Թարմացվել է Նկար 1, էջ 3-ից մինչև Նկար 3, էջ 5:
  • Փոխարինված է Նկար 4, էջ 5, Նկար 5, էջ 7 և Նկար 18, էջ 17:
  • Թարմացված Աղյուսակ 2, էջ 6 և Աղյուսակ 3, էջ 7:
  • Ավելացվեց Հավելված 1. Սարքի ծրագրավորում FlashPro Express-ի միջոցով, էջ 14:
  • Ավելացվեց Հավելված 3. TCL Script-ի գործարկում, էջ 20:
  • Հեռացվել է Libero տարբերակի համարների հղումները:

Վերանայում 2.0
Ստորև ներկայացված է այս վերանայման մեջ կատարված փոփոխությունների ամփոփագիրը:

  • COM պորտի ընտրության մասին տեղեկատվություն ավելացվել է Սարքաշարի կարգավորումում, էջ 9:
  • Թարմացվել է, թե ինչպես ընտրել համապատասխան COM պորտը «Դեմո»-ի գործարկումում, էջ 11:

Վերանայում 1.0
Փաստաթղթի առաջին հրապարակումը.

Mi-V պրոցեսորային ենթահամակարգի կառուցում

Microchip-ն առաջարկում է Mi-V պրոցեսորի IP, 32-բիթանոց RISC-V պրոցեսոր և ծրագրային գործիքների շղթա՝ RISC-V պրոցեսորի վրա հիմնված դիզայն մշակելու համար: RISC-V-ը՝ ստանդարտ բաց հրահանգների հավաքածուի ճարտարապետություն (ISA), որը գտնվում է RISC-V հիմնադրամի կառավարման ներքո, առաջարկում է բազմաթիվ առավելություններ, որոնք ներառում են բաց կոդով համայնքին հնարավորություն տալով փորձարկել և բարելավել միջուկները ավելի արագ տեմպերով, քան փակ ISA-ները:
RTG4® FPGA-ներն աջակցում են Mi-V փափուկ պրոցեսորին՝ օգտատերերի հավելվածները գործարկելու համար: Այս հավելվածի նշումը նկարագրում է, թե ինչպես կարելի է կառուցել Mi-V պրոցեսորային ենթահամակարգ, որպեսզի օգտագործողի հավելվածը գործարկվի նշանակված գործվածքային RAM-ներից կամ DDR հիշողությունից:

Դիզայնի պահանջներ
Հետևյալ աղյուսակում թվարկված են ապարատային և ծրագրային ապահովման պահանջները ցուցադրման գործարկման համար:

Աղյուսակ 1 • Դիզայնի պահանջներ

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-21

Ծրագրային ապահովում

  • Libero® System-on-Chip (SoC)
  • FlashPro Express
  • SoftConsole

Նշում. Տե՛ս readme.txt file նախատեսված է նախագծում files այս հղման դիզայնով օգտագործվող ծրագրաշարի տարբերակների համար:

Նշում. Այս ուղեցույցում ցուցադրված Libero SmartDesign-ի և կազմաձևման էկրանի նկարները միայն նկարազարդման նպատակով են:
Բացեք Libero դիզայնը՝ վերջին թարմացումները տեսնելու համար:

Նախադրյալներ

Նախքան սկսելը.

  1. Ներբեռնեք և տեղադրեք Libero SoC-ը (ինչպես նշված է webկայք այս դիզայնի համար) հյուրընկալող համակարգչի վրա հետևյալ վայրից. https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
  2. Դեմո դիզայնի համար fileներբեռնման հղում. http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df
Դիզայնի նկարագրություն

RTG4 μPROM-ի չափը 57 ԿԲ է: Օգտատիրոջ հավելվածները, որոնք չեն գերազանցում μPROM չափը, կարող են պահվել μPROM-ում և գործարկվել ներքին Large SRAM հիշողություններից (LSRAM): Օգտատիրոջ հավելվածները, որոնք գերազանցում են μPROM չափը, պետք է պահվեն արտաքին չցնդող հիշողության մեջ: Այս դեպքում, μPROM-ից գործարկվող bootloader-ը պահանջվում է ներքին կամ արտաքին SRAM հիշողությունները նպատակային հավելվածով սկզբնավորելու համար ոչ անկայուն հիշողությունից:
Հղման դիզայնը ցույց է տալիս բեռնիչի կարողությունը՝ պատճենելու թիրախային հավելվածը (7 ԿԲ չափի) SPI ֆլեշ-ից DDR հիշողություն և գործարկելու DDR հիշողությունից: Bootloader-ը կատարվում է ներքին հիշողություններից: Կոդի բաժինը գտնվում է μPROM-ում, իսկ տվյալների բաժինը՝ ներքին Large SRAM-ում (LSRAM):

Նշում. Լրացուցիչ տեղեկությունների համար, թե ինչպես կառուցել Mi-V bootloader Libero նախագիծը և ինչպես կառուցել SoftConsole նախագիծը, տես TU0775: PolarFire FPGA. Mi-V Processor Subsystem Tutorial-ի կառուցում:
Նկար 1-ը ցույց է տալիս դիզայնի վերին մակարդակի բլոկային դիագրամը:

Նկար 1 • Վերին մակարդակի բլոկային դիագրամ

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-1

Ինչպես ցույց է տրված Նկար 1-ում, հետևյալ կետերը նկարագրում են դիզայնի տվյալների հոսքը.

  • Mi-V պրոցեսորը գործարկում է բեռնիչը μPROM-ից և նշանակված LSRAM-ներից: Bootloader-ը ինտերֆեյս է GUI-ի հետ CoreUARTapb բլոկի միջոցով և սպասում է հրամաններին:
  • Երբ SPI ֆլեշ ծրագրի հրամանը ստացվում է GUI-ից, bootloader-ը ծրագրավորում է SPI ֆլեշ-ը GUI-ից ստացված թիրախային հավելվածով:
  • Երբ boot հրամանը ստացվում է GUI-ից, bootloader-ը պատճենում է հավելվածի կոդը SPI ֆլեշ-ից DDR-ում, այնուհետև այն կատարում է DDR-ից:

Ժամացույցի կառուցվածք
Դիզայնում կա երկու ժամացույցի տիրույթ (40 ՄՀց և 20 ՄՀց): Ներքին 50 ՄՀց բյուրեղյա տատանիչը միացված է PF_CCC բլոկին, որն առաջացնում է 40 ՄՀց և 20 ՄՀց ժամացույցներ: 40 ՄՀց համակարգի ժամացույցը վարում է Mi-V պրոցեսորի ամբողջական ենթահամակարգը, բացառությամբ μPROM-ի: 20 ՄՀց ժամացույցը վարում է RTG4 μPROM և RTG4 μPROM APB միջերեսը: RTG4 μPROM-ն ապահովում է մինչև 30 ՄՀց ժամացույցի հաճախականություն: DDR_FIC-ը կազմաձևված է AHB ավտոբուսի ինտերֆեյսի համար, որն աշխատում է 40 ՄՀց հաճախականությամբ: DDR հիշողությունը աշխատում է 320 ՄՀց հաճախականությամբ:
Նկար 2-ը ցույց է տալիս ժամացույցի կառուցվածքը:

Նկար 2 • Ժամացույցի կառուցվածք

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-2

Վերականգնել կառուցվածքը
POWER_ON_RESET_N և LOCK ազդանշանները AND են, իսկ ելքային ազդանշանը (INIT_RESET_N) օգտագործվում է RTG4FDDRC_INIT բլոկը վերականգնելու համար: FDDR-ի վերակայումն ազատելուց հետո FDDR կարգավորիչը սկզբնավորվում է, այնուհետև հաստատվում է INIT_DONE ազդանշանը: INIT_DONE ազդանշանն օգտագործվում է Mi-V պրոցեսորի, ծայրամասային սարքերի և դիզայնի այլ բլոկների վերակայման համար:

Նկար 3 • Վերականգնել կառուցվածքը

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-3

Սարքավորումների ներդրում
Նկար 4-ը ցույց է տալիս Mi-V հղման դիզայնի Libero դիզայնը:

Նկար 4 • SmartDesign մոդուլ

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-4

Նշում. Այս հավելվածի գրառման մեջ ցուցադրված Libero SmartDesign սքրինշոթը միայն պատկերազարդման նպատակով է: Բացեք Libero նախագիծը՝ տեսնելու վերջին թարմացումները և IP տարբերակները:

IP բլոկներ
Նկար 2-ում ներկայացված են Mi-V պրոցեսորի ենթահամակարգի հղման նախագծման մեջ օգտագործվող IP բլոկները և դրանց գործառույթը:

Աղյուսակ 2 • IP բլոկներ1

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-22

IP օգտագործողի բոլոր ուղեցույցները և ձեռնարկները հասանելի են Libero SoC -> Catalog-ից:

RTG4 μPROM-ը պահում է մինչև 10,400 36-բիթանոց բառ (374,400 բիթ տվյալներ): Այն աջակցում է միայն կարդալու գործողությունները սարքի նորմալ շահագործման ժամանակ սարքի ծրագրավորումից հետո: MIV_RV32_C0 պրոցեսորային միջուկը ներառում է հրահանգների բեռնման միավոր, կատարման խողովակաշար և տվյալների հիշողության համակարգ: MIV_RV32_C0 պրոցեսորային հիշողության համակարգը ներառում է հրահանգների քեշ և տվյալների քեշ: MIV_RV32_C0 միջուկը ներառում է երկու արտաքին AHB ինտերֆեյս՝ AHB հիշողության (MEM) ավտոբուսի հիմնական միջերեսը և AHB Memory Mapped I/O (MMIO) ավտոբուսի հիմնական միջերեսը: Քեշի կարգավորիչը օգտագործում է AHB MEM ինտերֆեյսը հրահանգները և տվյալների քեշերը լցնելու համար: AHB MMIO ինտերֆեյսը օգտագործվում է I/O ծայրամասային սարքերին չքեշավորված մուտքի համար:

AHB MMIO ինտերֆեյսի և MEM ինտերֆեյսի հիշողության քարտեզները համապատասխանաբար 0x60000000-ից 0X6FFFFFF և 0x80000000-ից 0x8FFFFFFF են: Պրոցեսորի վերակայման վեկտորի հասցեն կարգավորելի է: MIV_RV32_C0-ի վերակայումը ակտիվ-ցածր ազդանշան է, որը պետք է չհաստատվի համակարգի ժամացույցի հետ համաժամանակացվող վերակայման սինխրոնիզատորի միջոցով:

MIV_RV32_C0 պրոցեսորը մուտք է գործում հավելվածի կատարման հիշողություն՝ օգտագործելով AHB MEM ինտերֆեյսը: CoreAHBLite_C0_0 ավտոբուսի օրինակը կազմաձևված է ապահովելու 16 slave slots, յուրաքանչյուրը 1 ՄԲ չափի: RTG μPROM հիշողությունը և RTG4FDDRC ​​բլոկները միացված են այս ավտոբուսին: μPROM-ն օգտագործվում է bootloader հավելվածը պահելու համար:

MIV_RV32_C0 պրոցեսորն ուղղորդում է տվյալների գործարքները 0x60000000 և 0x6FFFFFFF հասցեների միջև դեպի MMIO միջերես: MMIO ինտերֆեյսը միացված է CoreAHBLite_C1_0 ավտոբուսին, որպեսզի հաղորդակցվի ծայրամասային սարքերի հետ, որոնք միացված են իր slave slots-ին: CoreAHBLite_C1_0 ավտոբուսի օրինակը կազմաձևված է ապահովելու 16 slave slots, յուրաքանչյուրը 256 ՄԲ չափով: UART, CoreSPI և CoreGPIO ծայրամասային սարքերը միացված են CoreAHBLite_C1_0 ավտոբուսին CoreAHBTOAPB3 կամրջի և CoreAPB3 ավտոբուսի միջոցով:

Հիշողության քարտեզ
Աղյուսակ 3-ում ներկայացված են հիշողությունների և ծայրամասային սարքերի հիշողության քարտեզը:

Աղյուսակ 3 • Հիշողության քարտեզ

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-23

Ծրագրային ապահովման ներդրում

Հղման ձևավորում fileներառում է SoftConsole աշխատանքային տարածքը, որը պարունակում է հետևյալ ծրագրային նախագծերը.

  • Bootloader
  • Թիրախային հայտ

Bootloader
Բեռնախցիկի հավելվածը ծրագրավորվում է μPROM-ի վրա սարքի ծրագրավորման ժամանակ: Bootloader-ն իրականացնում է հետևյալ գործառույթները.

  • SPI Flash-ի ծրագրավորում թիրախային հավելվածով:
  • Թիրախային հավելվածը SPI Flash-ից DDR3 հիշողության պատճենում:
  • Ծրագրի կատարման անցում DDR3 հիշողության մեջ հասանելի թիրախային հավելվածին:
    Bootloader հավելվածը պետք է կատարվի μPROM-ից՝ LSRAM-ով որպես կույտ: Հետևաբար, կապող սկրիպտում ROM-ի և RAM-ի հասցեները տեղադրվում են համապատասխանաբար μPROM-ի մեկնարկային հասցեին և նշանակված LSRAM-ներին: Կոդի բաժինը կատարվում է ROM-ից, իսկ տվյալների բաժինը՝ RAM-ից, ինչպես ցույց է տրված Նկար 5-ում:

Նկար 5 • Bootloader Linker Script

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-24

Կապակցող սկրիպտը (microsemi-riscv-ram_rom.ld) հասանելի է
Դիզայնի SoftConsole_Project\mivrv32im-bootloader թղթապանակ files.

Թիրախային հայտ
Թիրախային հավելվածը թարթում է 1, 2, 3 և 4 ներկառուցված LED-ները և տպում UART հաղորդագրություններ: Թիրախային հավելվածը պետք է կատարվի DDR3 հիշողությունից: Հետևաբար, կապակցող սկրիպտի կոդի և կույտի բաժինները դրված են DDR3 հիշողության մեկնարկային հասցեին, ինչպես ցույց է տրված Նկար 6-ում:

Նկար 6 • Target Application Linker Script

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-5

Կապակցող սկրիպտը (microsemi-riscv-ram.ld) հասանելի է դիզայնի SoftConsole_Project\miv-rv32imddr- հավելվածի պանակում: files.

Սարքավորման կարգավորում

Հետևյալ քայլերը նկարագրում են, թե ինչպես կարգավորել սարքավորումը.

  1. Համոզվեք, որ տախտակն անջատված է SW6 անջատիչի միջոցով:
  2. Միացրեք RTG4 մշակման հավաքածուի ցատկերները, ինչպես ցույց է տրված հետևյալ աղյուսակում.
    Աղյուսակ 4 • Թռիչքներ
    Թռիչք Ամրացնել From Pin To Մեկնաբանություններ
    J11, J17, J19, J23, J26, J21, J32 և J27 1 2 Կանխադրված
    J16 2 3 Կանխադրված
    J33 1 2 Կանխադրված
    3 4
  3. Միացրեք ընդունող համակարգիչը J47 միակցիչին USB մալուխի միջոցով:
  4. Համոզվեք, որ USB-ից դեպի UART կամուրջի վարորդներն ավտոմատ կերպով հայտնաբերված են: Սա կարող է ստուգվել հյուրընկալող ԱՀ-ի սարքի կառավարիչում:
  5. Ինչպես ցույց է տրված Նկար 7-ում, COM13-ի միացքի հատկությունները ցույց են տալիս, որ այն միացված է USB սերիական փոխարկիչ C-ին: Հետևաբար, COM13-ն ընտրված է այս նախկինում:ampլե. COM պորտի համարը հատուկ է համակարգին:
    Նկար 7 • Սարքի կառավարիչMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-6
    Նշում.     Եթե ​​USB դեպի UART կամուրջի դրայվերները տեղադրված չեն, ներբեռնեք և տեղադրեք դրայվերները www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
  6. Միացրեք սնուցման աղբյուրը J9 միակցիչին և միացրեք սնուցման անջատիչը՝ SW6:

Նկար 8 • RTG4 զարգացման հավաքածու

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-7

Դեմոյի վարում

Այս գլուխը նկարագրում է RTG4 սարքը տեղեկատու դիզայնով ծրագրավորելու քայլերը, SPI Flash-ի ծրագրավորումը թիրախային հավելվածով և թիրախային հավելվածը DDR հիշողությունից բեռնելու համար՝ օգտագործելով Mi-V Bootloader GUI:

Դեմո գործարկումը ներառում է հետևյալ քայլերը.

  1. RTG4 սարքի ծրագրավորում, էջ 11
  2. Mi-V Bootloader-ի գործարկում, էջ 11

RTG4 սարքի ծրագրավորում
RTG4 սարքը կարող է ծրագրավորվել կամ FlashPro Express-ի կամ Libero SOC-ի միջոցով:

  • RTG4 զարգացման հավաքածուն ծրագրավորել աշխատանքի հետ file տրամադրվում է որպես դիզայնի մաս files օգտագործելով FlashPro Express ծրագրակազմը, տես Հավելված 1. Սարքի ծրագրավորում FlashPro Express-ի միջոցով, էջ 14:
  • Սարքը Libero SoC-ով ծրագրավորելու համար տես Հավելված 2. Սարքի ծրագրավորում Libero SoC-ի միջոցով, էջ 17:

Աշխատում է Mi-V Bootloader-ը
Ծրագրավորման հաջող ավարտից հետո հետևեք հետևյալ քայլերին.

  1. Գործարկեք setup.exe-ը file հասանելի է հետևյալ դիզայնով files գտնվելու վայրը.
    <$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
  2. Հետևեք տեղադրման մոգին՝ Bootloader GUI հավելվածը տեղադրելու համար:
    Նկար 9-ը ցույց է տալիս RTG4 Mi-V Bootloader GUI-ը:
    Նկար 9 • Mi-V Bootloader GUIMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-8
  3. Ընտրեք COM պորտը միացված USB Serial Converter C-ին, ինչպես ցույց է տրված Նկար 7-ում:
  4. Սեղմեք միացման կոճակը: Հաջող միացումից հետո Կարմիր ցուցիչը դառնում է կանաչ, ինչպես ցույց է տրված Նկար 10-ում:
    Նկար 10 • Միացրեք COM պորտըMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-9
  5. Սեղմեք Ներմուծման կոճակը և ընտրեք թիրախային հավելվածը file (.bin). Ներմուծումից հետո ուղին է file ցուցադրվում է GUI-ում, ինչպես ցույց է տրված Նկար 11-ում:
    <$Download_Directory>\rtg4_ac490_df\Source_files
    Նկար 11 • Ներմուծեք թիրախային հավելվածը FileMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-10
  6. Ինչպես ցույց է տրված Նկար 11-ում, սեղմեք Program SPI Flash տարբերակը՝ նպատակային հավելվածը SPI Flash-ի վրա ծրագրավորելու համար: SPI Flash-ի ծրագրավորումից հետո, ինչպես ցույց է տրված Նկար 12-ում, ցուցադրվում է թռուցիկ: Սեղմեք OK:
    Նկար 12 • SPI Flash Ծրագրավորված էMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-11
  7. Ընտրեք Start Boot տարբերակը՝ հավելվածը SPI Flash-ից DDR3 հիշողություն պատճենելու և հավելվածը DDR3 հիշողությունից գործարկելու համար: Թիրախային հավելվածը DDR3 հիշողությունից հաջող բեռնումից հետո, հավելվածը տպում է UART հաղորդագրությունները և թարթում է LED1, 2, 3 և 4 օգտատիրոջը, ինչպես ցույց է տրված Նկար 13-ում:
    Նկար 13 • Կատարել հավելվածը DDR-իցMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-12
  8. Հավելվածն աշխատում է DDR3 հիշողությունից, և սա ավարտում է ցուցադրությունը: Փակեք Mi-V Bootloader GUI-ը:

Սարքի ծրագրավորում FlashPro Express-ի միջոցով

Այս բաժինը նկարագրում է, թե ինչպես ծրագրավորել RTG4 սարքը ծրագրավորման աշխատանքով file օգտագործելով FlashPro Express:

Սարքը ծրագրավորելու համար կատարեք հետևյալ քայլերը.

  1. Համոզվեք, որ տախտակի վրա ցատկի կարգավորումները նույնն են, ինչ նշված են UG3-ի Աղյուսակ 0617-ում.
    RTG4 Development Kit Օգտագործողի ուղեցույց:
  2. Ցանկության դեպքում, jumper J32-ը կարող է կարգավորվել այնպես, որ միացնի 2-3 կապանքները, երբ օգտագործում եք արտաքին FlashPro4, FlashPro5 կամ FlashPro6 ծրագրավորող՝ ներկառուցված FlashPro5-ն օգտագործելու համար լռելյայն jumper պարամետրի փոխարեն:
    Նշում. Էներգամատակարարման անջատիչը, SW6, պետք է անջատված լինի ցատկի միացումները կատարելիս:
  3. Միացրեք սնուցման մալուխը տախտակի վրա գտնվող J9 միակցիչին:
  4. Միացնել էլեկտրամատակարարման անջատիչը SW6:
  5. Եթե ​​օգտագործում եք ներկառուցված FlashPro5, միացրեք USB մալուխը J47 միակցիչին և հյուրընկալող համակարգչին:
    Որպես այլընտրանք, եթե օգտագործում եք արտաքին ծրագրավորող, միացրեք ժապավենի մալուխը J-ինTAG վերնագիր J22 և միացրեք ծրագրավորողին հյուրընկալող համակարգչին:
  6. Հյուրընկալող համակարգչի վրա գործարկեք FlashPro Express ծրագիրը:
  7. Սեղմեք Նոր կամ ընտրեք New Job Project FlashPro Express Job-ից Project մենյուից՝ նոր աշխատանքային նախագիծ ստեղծելու համար, ինչպես ցույց է տրված հետևյալ նկարում:
    Նկար 14 • FlashPro Express Job ProjectMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-13
  8. FlashPro Express Job երկխոսության վանդակում մուտքագրեք հետևյալը.
    • Ծրագրավորման աշխատանք fileՍեղմեք Թերթել և նավարկեք դեպի այն վայրը, որտեղ .աշխատանքն է file գտնվում է և ընտրեք file. Լռելյայն գտնվելու վայրը հետևյալն է. \rtg4_ac490_df\Programming_Job
    • FlashPro Express աշխատանքի նախագծի գտնվելու վայրը. Սեղմեք Թերթել և նավարկեք դեպի FlashPro Express ծրագրի ցանկալի վայրը:
      Նկար 15 • Նոր աշխատանքի նախագիծ FlashPro Express Job-իցMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-14
  9. Սեղմեք OK: Պահանջվող ծրագրավորում file ընտրված է և պատրաստ է ծրագրավորվել սարքում:
  10. FlashPro Express պատուհանը հայտնվում է, ինչպես ցույց է տրված հետևյալ նկարում: Հաստատեք, որ ծրագրավորողի համարը հայտնվում է Ծրագրավորող դաշտում: Եթե ​​դա այդպես չէ, հաստատեք տախտակի միացումները և սեղմեք Թարմացնել/Վերականգնել ծրագրավորողները:
    Նկար 16 • Սարքի ծրագրավորումMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-15
  11. Սեղմեք RUN: Երբ սարքը հաջողությամբ ծրագրավորվում է, ցուցադրվում է RUN PASSED կարգավիճակը, ինչպես ցույց է տրված հետևյալ նկարում:
    Նկար 17 • FlashPro Express-ԳՈՐԾԵԼ ԱՆՑԱԾMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-16
  12. Փակեք FlashPro Express-ը կամ սեղմեք Ելք «Նախագիծ» ներդիրում:

Սարքի ծրագրավորում՝ օգտագործելով Libero SoC

Հղման ձևավորում files ներառում է Mi-V պրոցեսորային ենթահամակարգի նախագիծը, որը ստեղծվել է Libero SoC-ի միջոցով: RTG4 սարքը կարող է ծրագրավորվել Libero SoC-ի միջոցով: Libero SoC նախագիծն ամբողջությամբ կառուցված է և գործարկվում է սինթեզից, տեղից և երթուղուց, ժամանակի ստուգումից, FPGA զանգվածի տվյալների ստեղծումից, μPROM հիշողության բովանդակության թարմացումից, բիթ հոսքի ստեղծումից, FPGA ծրագրավորումից:

Libero-ի դիզայնի հոսքը ներկայացված է հետևյալ նկարում:

Նկար 18 • Libero Design Flow

Microsemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-17

RTG4 սարքը ծրագրավորելու համար Mi-V պրոցեսորային ենթահամակարգի նախագիծը պետք է բացվի Libero SoC-ում և վերագործարկվեն հետևյալ քայլերը.

  1. Թարմացրեք uPROM հիշողության բովանդակությունը. այս քայլում μPROM-ը ծրագրավորվում է bootloader հավելվածով:
  2. Bitstream սերունդ. Այս քայլում Աշխատանքը file ստեղծվում է RTG4 սարքի համար:
  3. FPGA ծրագրավորում. Այս քայլում RTG4 սարքը ծրագրավորվում է Job-ի միջոցով file.

Հետևեք այս քայլերին.

  1. Libero Design Flow-ից ընտրեք Update uPROM Memory Content:
  2. Ստեղծեք հաճախորդ՝ օգտագործելով Ավելացնել տարբերակը:
  3. Ընտրեք հաճախորդը և ընտրեք Խմբագրել տարբերակը:
  4. Ընտրեք Բովանդակություն file և այնուհետև ընտրեք Թերթել տարբերակը, ինչպես ցույց է տրված Նկար 19-ում:
    Նկար 19 • Խմբագրել տվյալների պահպանման հաճախորդըMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-18
  5. Նավարկեք դեպի հետևյալ դիզայնը files գտնվելու վայրը և ընտրեք miv-rv32im-bootloader.hex file ինչպես ցույց է տրված Նկար 20-ում: <$Download_Directory>\rtg4_ac490_df
    • Սահմանել File Մուտքագրեք որպես Intel-Hex (*.hex):
    • Նախագծի գրացուցակից ընտրեք Օգտագործել հարաբերական ուղին:
    • Սեղմեք OK:
      Նկար 20 • Ներմուծման հիշողություն FileMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-19
  6. Սեղմեք OK:
    μPROM բովանդակությունը թարմացվում է:
  7. Կրկնակի սեղմեք Generate Bitstream, ինչպես ցույց է տրված Նկար 21-ում:
    Նկար 21 • Ստեղծել BitstreamMicrosemi-AC490-RTG4-FPGA-Building-a-Mi-V-Processor-Subsystem-20
  8. Կրկնակի սեղմեք Run PROGRAM Action՝ սարքը ծրագրավորելու համար, ինչպես ցույց է տրված Նկար 21-ում:
    RTG4 սարքը ծրագրավորված է: Տես Դեմոյի գործարկում, էջ 11:

TCL սցենարի գործարկում

TCL սկրիպտները նախատեսված են դիզայնում files թղթապանակ TCL_Scripts գրացուցակի տակ: Անհրաժեշտության դեպքում նախագծային հոսքը կարող է վերարտադրվել Դիզայնի իրականացումից մինչև աշխատանքի առաջացումը file.

TCL-ն գործարկելու համար հետևեք հետևյալ քայլերին.

  1. Գործարկեք Libero ծրագիրը:
  2. Ընտրեք Նախագիծ > Կատարել սցենար….
  3. Սեղմեք Browse և ներբեռնված TCL_Scripts գրացուցակից ընտրեք script.tcl:
  4. Սեղմեք Run:

TCL սկրիպտի հաջող կատարումից հետո Libero նախագիծը ստեղծվում է TCL_Scripts գրացուցակում:
TCL սկրիպտների մասին լրացուցիչ տեղեկությունների համար այցելեք rtg4_ac490_df/TCL_Scripts/readme.txt:
TCL հրամանների վերաբերյալ լրացուցիչ մանրամասների համար տես Libero® SoC TCL Command Reference ուղեցույցը: Կապ
Տեխնիկական աջակցություն TCL սկրիպտը գործարկելիս առաջացած ցանկացած հարցումների համար:

Microsemi-ն որևէ երաշխիք, ներկայացուցչություն կամ երաշխիք չի տալիս այստեղ պարունակվող տեղեկատվության կամ որևէ կոնկրետ նպատակի համար իր արտադրանքի և ծառայությունների համապատասխանության վերաբերյալ, ինչպես նաև չի ստանձնում որևէ պատասխանատվություն, որը բխում է որևէ արտադրանքի կամ շղթայի կիրառումից կամ օգտագործումից: Սույնով վաճառվող ապրանքները և Microsemi-ի կողմից վաճառվող ցանկացած այլ ապրանքներ ենթարկվել են սահմանափակ փորձարկման և չպետք է օգտագործվեն առաքելության համար կարևոր սարքավորումների կամ հավելվածների հետ համատեղ: Ենթադրվում է, որ կատարողականի ցանկացած տեխնիկական բնութագրերը հուսալի են, բայց չեն ստուգվում, և Գնորդը պետք է կատարի և կատարի արտադրանքի բոլոր կատարողականության և այլ փորձարկումները՝ միայնակ և ցանկացած վերջնական արտադրանքի հետ միասին կամ տեղադրված: Գնորդը չպետք է հենվի Microsemi-ի կողմից տրամադրված որևէ տվյալների և կատարողականի բնութագրերի կամ պարամետրերի վրա: Գնորդի պարտականությունն է ինքնուրույն որոշել ցանկացած ապրանքի համապատասխանությունը և նույնը ստուգել և հաստատել: Microsemi-ի կողմից սույն ստորև բերված տեղեկատվությունը տրամադրվում է «ինչպես կա, որտեղ կա» և բոլոր անսարքություններով, և նման տեղեկատվության հետ կապված ողջ ռիսկն ամբողջությամբ պատկանում է Գնորդին: Microsemi-ն բացահայտորեն կամ անուղղակիորեն որևէ կողմի չի տրամադրում արտոնագրային իրավունքներ, լիցենզիաներ կամ որևէ այլ ՄՍ իրավունք՝ անկախ այդ տեղեկատվության կամ նման տեղեկատվության մեջ նկարագրված որևէ այլ բանի հետ: Սույն փաստաթղթում ներկայացված տեղեկատվությունը պատկանում է Microsemi-ին, և Microsemi-ն իրեն իրավունք է վերապահում ցանկացած պահի առանց ծանուցման ցանկացած փոփոխություն կատարել այս փաստաթղթի տեղեկատվության կամ որևէ ապրանքի և ծառայության մեջ:

Microsemi-ի մասին
Microsemi-ը՝ Microchip Technology Inc.-ի (Nasdaq: MCHP) ամբողջությամբ պատկանող դուստր ձեռնարկությունը, առաջարկում է կիսահաղորդչային և համակարգային լուծումների համապարփակ պորտֆոլիո օդատիեզերական և պաշտպանության, կապի, տվյալների կենտրոնի և արդյունաբերական շուկաների համար: Արտադրանքները ներառում են բարձր արդյունավետություն և ճառագայթման միջոցով կարծրացած անալոգային խառը ազդանշանային ինտեգրալ սխեմաներ, FPGA-ներ, SoC-ներ և ASIC-ներ; էներգիայի կառավարման արտադրանք; ժամանակի և համաժամացման սարքեր և ժամանակի ճշգրիտ լուծումներ՝ սահմանելով ժամանակի համաշխարհային ստանդարտը. ձայնի մշակման սարքեր; ՌԴ լուծումներ; դիսկրետ բաղադրիչներ; ձեռնարկությունների պահեստավորման և հաղորդակցման լուծումներ, անվտանգության տեխնոլոգիաներ և լայնածավալ հակատտamper ապրանքներ; Ethernet լուծումներ; Power-over-Ethernet IC-ներ և միջնաժամկետներ; ինչպես նաև անհատական ​​դիզայնի հնարավորություններ և ծառայություններ: Իմացեք ավելին այստեղ www.microsemi.com.

Microsemi-ի շտաբ
One Enterprise, Aliso Viejo,
CA 92656 ԱՄՆ
ԱՄՆ-ի սահմաններում՝ +1 800-713-4113
ԱՄՆ-ից դուրս՝ +1 949-380-6100
Վաճառք՝ +1 949-380-6136
Ֆաքս՝ +1 949-215-4996
Էլ. sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, Microchip Technology Inc.-ի ամբողջությամբ պատկանող դուստր ձեռնարկություն Բոլոր իրավունքները պաշտպանված են: Microsemi-ն և Microsemi լոգոն Microsemi Corporation-ի գրանցված ապրանքանիշերն են: Բոլոր այլ ապրանքային և սպասարկման նշանները պատկանում են իրենց համապատասխան սեփականատերերին

Փաստաթղթեր / ռեսուրսներ

Microsemi AC490 RTG4 FPGA. Mi-V պրոցեսորային ենթահամակարգի կառուցում [pdf] Օգտագործողի ուղեցույց
AC490 RTG4 FPGA կառուցում է Mi-V պրոցեսոր ենթահամակարգ, AC490 RTG4, FPGA կառուցում է Mi-V պրոցեսոր ենթահամակարգ, Mi-V պրոցեսոր ենթահամակարգ

Հղումներ

Առնչվող գրառումներ

  • Mi 10-ՀԱՏՈՒԿ
    Mi 10 ձեռնարկ

    Mi 10 Manual - Ներբեռնում [օպտիմիզացված] Mi 10 Manual - Ներբեռնում

  • Mi 10T-ի հատկանիշով
    Mi 10T ձեռնարկ

    Mi 10T ձեռնարկ - Ներբեռնեք [օպտիմիզացված] Mi 10T ձեռնարկ - Ներբեռնեք

  • Mi 8-ը հատկացված է
    Mi 8 ձեռնարկ

    Mi 8 Manual - Ներբեռնում [օպտիմիզացված] Mi 8 Manual - Ներբեռնում

  • Mi 9-ը հատկացված է
    Mi 9 ձեռնարկ

    Mi 9 Manual - Ներբեռնում [օպտիմիզացված] Mi 9 Manual - Ներբեռնում

Թողնել մեկնաբանություն

Ձեր էլփոստի հասցեն չի հրապարակվի: Պարտադիր դաշտերը նշված են *