Microsemi AC490 RTG4 FPGA: Aufbau eines Mi-V-Prozessorsubsystems

Änderungsverlauf

Der Revisionsverlauf beschreibt die Änderungen, die im Dokument vorgenommen wurden. Die Änderungen werden nach Revision aufgelistet, beginnend mit der aktuellsten Veröffentlichung.

Revision 3.0

Im Folgenden finden Sie eine Zusammenfassung der Änderungen, die in dieser Revision vorgenommen wurden.

• Das Dokument für Libero SoC v2021.2 aktualisiert.
• Abbildung 1, Seite 3 bis Abbildung 3, Seite 5 aktualisiert.
• Abbildung 4, Seite 5, Abbildung 5, Seite 7 und Abbildung 18, Seite 17 wurden ersetzt.
• Tabelle 2, Seite 6 und Tabelle 3, Seite 7 aktualisiert.
• Anhang 1 hinzugefügt: Programmieren des Geräts mit FlashPro Express, Seite 14.
• Anhang 3 hinzugefügt: Ausführen des TCL-Skripts, Seite 20.
• Verweise auf Libero-Versionsnummern entfernt.

Revision 2.0
Nachfolgend finden Sie eine Zusammenfassung der in dieser Revision vorgenommenen Änderungen.

• Informationen zur COM-Port-Auswahl unter „Einrichten der Hardware“, Seite 9, hinzugefügt.
• Vorgehensweise zum Auswählen des geeigneten COM-Ports unter „Ausführen der Demo“ (Seite 11) wurde aktualisiert.

Revision 1.0
Die erste Veröffentlichung des Dokuments.

Erstellen eines Mi-V-Prozessorsubsystems

Microchip bietet die Mi-V-Prozessor-IP, einen 32-Bit-RISC-V-Prozessor und eine Software-Toolchain zur Entwicklung von RISC-V-Prozessor-basierten Designs. RISC-V, eine standardmäßige offene Befehlssatzarchitektur (ISA) unter der Leitung der RISC-V Foundation, bietet zahlreiche Vorteile, darunter die Möglichkeit für die Open-Source-Community, Kerne schneller zu testen und zu verbessern als geschlossene ISAs.
RTG4® FPGAs unterstützen Mi-V-Softprozessoren zum Ausführen von Benutzeranwendungen. In dieser Anwendungsnotiz wird beschrieben, wie ein Mi-V-Prozessorsubsystem erstellt wird, um eine Benutzeranwendung aus den angegebenen Fabric-RAMs oder dem DDR-Speicher auszuführen.

Designanforderungen
In der folgenden Tabelle sind die Hardware- und Softwareanforderungen zum Ausführen der Demo aufgeführt.

Tabelle 1 • Designanforderungen

Software

• Libero® System-on-Chip (SoC)
• FlashPro Express
• SoftConsole

Notiz: Siehe readme.txt file im Design vorgesehen files für die mit diesem Referenzdesign verwendeten Softwareversionen.

Notiz: Libero SmartDesign und Konfigurations-Screenshots, die in diesem Handbuch gezeigt werden, dienen nur zu Illustrationszwecken.
Öffnen Sie das Libero-Design, um die neuesten Updates anzuzeigen.

Voraussetzungen

Bevor Sie beginnen:

1. Laden Sie Libero SoC herunter und installieren Sie es (wie in der webWebsite für dieses Design) auf dem Host-PC von folgendem Speicherort: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. Für Demo-Design files Downloadlink: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Design Beschreibung

Die Größe des RTG4-μPROM beträgt 57 KB. Benutzeranwendungen, die die μPROM-Größe nicht überschreiten, können im μPROM gespeichert und aus internen großen SRAM-Speichern (LSRAM) ausgeführt werden. Benutzeranwendungen, die die μPROM-Größe überschreiten, müssen in einem externen nichtflüchtigen Speicher gespeichert werden. In diesem Fall ist ein vom μPROM ausgeführter Bootloader erforderlich, um interne oder externe SRAM-Speicher mit der Zielanwendung aus dem nichtflüchtigen Speicher zu initialisieren.
Das Referenzdesign demonstriert die Fähigkeit des Bootloaders, die Zielanwendung (mit einer Größe von 7 KB) vom SPI-Flash in den DDR-Speicher zu kopieren und vom DDR-Speicher aus auszuführen. Der Bootloader wird aus internen Speichern ausgeführt. Der Codeabschnitt befindet sich im μPROM und der Datenabschnitt im internen Large SRAM (LSRAM).

Notiz: Weitere Informationen zum Erstellen des Mi-V-Bootloader-Libero-Projekts und zum Erstellen des SoftConsole-Projekts finden Sie unter TU0775: PolarFire FPGA: Tutorial zum Erstellen eines Mi-V-Prozessorsubsystems.
Abbildung 1 zeigt das Blockdiagramm der obersten Ebene des Designs.

Abbildung 1 • Blockdiagramm der obersten Ebene

Wie in Abbildung 1 dargestellt, beschreiben die folgenden Punkte den Datenfluss des Entwurfs:

• Der Mi-V-Prozessor führt den Bootloader vom μPROM und den angegebenen LSRAMs aus. Der Bootloader kommuniziert über den CoreUARTapb-Block mit der GUI und wartet auf die Befehle.
• Wenn der SPI-Flash-Programmierbefehl von der GUI empfangen wird, programmiert der Bootloader den SPI-Flash mit der von der GUI empfangenen Zielanwendung.
• Wenn der Boot-Befehl von der GUI empfangen wird, kopiert der Bootloader den Anwendungscode vom SPI-Flash nach DDR und führt ihn dann von DDR aus aus.

Taktungsstruktur
Das Design umfasst zwei Taktbereiche (40 MHz und 20 MHz). Der integrierte 50-MHz-Quarzoszillator ist mit dem PF_CCC-Block verbunden, der 40-MHz- und 20-MHz-Taktfrequenzen erzeugt. Die 40-MHz-Systemtaktfrequenz treibt das gesamte Mi-V-Prozessorsubsystem außer μPROM an. Die 20-MHz-Taktfrequenz treibt das RTG4-μPROM und die RTG4-μPROM-APB-Schnittstelle an. RTG4-μPROM unterstützt eine Taktfrequenz von bis zu 30 MHz. DDR_FIC ist für die AHB-Busschnittstelle konfiguriert, die mit 40 MHz arbeitet. Der DDR-Speicher arbeitet mit 320 MHz.
Abbildung 2 zeigt die Taktstruktur.

Abbildung 2 • Taktungsstruktur

Struktur zurücksetzen
Die Signale POWER_ON_RESET_N und LOCK werden mit einem AND verknüpft und das Ausgangssignal (INIT_RESET_N) wird zum Zurücksetzen des RTG4FDDRC_INIT-Blocks verwendet. Nach dem Freigeben des FDDR-Resets wird der FDDR-Controller initialisiert und anschließend das Signal INIT_DONE aktiviert. Das Signal INIT_DONE wird zum Zurücksetzen des Mi-V-Prozessors, der Peripheriegeräte und anderer Blöcke im Design verwendet.

Abbildung 3 • Struktur zurücksetzen

Hardware-Implementierung
Abbildung 4 zeigt das Libero-Design des Mi-V-Referenzdesigns.

Abbildung 4 • SmartDesign-Modul

Notiz: Der in dieser Anwendungsnotiz gezeigte Screenshot von Libero SmartDesign dient nur zur Veranschaulichung. Öffnen Sie das Libero-Projekt, um die neuesten Updates und IP-Versionen anzuzeigen.

IP-Blöcke
Abbildung 2 listet die im Referenzdesign des Mi-V-Prozessorsubsystems verwendeten IP-Blöcke und ihre Funktion auf.

Tabelle 2 • IP-Blöcke1

Alle IP-Benutzerhandbücher und Handbücher sind bei Libero SoC -> Katalog verfügbar.

RTG4 μPROM speichert bis zu 10,400 36-Bit-Wörter (374,400 Datenbits). Es unterstützt nur Lesevorgänge während des normalen Gerätebetriebs, nachdem das Gerät programmiert wurde. Der MIV_RV32_C0-Prozessorkern umfasst eine Befehlsabrufeinheit, eine Ausführungspipeline und ein Datenspeichersystem. Das MIV_RV32_C0-Prozessorspeichersystem umfasst einen Befehlscache und einen Datencache. Der MIV_RV32_C0-Kern umfasst zwei externe AHB-Schnittstellen – die AHB-Speicher-(MEM)-Busmasterschnittstelle und die AHB-Memory-Mapped-I/O-(MMIO)-Busmasterschnittstelle. Der Cache-Controller verwendet die AHB-MEM-Schnittstelle, um die Befehle und die Datencaches aufzufüllen. Die AHB-MMIO-Schnittstelle wird für einen nicht zwischengespeicherten Zugriff auf I/O-Peripheriegeräte verwendet.

Die Speicherzuordnungen der AHB MMIO-Schnittstelle und der MEM-Schnittstelle sind 0x60000000 bis 0X6FFFFFFF bzw. 0x80000000 bis 0x8FFFFFFF. Die Reset-Vektoradresse des Prozessors ist konfigurierbar. Der Reset des MIV_RV32_C0 ist ein Active-Low-Signal, das synchron mit der Systemuhr über einen Reset-Synchronisierer deaktiviert werden muss.

Der MIV_RV32_C0-Prozessor greift über die AHB MEM-Schnittstelle auf den Anwendungsausführungsspeicher zu. Die Businstanz CoreAHBLite_C0_0 ist so konfiguriert, dass sie 16 Slave-Steckplätze mit einer Größe von jeweils 1 MB bereitstellt. Der RTG-μPROM-Speicher und die RTG4FDDRC-Blöcke sind mit diesem Bus verbunden. Der μPROM wird zum Speichern der Bootloader-Anwendung verwendet.

Der MIV_RV32_C0-Prozessor leitet die Datentransaktionen zwischen den Adressen 0x60000000 und 0x6FFFFFFF an die MMIO-Schnittstelle weiter. Die MMIO-Schnittstelle ist mit dem CoreAHBLite_C1_0-Bus verbunden, um mit Peripheriegeräten zu kommunizieren, die an seine Slave-Steckplätze angeschlossen sind. Die CoreAHBLite_C1_0-Businstanz ist so konfiguriert, dass sie 16 Slave-Steckplätze mit einer Größe von jeweils 256 MB bereitstellt. Die UART-, CoreSPI- und CoreGPIO-Peripheriegeräte sind über die CoreAHBTOAPB1-Brücke und den CoreAPB0-Bus mit dem CoreAHBLite_C3_3-Bus verbunden.

Speicherzuordnung
Tabelle 3 listet die Speicherbelegung der Speicher und Peripheriegeräte auf.

Tabelle 3 • Speicherzuordnung

Softwareimplementierung

Das Referenzdesign fileDazu gehört der SoftConsole-Arbeitsbereich, der die folgenden Softwareprojekte enthält:

• Bootloader
• Zielanwendung

Bootloader
Die Bootloader-Anwendung wird während der Geräteprogrammierung auf dem μPROM programmiert. Der Bootloader implementiert die folgenden Funktionen:

• Programmieren des SPI-Flash mit der Zielanwendung.
• Kopieren der Zielanwendung vom SPI-Flash in den DDR3-Speicher.
• Umschalten der Programmausführung auf die im DDR3-Speicher verfügbare Zielanwendung.
  Die Bootloader-Anwendung muss von μPROM mit LSRAM als Stapel ausgeführt werden. Daher werden die Adressen von ROM und RAM im Linker-Skript auf die Startadresse von μPROM bzw. den angegebenen LSRAMs eingestellt. Der Codeabschnitt wird vom ROM ausgeführt und der Datenabschnitt vom RAM, wie in Abbildung 5 dargestellt.

Abbildung 5 • Bootloader-Linker-Skript

Das Linker-Skript (microsemi-riscv-ram_rom.ld) ist verfügbar unter
SoftConsole_Project\mivrv32im-bootloader-Ordner des Designs files.

Zielanwendung
Die Zielanwendung lässt die integrierten LEDs 1, 2, 3 und 4 blinken und druckt UART-Meldungen. Die Zielanwendung muss aus dem DDR3-Speicher ausgeführt werden. Daher werden die Code- und Stapelabschnitte im Linker-Skript auf die Startadresse des DDR3-Speichers eingestellt, wie in Abbildung 6 dargestellt.

Abbildung 6 • Zielanwendungs-Linker-Skript

Das Linker-Skript (microsemi-riscv-ram.ld) ist im SoftConsole_Project\miv-rv32imddr- Anwendungsordner des Designs verfügbar. files.

Einrichten der Hardware

Die folgenden Schritte beschreiben die Einrichtung der Hardware:

1. Stellen Sie sicher, dass die Platine mit dem Schalter SW6 ausgeschaltet ist.
2. Verbinden Sie die Jumper am RTG4-Entwicklungskit wie in der folgenden Tabelle gezeigt:
   Tabelle 4 • Jumper

   Jumper	Pin von	Pin an	Kommentare
   J11, J17, J19, J23, J26, J21, J32 und J27	1	2	Standard
   J16	2	3	Standard
   J33	1	2	Standard
   	3	4

3. Verbinden Sie den Host-PC über das USB-Kabel mit dem J47-Anschluss.
4. Stellen Sie sicher, dass die USB-zu-UART-Brückentreiber automatisch erkannt werden. Dies kann im Gerätemanager des Host-PCs überprüft werden.
5. Wie in Abbildung 7 gezeigt, zeigen die Porteigenschaften von COM13, dass es mit dem USB-Seriell-Konverter C verbunden ist. Daher ist COM13 in diesem Beispiel ausgewählt.ampDie COM-Portnummer ist systemspezifisch.
   Abbildung 7 • Geräte-Manager
   Notiz: Wenn die USB-zu-UART-Bridge-Treiber nicht installiert sind, laden Sie die Treiber von herunter und installieren Sie sie www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. Schließen Sie die Stromversorgung an den Anschluss J9 an und schalten Sie den Stromversorgungsschalter SW6 ein.

Abbildung 8 • RTG4-Entwicklungskit

Ausführen der Demo

In diesem Kapitel werden die Schritte zum Programmieren des RTG4-Geräts mit dem Referenzdesign, zum Programmieren des SPI-Flash mit der Zielanwendung und zum Booten der Zielanwendung aus dem DDR-Speicher mithilfe der Mi-V Bootloader-GUI beschrieben.

Zum Ausführen der Demo sind die folgenden Schritte erforderlich:

1. Programmieren des RTG4-Geräts, Seite 11
2. Ausführen des Mi-V Bootloaders, Seite 11

Programmieren des RTG4-Geräts
Das RTG4-Gerät kann entweder mit FlashPro Express oder Libero SOC programmiert werden.

• Programmieren Sie das RTG4 Development Kit mit dem Job file als Teil des Designs bereitgestellt files mit der Software FlashPro Express, siehe Anhang 1: Programmieren des Geräts mit FlashPro Express, Seite 14.
• Informationen zum Programmieren des Geräts mit Libero SoC finden Sie in Anhang 2: Programmieren des Geräts mit Libero SoC, Seite 17.

Ausführen des Mi-V-Bootloaders
Nach erfolgreichem Abschluss der Programmierung gehen Sie folgendermaßen vor:

1. Führen Sie die setup.exe aus file erhältlich in folgender Ausführung files Standort.
   <$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. Folgen Sie dem Installationsassistenten, um die Bootloader-GUI-Anwendung zu installieren.
   Abbildung 9 zeigt die GUI des RTG4 Mi-V Bootloaders.
   Abbildung 9 • Mi-V Bootloader-GUI
3. Wählen Sie den mit dem USB-Seriell-Konverter C verbundenen COM-Port aus, wie in Abbildung 7 gezeigt.
4. Klicken Sie auf die Schaltfläche „Verbinden“. Nach erfolgreicher Verbindung wechselt die rote Anzeige zu Grün, wie in Abbildung 10 dargestellt.
   Abbildung 10 • COM-Port verbinden
5. Klicken Sie auf die Schaltfläche „Importieren“ und wählen Sie die Zielanwendung aus file (.bin). Nach dem Import wird der Pfad der file wird auf der GUI wie in Abbildung 11 dargestellt angezeigt.
   <$Download_Directory>\rtg4_ac490_df\Quelle_files
   Abbildung 11 • Importieren der Zielanwendung File
6. Klicken Sie wie in Abbildung 11 gezeigt auf die Option „SPI Flash programmieren“, um die Zielanwendung auf dem SPI Flash zu programmieren. Nachdem der SPI Flash programmiert wurde, wird ein Popup angezeigt (siehe Abbildung 12). Klicken Sie auf „OK“.
   Abbildung 12 • SPI Flash programmiert
7. Wählen Sie die Option „Start Boot“, um die Anwendung vom SPI-Flash in den DDR3-Speicher zu kopieren und die Ausführung der Anwendung vom DDR3-Speicher aus zu starten. Nach dem erfolgreichen Booten der Zielanwendung vom DDR3-Speicher druckt die Anwendung UART-Meldungen und lässt die integrierten Benutzer-LEDs 1, 2, 3 und 4 blinken, wie in Abbildung 13 dargestellt.
   Abbildung 13 • Anwendung aus DDR ausführen
8. Die Anwendung wird aus dem DDR3-Speicher ausgeführt und damit ist die Demo abgeschlossen. Schließen Sie die GUI des Mi-V-Bootloaders.

Programmieren des Geräts mit FlashPro Express

Dieser Abschnitt beschreibt, wie Sie das RTG4-Gerät mit dem Programmierjob programmieren file mit FlashPro Express.

Um das Gerät zu programmieren, führen Sie die folgenden Schritte aus:

1. Stellen Sie sicher, dass die Jumper-Einstellungen auf der Platine mit denen in Tabelle 3 von UG0617 übereinstimmen:
   RTG4 Development Kit Benutzerhandbuch.
2. Optional kann der Jumper J32 so eingestellt werden, dass er die Pins 2-3 verbindet, wenn ein externer FlashPro4-, FlashPro5- oder FlashPro6-Programmierer anstelle der Standard-Jumper-Einstellung zur Verwendung des eingebetteten FlashPro5 verwendet wird.
   Notiz: Der Stromversorgungsschalter SW6 muss ausgeschaltet sein, während die Brückenverbindungen hergestellt werden.
3. Schließen Sie das Stromversorgungskabel an den J9-Anschluss auf der Platine an.
4. Schalten Sie den Stromversorgungsschalter SW6 ein.
5. Wenn Sie das eingebettete FlashPro5 verwenden, verbinden Sie das USB-Kabel mit Anschluss J47 und dem Host-PC.
   Wenn Sie alternativ ein externes Programmiergerät verwenden, verbinden Sie das Flachbandkabel mit JTAG Header J22 und verbinden Sie das Programmiergerät mit dem Host-PC.
6. Starten Sie auf dem Host-PC die FlashPro Express-Software.
7. Klicken Sie auf „Neu“ oder wählen Sie „Neues Job-Projekt“ aus „FlashPro Express Job“ aus dem Menü „Projekt“, um ein neues Job-Projekt zu erstellen, wie in der folgenden Abbildung gezeigt.
   Abbildung 14 • FlashPro Express-Auftragsprojekt
8. Geben Sie Folgendes in das Dialogfeld „Neues Jobprojekt aus FlashPro Express-Job“ ein:
   • Programmierjob file: Klicken Sie auf Durchsuchen und navigieren Sie zu dem Speicherort, an dem sich die .job file befindet und wählen Sie die aus fileDer Standardspeicherort ist: \rtg4_ac490_df\Programmierjob
   • FlashPro Express-Projektspeicherort: Klicken Sie auf Durchsuchen und navigieren Sie zum gewünschten FlashPro Express-Projektspeicherort.
     Abbildung 15 • Neues Job-Projekt aus FlashPro Express-Job
9. OK klicken. Die erforderliche Programmierung file ist ausgewählt und kann im Gerät programmiert werden.
10. Das FlashPro Express-Fenster wird wie in der folgenden Abbildung dargestellt angezeigt. Vergewissern Sie sich, dass im Feld „Programmierer“ eine Programmierernummer angezeigt wird. Wenn dies nicht der Fall ist, überprüfen Sie die Platinenverbindungen und klicken Sie auf Programmiergeräte aktualisieren/erneut scannen.
    Abbildung 16 • Programmieren des Geräts
11. Klicken Sie auf AUSFÜHREN. Wenn das Gerät erfolgreich programmiert wurde, wird der Status RUN PASSED angezeigt, wie in der folgenden Abbildung dargestellt.
    Abbildung 17 • FlashPro Express – RUN PASSED
12. Schließen Sie FlashPro Express oder klicken Sie auf der Registerkarte „Projekt“ auf „Beenden“.

Programmieren des Geräts mit Libero SoC

Das Referenzdesign fileDazu gehört das mit Libero SoC erstellte Mi-V-Prozessorsubsystemprojekt. Das RTG4-Gerät kann mit Libero SoC programmiert werden. Das Libero SoC-Projekt ist vollständig aufgebaut und wird ausgeführt, von Synthese, Platzierung und Route, Timing-Verifizierung, Generierung von FPGA-Array-Daten, Aktualisierung des μPROM-Speicherinhalts, Bitstream-Generierung bis hin zur FPGA-Programmierung.

Der Libero-Entwurfsablauf ist in der folgenden Abbildung dargestellt.

Abbildung 18 • Libero Design Flow

Um das RTG4-Gerät zu programmieren, muss das Mi-V-Prozessor-Subsystemprojekt in Libero SoC geöffnet und die folgenden Schritte erneut ausgeführt werden:

1. uPROM-Speicherinhalt aktualisieren: In diesem Schritt wird μPROM mit der Bootloader-Anwendung programmiert.
2. Bitstream-Generierung: In diesem Schritt file wird für das RTG4-Gerät generiert.
3. FPGA-Programmierung: In diesem Schritt wird das RTG4-Gerät mit dem Job file.

Gehen Sie folgendermaßen vor:

1. Wählen Sie im Libero Design Flow „uPROM-Speicherinhalt aktualisieren“ aus.
2. Erstellen Sie mit der Option „Hinzufügen“ einen Client.
3. Wählen Sie den Client aus und wählen Sie dann die Option „Bearbeiten“.
4. Wählen Sie Inhalt aus file und wählen Sie dann die Option „Durchsuchen“ aus, wie in Abbildung 19 gezeigt.
   Abbildung 19 • Datenspeicher-Client bearbeiten
5. Navigieren Sie zum folgenden Design files Speicherort und wählen Sie die Datei miv-rv32im-bootloader.hex file wie in Abbildung 20 gezeigt. <$Download_Directory>\rtg4_ac490_df
   • Legen Sie die File Geben Sie es als Intel-Hex (*.hex) ein.
   • Wählen Sie „Relativen Pfad vom Projektverzeichnis verwenden“ aus.
   • Klicken Sie auf „OK“.
     Abbildung 20 • Speicher importieren File
6. Klicken Sie auf „OK“.
   Der μPROM-Inhalt wird aktualisiert.
7. Doppelklicken Sie auf „Bitstream generieren“, wie in Abbildung 21 gezeigt.
   Abbildung 21 • Bitstream generieren
8. Doppelklicken Sie auf „PROGRAMM-Aktion ausführen“, um das Gerät wie in Abbildung 21 gezeigt zu programmieren.
   Das RTG4-Gerät ist programmiert. Siehe „Demo ausführen“, Seite 11.

Ausführen des TCL-Skripts

TCL-Skripte werden im Design bereitgestellt files-Ordner im Verzeichnis TCL_Scripts. Bei Bedarf kann der Design-Flow von der Design-Implementierung bis zur Job-Generierung reproduziert werden. file.

Führen Sie die folgenden Schritte aus, um die TCL auszuführen:

1. Starten Sie die Libero-Software.
2. Wählen Sie Projekt > Skript ausführen….
3. Klicken Sie auf Durchsuchen und wählen Sie script.tcl aus dem heruntergeladenen Verzeichnis TCL_Scripts aus.
4. Klicken Sie auf „Ausführen“.

Nach erfolgreicher Ausführung des TCL-Skripts wird das Libero-Projekt im Verzeichnis TCL_Scripts erstellt.
Weitere Informationen zu TCL-Skripten finden Sie unter rtg4_ac490_df/TCL_Scripts/readme.txt.
Weitere Einzelheiten zu TCL-Befehlen finden Sie im Libero® SoC TCL Command Reference Guide. Kontakt
Technischer Support für alle Fragen, die beim Ausführen des TCL-Skripts auftreten.

Microsemi gibt keine Gewährleistung, Zusicherung oder Garantie in Bezug auf die hierin enthaltenen Informationen oder die Eignung seiner Produkte und Dienstleistungen für einen bestimmten Zweck, noch übernimmt Microsemi irgendeine Haftung, die sich aus der Anwendung oder Verwendung eines Produkts oder einer Schaltung ergibt. Die hierunter verkauften Produkte und alle anderen von Microsemi verkauften Produkte wurden begrenzten Tests unterzogen und sollten nicht in Verbindung mit unternehmenskritischen Geräten oder Anwendungen verwendet werden. Alle Leistungsspezifikationen gelten als zuverlässig, werden jedoch nicht verifiziert, und der Käufer muss alle Leistungs- und sonstigen Tests der Produkte allein und zusammen mit oder installiert in Endprodukten durchführen und abschließen. Der Käufer darf sich nicht auf von Microsemi bereitgestellte Daten und Leistungsspezifikationen oder Parameter verlassen. Es liegt in der Verantwortung des Käufers, die Eignung aller Produkte unabhängig zu bestimmen und diese zu testen und zu verifizieren. Die hierunter von Microsemi bereitgestellten Informationen werden „wie besehen, wo sie sind“ und mit allen Fehlern bereitgestellt, und das gesamte mit diesen Informationen verbundene Risiko liegt vollständig beim Käufer. Microsemi gewährt keiner Partei ausdrücklich oder stillschweigend Patentrechte, Lizenzen oder andere IP-Rechte, weder in Bezug auf diese Informationen selbst noch auf alles, was in diesen Informationen beschrieben wird. Die in diesem Dokument bereitgestellten Informationen sind Eigentum von Microsemi, und Microsemi behält sich das Recht vor, jederzeit ohne Vorankündigung Änderungen an den Informationen in diesem Dokument oder an Produkten und Dienstleistungen vorzunehmen.

Über Microsemi
Microsemi, eine hundertprozentige Tochtergesellschaft von Microchip Technology Inc. (Nasdaq: MCHP), bietet ein umfassendes Portfolio an Halbleiter- und Systemlösungen für Luft- und Raumfahrt, Verteidigung, Kommunikation, Rechenzentren und Industriemärkte. Zu den Produkten gehören hochleistungsfähige und strahlungsfeste analoge integrierte Mischsignalschaltungen, FPGAs, SoCs und ASICs; Power-Management-Produkte; Timing- und Synchronisationsgeräte und präzise Zeitlösungen, die den weltweiten Zeitstandard setzen; Sprachverarbeitungsgeräte; HF-Lösungen; diskrete Komponenten; Speicher- und Kommunikationslösungen für Unternehmen, Sicherheitstechnologien und skalierbarer Anti-Tamper Produkte; Ethernet-Lösungen; Power-over-Ethernet-ICs und -Midspans; sowie kundenspezifische Designmöglichkeiten und Dienstleistungen. Erfahren Sie mehr unter www.microsemi.com.

Microsemi-Hauptsitz
Ein Unternehmen, Aliso Viejo,
CA 92656 USA
Innerhalb der USA: +1 800-713-4113
Außerhalb der USA: +1 949-380-6100
Umsatz: +1 949-380-6136
Fax: +1 949-215-4996
E-Mail: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, eine hundertprozentige Tochtergesellschaft von Microchip Technology Inc. Alle Rechte vorbehalten. Microsemi und das Microsemi-Logo sind eingetragene Marken der Microsemi Corporation. Alle anderen Marken und Dienstleistungsmarken sind Eigentum ihrer jeweiligen Inhaber.

Dokumente / Ressourcen

Microsemi AC490 RTG4 FPGA: Aufbau eines Mi-V-Prozessorsubsystems [pdf] Benutzerhandbuch AC490 RTG4 FPGA Aufbau eines Mi-V-Prozessorsubsystems, AC490 RTG4, FPGA Aufbau eines Mi-V-Prozessorsubsystems, Mi-V-Prozessorsubsystem

Verweise

• Bedienungsanleitung