Microsemi AC490 RTG4 FPGA: Membangun Subsistem Prosesor Mi-V

Riwayat Revisi

Riwayat revisi menjelaskan perubahan yang diterapkan dalam dokumen. Perubahan dicantumkan berdasarkan revisi, dimulai dari publikasi terkini.

Revisi 3.0

Berikut ringkasan perubahan yang dilakukan dalam revisi ini.

• Memperbarui dokumen untuk Libero SoC v2021.2.
• Diperbarui Gambar 1, halaman 3 hingga Gambar 3, halaman 5.
• Mengganti Gambar 4, halaman 5, Gambar 5, halaman 7, dan Gambar 18, halaman 17.
• Tabel 2 yang diperbarui, halaman 6 dan Tabel 3, halaman 7.
• Ditambahkan Lampiran 1: Memprogram Perangkat Menggunakan FlashPro Express, halaman 14.
• Menambahkan Lampiran 3: Menjalankan Skrip TCL, halaman 20.
• Menghapus referensi ke nomor versi Libero.

Revisi 2.0
Berikut rangkuman perubahan yang dilakukan pada revisi kali ini.

• Menambahkan informasi tentang pemilihan port COM di Menyiapkan Perangkat Keras, halaman 9.
• Memperbarui cara memilih port COM yang sesuai di Menjalankan Demo, halaman 11.

Revisi 1.0
Publikasi pertama dari dokumen.

Membangun Subsistem Prosesor Mi-V

Microchip menawarkan IP prosesor Mi-V, prosesor RISC-V 32-bit, dan rangkaian perangkat lunak untuk mengembangkan desain berbasis prosesor RISC-V. RISC-V, sebuah Arsitektur Set Instruksi (ISA) terbuka standar di bawah tata kelola RISC-V Foundation, menawarkan banyak manfaat, termasuk memungkinkan komunitas sumber terbuka untuk menguji dan meningkatkan inti dengan lebih cepat dibandingkan ISA tertutup.
RTG4® FPGA mendukung prosesor lunak Mi-V untuk menjalankan aplikasi pengguna. Catatan aplikasi ini menjelaskan cara membangun subsistem prosesor Mi-V untuk menjalankan aplikasi pengguna dari RAM fabric atau memori DDR yang ditunjuk.

Persyaratan Desain
Tabel berikut mencantumkan persyaratan perangkat keras dan perangkat lunak untuk menjalankan demo.

Tabel 1 • Persyaratan Desain

Perangkat lunak

• Sistem-on-Chip (SoC) Libero®
• FlashPro Ekspres
• Konsol Lunak

Catatan: Lihat readme.txt file disediakan dalam desain files untuk versi perangkat lunak yang digunakan dengan desain referensi ini.

Catatan: Libero SmartDesign dan cuplikan layar konfigurasi yang ditampilkan dalam panduan ini hanya untuk tujuan ilustrasi.
Buka desain Libero untuk melihat update terbaru.

Prasyarat

Sebelum Anda memulai:

1. Unduh dan instal Libero SoC (seperti yang ditunjukkan pada websitus untuk desain ini) pada PC host dari lokasi berikut: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. Untuk demo desain filetautan unduhan: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Deskripsi Desain

Ukuran RTG4 μPROM adalah 57 KB. Aplikasi pengguna yang tidak melebihi ukuran μPROM dapat disimpan di μPROM dan dijalankan dari memori SRAM Besar internal (LSRAM). Aplikasi pengguna yang melebihi ukuran μPROM harus disimpan dalam memori non-volatil eksternal. Dalam hal ini, bootloader yang dijalankan dari μPROM diperlukan untuk menginisialisasi memori SRAM internal atau eksternal dengan aplikasi target dari memori non-volatile.
Desain referensi menunjukkan kemampuan bootloader untuk menyalin aplikasi target (berukuran 7 KB) dari flash SPI ke memori DDR, dan mengeksekusi dari memori DDR. Bootloader dijalankan dari memori internal. Bagian kode terletak di μPROM, dan bagian data terletak di SRAM Besar internal (LSRAM).

Catatan: Untuk informasi selengkapnya tentang cara membuat proyek Libero bootloader Mi-V dan cara membuat proyek SoftConsole, lihat TU0775: PolarFire FPGA: Tutorial Membangun Subsistem Prosesor Mi-V
Gambar 1 menunjukkan diagram blok tingkat atas dari desain.

Gambar 1 • Diagram Blok Tingkat Atas

Seperti yang ditunjukkan pada Gambar 1, poin-poin berikut menggambarkan aliran data desain:

• Prosesor Mi-V menjalankan bootloader dari μPROM dan LSRAM yang ditunjuk. Bootloader berinteraksi dengan GUI melalui blok CoreUARTapb dan menunggu perintah.
• Ketika perintah program flash SPI diterima dari GUI, bootloader memprogram flash SPI dengan aplikasi target yang diterima dari GUI.
• Ketika perintah boot diterima dari GUI, bootloader menyalin kode aplikasi dari flash SPI ke DDR dan kemudian menjalankannya dari DDR.

Struktur Pencatatan Jam Kerja
Ada dua domain jam (40 MHz dan 20 MHz) dalam desain. Osilator kristal 50 MHz terpasang terhubung ke blok PF_CCC yang menghasilkan jam 40 MHz dan 20 MHz. Jam sistem 40 MHz menggerakkan subsistem prosesor Mi-V lengkap kecuali μPROM. Jam 20 MHz menggerakkan antarmuka RTG4 μPROM dan antarmuka RTG4 μPROM APB. RTG4 μPROM mendukung frekuensi clock hingga 30 MHz. DDR_FIC dikonfigurasi untuk antarmuka bus AHB, yang beroperasi pada 40 MHz. Memori DDR beroperasi pada 320 MHz.
Gambar 2 menunjukkan struktur pencatatan jam kerja.

Gambar 2 • Struktur Pencatatan Jam

Atur Ulang Struktur
Sinyal POWER_ON_RESET_N dan LOCK di-AND, dan sinyal output (INIT_RESET_N) digunakan untuk mereset blok RTG4FDDRC_INIT. Setelah melepaskan reset FDDR, pengontrol FDDR diinisialisasi, dan kemudian sinyal INIT_DONE ditegaskan. Sinyal INIT_DONE digunakan untuk mereset prosesor Mi-V, periferal, dan blok lain dalam desain.

Gambar 3 • Struktur Reset

Implementasi Perangkat Keras
Gambar 4 menunjukkan desain Libero dari desain referensi Mi-V.

Gambar 4 • Modul SmartDesign

Catatan: Tangkapan layar Libero SmartDesign yang ditampilkan dalam catatan aplikasi ini hanya untuk tujuan ilustrasi. Buka proyek Libero untuk melihat pembaruan terkini dan versi IP.

Blok IP
Gambar 2 mencantumkan blok IP yang digunakan dalam desain referensi subsistem prosesor Mi-V dan fungsinya.

Tabel 2 • Blok IP1

Semua panduan pengguna IP dan buku pegangan tersedia dari Libero SoC -> Katalog.

RTG4 μPROM menyimpan hingga 10,400 kata 36-bit (374,400 bit data). Ini hanya mendukung operasi baca selama pengoperasian perangkat normal setelah perangkat diprogram. Inti prosesor MIV_RV32_C0 terdiri dari unit pengambilan instruksi, saluran eksekusi, dan sistem memori data. Sistem memori prosesor MIV_RV32_C0 mencakup cache instruksi dan cache data. Inti MIV_RV32_C0 mencakup dua antarmuka AHB eksternal-antarmuka master bus memori AHB (MEM) dan antarmuka master bus AHB Memory Mapped I/O (MMIO). Pengontrol cache menggunakan antarmuka AHB MEM untuk mengisi ulang instruksi dan cache data. Antarmuka AHB MMIO digunakan untuk akses tidak di-cache ke periferal I/O.

Peta memori antarmuka AHB MMIO dan antarmuka MEM masing-masing adalah 0x60000000 hingga 0X6FFFFFFF dan 0x80000000 hingga 0x8FFFFFFFF. Alamat vektor reset prosesor dapat dikonfigurasi. Reset MIV_RV32_C0 adalah sinyal aktif-rendah, yang harus dihilangkan secara sinkron dengan jam sistem melalui sinkronisasi reset.

Prosesor MIV_RV32_C0 mengakses memori eksekusi aplikasi menggunakan antarmuka AHB MEM. Instans bus CoreAHBLite_C0_0 dikonfigurasi untuk menyediakan 16 slot budak, masing-masing berukuran 1 MB. Memori RTG μPROM, dan blok RTG4FDDRC ​​terhubung ke bus ini. μPROM digunakan untuk menyimpan aplikasi bootloader.

Prosesor MIV_RV32_C0 mengarahkan transaksi data antara alamat 0x60000000 dan 0x6FFFFFFF ke antarmuka MMIO. Antarmuka MMIO terhubung ke bus CoreAHBLite_C1_0 untuk berkomunikasi dengan periferal yang terhubung ke slot budaknya. Instans bus CoreAHBLite_C1_0 dikonfigurasi untuk menyediakan 16 slot budak, masing-masing berukuran 256 MB. Periferal UART, CoreSPI, dan CoreGPIO terhubung ke bus CoreAHBLite_C1_0 melalui jembatan CoreAHBTOAPB3 dan bus CoreAPB3.

Peta Memori
Tabel 3 mencantumkan peta memori dari memori dan periferal.

Tabel 3 • Peta Memori

Implementasi Perangkat Lunak

Desain referensi files menyertakan ruang kerja SoftConsole yang berisi proyek perangkat lunak berikut:

• Pemuat Boot
• Aplikasi Target

Pemuat Boot
Aplikasi bootloader diprogram pada μPROM selama pemrograman perangkat. Bootloader mengimplementasikan fungsi-fungsi berikut:

• Memprogram Flash SPI dengan aplikasi target.
• Menyalin aplikasi target dari SPI Flash ke memori DDR3.
• Mengalihkan eksekusi program ke aplikasi target yang tersedia di memori DDR3.
  Aplikasi bootloader harus dijalankan dari μPROM dengan LSRAM sebagai stack. Oleh karena itu, alamat ROM dan RAM dalam skrip linker masing-masing ditetapkan ke alamat awal μPROM dan LSRAM yang ditunjuk. Bagian kode dieksekusi dari ROM dan bagian data dieksekusi dari RAM seperti yang ditunjukkan pada Gambar 5.

Gambar 5 • Skrip Bootloader Linker

Skrip tautan (microsemi-riscv-ram_rom.ld) tersedia di
Folder SoftConsole_Project\mivrv32im-bootloader dari desain files.

Aplikasi Target
Aplikasi target mengedipkan LED onboard 1, 2, 3, dan 4 dan mencetak pesan UART. Aplikasi target harus dijalankan dari memori DDR3. Oleh karena itu, bagian kode dan tumpukan dalam skrip linker diatur ke alamat awal memori DDR3 seperti yang ditunjukkan pada Gambar 6.

Gambar 6 • Skrip Linker Aplikasi Target

Skrip tautan (microsemi-riscv-ram.ld) tersedia di folder aplikasi SoftConsole_Project\miv-rv32imddr- desain files.

Menyiapkan Perangkat Keras

Langkah-langkah berikut menjelaskan cara menyiapkan perangkat keras:

1. Pastikan papan dimatikan menggunakan sakelar SW6.
2. Hubungkan jumper pada kit pengembangan RTG4, seperti yang ditunjukkan dalam tabel berikut:
   Tabel 4 • Pelompat

   Peloncat	Sematkan Dari	Sematkan Ke	Komentar
   J11, J17, J19, J23, J26, J21, J32, dan J27	1	2	Bawaan
   J16	2	3	Bawaan
   J33	1	2	Bawaan
   	3	4

3. Hubungkan PC host ke konektor J47 menggunakan kabel USB.
4. Pastikan driver jembatan USB ke UART terdeteksi secara otomatis. Hal ini dapat diverifikasi di pengelola perangkat PC host.
5. Seperti yang ditunjukkan pada Gambar 7, properti port COM13 menunjukkan bahwa ia terhubung ke USB Serial Converter C. Oleh karena itu, COM13 dipilih dalam contoh iniample. Nomor port COM spesifik untuk sistem.
   Gambar 7 • Pengelola Perangkat
   Catatan: Jika driver jembatan USB ke UART tidak diinstal, unduh dan instal driver dari www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. Hubungkan catu daya ke konektor J9 dan hidupkan sakelar catu daya, SW6.

Gambar 8 • Kit Pengembangan RTG4

Menjalankan Demo

Bab ini menjelaskan langkah-langkah memprogram perangkat RTG4 dengan desain referensi, memprogram Flash SPI dengan aplikasi target, dan mem-boot aplikasi target dari memori DDR menggunakan GUI Bootloader Mi-V.

Menjalankan demo melibatkan langkah-langkah berikut:

1. Memprogram Perangkat RTG4, halaman 11
2. Menjalankan Mi-V Bootloader, halaman 11

Memprogram Perangkat RTG4
Perangkat RTG4 dapat diprogram menggunakan FlashPro Express atau Libero SOC.

• Untuk memprogram Kit Pengembangan RTG4 dengan pekerjaan file disediakan sebagai bagian dari desain filemenggunakan perangkat lunak FlashPro Express, lihat Lampiran 1: Memprogram Perangkat Menggunakan FlashPro Express, halaman 14.
• Untuk memprogram perangkat menggunakan Libero SoC, lihat Lampiran 2: Memprogram Perangkat Menggunakan Libero SoC, halaman 17.

Menjalankan Bootloader Mi-V
Setelah berhasil menyelesaikan pemrograman, ikuti langkah-langkah berikut:

1. Jalankan setup.exe file tersedia pada desain berikut filelokasi.
   <$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. Ikuti wizard penginstalan untuk menginstal aplikasi GUI Bootloader.
   Gambar 9 menunjukkan GUI Bootloader Mi-V RTG4.
   Gambar 9 • GUI Bootloader Mi-V
3. Pilih port COM yang terhubung ke USB Serial Converter C seperti yang ditunjukkan pada Gambar 7.
4. Klik tombol sambungkan. Setelah koneksi berhasil indikator Merah berubah menjadi Hijau seperti terlihat pada Gambar 10.
   Gambar 10 • Hubungkan Port COM
5. Klik tombol Impor dan pilih aplikasi target file (.bin). Setelah mengimpor, jalur file ditampilkan di GUI seperti yang ditunjukkan pada Gambar 11.
   <$Download_Directory>\rtg4_ac490_df\Source_files
   Gambar 11 • Impor Aplikasi Target File
6. Seperti yang ditunjukkan pada Gambar 11, klik opsi Program SPI Flash untuk memprogram aplikasi target pada SPI Flash. Pop-up ditampilkan setelah SPI Flash diprogram seperti yang ditunjukkan pada Gambar 12. Klik OK.
   Gambar 12 • Flash SPI Terprogram
7. Pilih opsi Mulai Boot untuk menyalin aplikasi dari SPI Flash ke memori DDR3 dan mulai menjalankan aplikasi dari memori DDR3. Setelah berhasil melakukan booting aplikasi target dari memori DDR3, aplikasi mencetak pesan UART dan mengedipkan LED1, 2, 3, dan 4 pengguna on-board seperti yang ditunjukkan pada Gambar 13.
   Gambar 13 • Jalankan Aplikasi Dari DDR
8. Aplikasi berjalan dari memori DDR3 dan ini mengakhiri demo. Tutup GUI Bootloader Mi-V.

Memprogram Perangkat Menggunakan FlashPro Express

Bagian ini menjelaskan cara memprogram perangkat RTG4 dengan tugas pemrograman file menggunakan FlashPro Express.

Untuk memprogram perangkat, lakukan langkah-langkah berikut:

1. Pastikan pengaturan jumper di papan sama dengan yang tercantum di Tabel 3 UG0617:
   Panduan Pengguna Kit Pengembangan RTG4.
2. Secara opsional, jumper J32 dapat diatur untuk menghubungkan pin 2-3 saat menggunakan pemrogram FlashPro4, FlashPro5, atau FlashPro6 eksternal, bukan pengaturan jumper default untuk menggunakan FlashPro5 tertanam.
   Catatan: Sakelar catu daya, SW6 harus dimatikan saat melakukan sambungan jumper.
3. Sambungkan kabel catu daya ke konektor J9 di papan.
4. Nyalakan sakelar catu daya SW6.
5. Jika menggunakan FlashPro5 tertanam, sambungkan kabel USB ke konektor J47 dan PC host.
   Alternatifnya, jika menggunakan pemrogram eksternal, sambungkan kabel pita ke JTAG tajuk J22 dan sambungkan programmer ke PC host.
6. Di PC host, luncurkan perangkat lunak FlashPro Express.
7. Klik Baru atau pilih Proyek Pekerjaan Baru dari Pekerjaan FlashPro Express dari menu Proyek untuk membuat proyek pekerjaan baru, seperti yang ditunjukkan pada gambar berikut.
   Gambar 14 • Proyek Pekerjaan FlashPro Express
8. Masukkan yang berikut ini di kotak dialog Proyek Pekerjaan Baru dari FlashPro Express Job:
   • Pekerjaan pemrograman file: Klik Browse, dan arahkan ke lokasi tempat .job file terletak dan pilih file. Lokasi defaultnya adalah: \rtg4_ac490_df\Pemrograman_Pekerjaan
   • Lokasi proyek pekerjaan FlashPro Express: Klik Telusuri dan navigasikan ke lokasi proyek FlashPro Express yang diinginkan.
     Gambar 15 • Proyek Pekerjaan Baru dari FlashPro Express Job
9. Klik Oke. Pemrograman yang dibutuhkan file dipilih dan siap untuk diprogram di perangkat.
10. Jendela FlashPro Express muncul seperti yang ditunjukkan pada gambar berikut. Konfirmasikan bahwa nomor programmer muncul di bidang Programmer. Jika tidak, konfirmasi koneksi board dan klik Refresh/Rescan Programmers.
    Gambar 16 • Memprogram Perangkat
11. Klik JALANKAN. Ketika perangkat berhasil diprogram, status RUN PASSED ditampilkan seperti yang ditunjukkan pada gambar berikut.
    Gambar 17 • FlashPro Express—JALANKAN BERLALU
12. Tutup FlashPro Express atau klik Keluar di tab Proyek.

Memprogram Perangkat Menggunakan Libero SoC

Desain referensi fileIni termasuk proyek subsistem prosesor Mi-V yang dibuat menggunakan Libero SoC. Perangkat RTG4 dapat diprogram menggunakan Libero SoC. Proyek Libero SoC sepenuhnya dibangun dan dijalankan dari Sintesis, Tempat dan Rute, Verifikasi Waktu, Pembuatan Data Array FPGA, Pembaruan Konten Memori μPROM, Pembuatan Bitstream, Pemrograman FPGA.

Alur desain Libero ditunjukkan pada gambar berikut.

Gambar 18 • Aliran Desain Libero

Untuk memprogram perangkat RTG4, proyek subsistem prosesor Mi-V harus dibuka di Libero SoC dan langkah-langkah berikut harus dijalankan kembali:

1. Perbarui Konten Memori uPROM: Pada langkah ini, μPROM diprogram dengan aplikasi bootloader.
2. Generasi Bitstream: Pada langkah ini, Job file dihasilkan untuk perangkat RTG4.
3. Pemrograman FPGA: Pada langkah ini, perangkat RTG4 diprogram menggunakan Job file.

Ikuti langkah-langkah berikut:

1. Dari Libero Design Flow, pilih Perbarui Konten Memori uPROM.
2. Buat klien menggunakan opsi Tambah.
3. Pilih klien lalu pilih opsi Edit.
4. Pilih Konten dari file lalu pilih opsi Telusuri seperti yang ditunjukkan pada Gambar 19.
   Gambar 19 • Edit Penyimpanan Data Klien
5. Arahkan ke desain berikut filelokasi dan pilih miv-rv32im-bootloader.hex file seperti yang ditunjukkan pada Gambar 20. <$Download_Directory>\rtg4_ac490_df
   • Mengatur File Ketik sebagai Intel-Hex (*.hex).
   • Pilih Gunakan jalur relatif dari direktori proyek.
   • Klik OK.
     Gambar 20 • Impor Memori File
6. Klik OK.
   Konten μPROM diperbarui.
7. Klik dua kali Hasilkan Bitstream seperti yang ditunjukkan pada Gambar 21.
   Gambar 21 • Menghasilkan Bitstream
8. Klik dua kali Run PROGRAM Action untuk memprogram perangkat seperti yang ditunjukkan pada Gambar 21.
   Perangkat RTG4 diprogram. Lihat Menjalankan Demo, halaman 11.

Menjalankan Skrip TCL

Skrip TCL disediakan dalam desain files folder di bawah direktori TCL_Scripts. Jika diperlukan, alur desain dapat direproduksi dari Implementasi Desain hingga pembuatan pekerjaan file.

Untuk menjalankan TCL, ikuti langkah-langkah di bawah ini:

1. Luncurkan perangkat lunak Libero.
2. Pilih Proyek > Jalankan Skrip….
3. Klik Telusuri dan pilih script.tcl dari direktori TCL_Scripts yang diunduh.
4. Klik Jalankan.

Setelah eksekusi skrip TCL berhasil, proyek Libero dibuat dalam direktori TCL_Scripts.
Untuk informasi lebih lanjut tentang skrip TCL, lihat rtg4_ac490_df/TCL_Scripts/readme.txt.
Lihat Panduan Referensi Perintah Libero® SoC TCL untuk detail lebih lanjut tentang perintah TCL. Kontak
Dukungan Teknis untuk setiap pertanyaan yang ditemui saat menjalankan skrip TCL.

Microsemi tidak memberikan jaminan, representasi, atau jaminan mengenai informasi yang terkandung di sini atau kesesuaian produk dan layanannya untuk tujuan tertentu, Microsemi juga tidak bertanggung jawab apa pun yang timbul dari aplikasi atau penggunaan produk atau sirkuit apa pun. Produk yang dijual di bawah ini dan produk lain yang dijual oleh Microsemi telah menjalani pengujian terbatas dan tidak boleh digunakan bersama dengan peralatan atau aplikasi penting misi. Spesifikasi kinerja apa pun diyakini dapat diandalkan tetapi tidak diverifikasi, dan Pembeli harus melakukan dan menyelesaikan semua kinerja dan pengujian produk lainnya, sendiri dan bersama-sama dengan, atau dipasang di, setiap produk akhir. Pembeli tidak boleh mengandalkan data dan spesifikasi kinerja atau parameter apa pun yang disediakan oleh Microsemi. Pembeli bertanggung jawab untuk secara independen menentukan kesesuaian produk apa pun dan menguji serta memverifikasinya. Informasi yang diberikan oleh Microsemi di bawah ini disediakan “sebagaimana adanya, di mana adanya” dan dengan semua kesalahan, dan seluruh risiko yang terkait dengan informasi tersebut sepenuhnya ditanggung oleh Pembeli. Microsemi tidak memberikan, secara eksplisit atau implisit, kepada pihak mana pun hak paten, lisensi, atau hak IP lainnya, baik yang berkaitan dengan informasi itu sendiri atau apa pun yang dijelaskan oleh informasi tersebut. Informasi yang diberikan dalam dokumen ini adalah hak milik Microsemi, dan Microsemi berhak untuk membuat perubahan apa pun pada informasi dalam dokumen ini atau pada produk dan layanan apa pun kapan saja tanpa pemberitahuan.

Tentang Mikrosemi
Microsemi, anak perusahaan yang sepenuhnya dimiliki oleh Microchip Technology Inc. (Nasdaq: MCHP), menawarkan portofolio komprehensif semikonduktor dan solusi sistem untuk kedirgantaraan & pertahanan, komunikasi, pusat data, dan pasar industri. Produk meliputi sirkuit terpadu sinyal campuran analog berkinerja tinggi dan dikeraskan radiasi, FPGA, SoC, dan ASIC; produk manajemen daya; perangkat waktu dan sinkronisasi dan solusi waktu yang tepat, menetapkan standar waktu dunia; perangkat pengolah suara; solusi RF; komponen diskrit; solusi penyimpanan dan komunikasi perusahaan, teknologi keamanan, dan anti-t yang dapat diskalakanampeh produk; solusi Ethernet; IC Power-over-Ethernet dan bentang tengah; serta kemampuan dan layanan desain khusus. Pelajari lebih lanjut di www.microsemi.com.

Markas Mikrosemi
Satu Perusahaan, Aliso Viejo,
CA 92656 AS
Di AS: +1 Telepon: 800-713-4113
Di luar AS: +1 Telepon: 949-380-6100
Penjualan: +1 Telepon: 949-380-6136
Telp: +1 Telepon: 949-215-4996
E-mail: penjualan.support@microsemi.com
www.microsemi.com

©2021 Microsemi, anak perusahaan yang sepenuhnya dimiliki oleh Microchip Technology Inc. Semua hak dilindungi undang-undang. Microsemi dan logo Microsemi adalah merek dagang terdaftar dari Microsemi Corporation. Semua merek dagang dan merek layanan lainnya adalah milik dari pemiliknya masing-masing

Dokumen / Sumber Daya

Microsemi AC490 RTG4 FPGA: Membangun Subsistem Prosesor Mi-V [Bahasa Indonesia:] Panduan Pengguna AC490 RTG4 FPGA Membangun Subsistem Prosesor Mi-V, AC490 RTG4, FPGA Membangun Subsistem Prosesor Mi-V, Subsistem Prosesor Mi-V

Referensi

• Panduan Pengguna