Tashqi xotira interfeyslari Intel Stratix 10 FPGA IP Design Example

Dizayn Example Tashqi xotira interfeyslari Intel® Stratix® 10 FPGA IP uchun tezkor boshlash qo'llanmasi

Yangi interfeys va yanada avtomatlashtirilgan dizayn oldingiample flow Intel® Stratix® 10 tashqi xotira interfeyslari uchun mavjud. Example Parametrlar muharriridagi Dizaynlar yorlig'i sintez va simulyatsiya yaratishni belgilash imkonini beradi file EMIF IP-ni tasdiqlash uchun foydalanishingiz mumkin bo'lgan to'plamlar. Siz sobiq yaratishingiz mumkinampIntel FPGA ishlab chiqish to'plami yoki siz yaratgan har qanday EMIF IP uchun maxsus dizayn.

Shakl 1. Umumiy dizayn Example Ish oqimlari

2-rasm. EMIF ni yaratish ExampIntel Stratix 10 ishlab chiqish to'plami bilan dizayn

EMIF loyihasini yaratish

Intel Quartus® Prime dasturiy ta'minotining 17.1 va undan keyingi versiyalari uchun EMIF IP va eski dizaynni yaratishdan oldin Intel Quartus Prime loyihasini yaratishingiz kerak.ample.

1. Intel Quartus Prime dasturini ishga tushiring va tanlang File ➤ Yangi loyiha ustasi. Keyingiga bosing.
2. Yaratmoqchi bo'lgan loyiha uchun katalog va nme ni belgilang. Keyingiga bosing.
3. Bo'sh loyiha tanlanganligini tekshiring. Keyingiga ikki marta bosing.
4. Nom filtri ostida qurilma qism raqamini kiriting.
5. Mavjud qurilmalar ostida tegishli qurilmani tanlang.
6. Finish tugmasini bosing.

EMIF IP-ni yaratish va sozlash

Quyidagi qadamlar EMIF IP-ni qanday yaratish va sozlashni ko'rsatadi. Ushbu qadam DDR4 interfeysini yaratadi, ammo qadamlar boshqa protokollar uchun o'xshash.

1. IP-katalog oynasida Intel Stratix 10 External Memory Interfaces-ni tanlang. (Agar IP-katalog oynasi ko'rinmasa, tanlang View ➤ Windows yordam dasturi ➤ IP katalogi.)
2. IP parametr muharririda EMIF IP uchun ob'ekt nomini kiriting (bu erda siz ko'rsatgan nom file IP nomi) va katalogni belgilang. Yaratish-ni bosing.
3. Parametrlar muharririda bir nechta yorliqlar mavjud bo'lib, unda siz EMIF dasturini aks ettirish uchun parametrlarni sozlashingiz kerak:

Intel Stratix 10 EMIF parametrlarini tahrirlash bo'yicha ko'rsatmalar

Jadval 1. EMIF parametrlarini tahrirlash bo'yicha ko'rsatmalar

Parametr muharriri yorlig'i	Ko'rsatmalar
General	Quyidagi parametrlar toʻgʻri kiritilganligiga ishonch hosil qiling: • Qurilma uchun tezlik darajasi. • Xotiraning soat chastotasi. • PLL mos yozuvlar soat chastotasi.
Xotira	• Parametrlarni kiritish uchun xotira qurilmangizning ma'lumotlar varag'iga qarang Xotira tab. • ALERT# pin uchun ma'lum joyni ham kiritishingiz kerak. (Faqat DDR4 xotira protokoli uchun amal qiladi.)
Mem I/U	• Dastlabki loyiha tekshiruvlari uchun siz qurilmadagi standart sozlamalardan foydalanishingiz mumkin Mem I/O tab. • Kengaytirilgan dizayn tekshiruvi uchun optimal tugatish sozlamalarini olish uchun taxta simulyatsiyasini amalga oshirishingiz kerak.
FPGA kiritish/chiqarish	• Dastlabki loyiha tekshiruvlari uchun siz qurilmadagi standart sozlamalardan foydalanishingiz mumkin FPGA kiritish/chiqarish tab. • Kengaytirilgan dizaynni tekshirish uchun tegishli I/U standartlarini tanlash uchun tegishli IBIS modellari bilan taxta simulyatsiyasini amalga oshirishingiz kerak.
Xotira vaqti	• Dastlabki loyiha tekshiruvlari uchun siz qurilmadagi standart sozlamalardan foydalanishingiz mumkin Xotira vaqti tab. • Kengaytirilgan dizaynni tekshirish uchun siz xotira qurilmangizning ma'lumotlar varag'iga muvofiq parametrlarni kiritishingiz kerak.
Kengash	• Dastlabki loyiha tekshiruvlari uchun siz qurilmadagi standart sozlamalardan foydalanishingiz mumkin Kengash tab. • Kengaytirilgan dizaynni tekshirish va aniq vaqtni yopish uchun siz belgilararo interferentsiya (ISI)/oʻzaro bogʻlanish va plata va paketning egilish maʼlumotlarini olish uchun plata simulyatsiyasini amalga oshirib, uni ekranga kiritishingiz kerak. Kengash tab.
Nazoratchi	Xotira kontrolleringiz uchun kerakli konfiguratsiya va xatti-harakatga muvofiq kontroller parametrlarini o'rnating.
Diagnostika	dagi parametrlardan foydalanishingiz mumkin Diagnostika xotira interfeysini sinash va disk raskadrovka qilishda yordam berish uchun yorliq.
Example Dizaynlar	The Example Dizaynlar yorlig'i sizga dizaynni yaratish imkonini beradi exampsintez va simulyatsiya uchun. Yaratilgan dizayn example EMIF IP va xotira interfeysini tekshirish uchun tasodifiy trafikni yaratuvchi drayverdan tashkil topgan to'liq EMIF tizimidir.

Shaxsiy parametrlar haqida batafsil ma'lumot olish uchun Intel Stratix 10 tashqi xotira interfeyslari IP foydalanuvchi qo'llanmasining xotira protokoli uchun tegishli bo'limga qarang.

Sintezlanadigan EMIF dizaynini yaratish Example

Intel Stratix 10 ishlab chiqish to'plami uchun Intel Stratix 10 EMIF IP sozlamalarining ko'p qismini standart qiymatlarida qoldirish kifoya. Sintezlanadigan dizaynni yaratish uchun, masalanample, quyidagi amallarni bajaring:

1. Diagnostika yorlig'ida mavjud disk raskadrovka funksiyalariga kirishni ta'minlash uchun EMIF disk raskadrovka asboblar to'plami/chipdagi nosozliklarni tuzatish porti va tizim ichidagi manbalar va problarni yoqing.
2. Ex bo'yichaample Dizaynlar yorlig'ida Sintez qutisi belgilanganligiga ishonch hosil qiling.
3. EMIF IP-ni sozlang va Ex Generate tugmasini bosingample Dizayn oynaning yuqori o'ng burchagida.
4. EMIF dizayni uchun katalogni belgilang example va OK ni bosing. EMIF dizaynining muvaffaqiyatli ishlab chiqarilishi example quyidagini yaratadi fileqii katalogi ostida o'rnatiladi.

Shakl 3. Yaratilgan sintezlanadigan dizayn Example File Tuzilishi

Eslatma: Agar siz Simulyatsiya yoki Sintez katagiga belgi qo'ymasangiz, maqsad katalogda Platforma dizayneri dizayni bo'ladi. files, ular to'g'ridan-to'g'ri Intel Quartus Prime dasturi tomonidan kompilyatsiya qilinmaydi, lekin bo'lishi mumkin viewPlatforma dizayneri ostida tahrirlangan yoki tahrirlangan. Bunday holatda sintez va simulyatsiya yaratish uchun quyidagi buyruqlarni bajarishingiz mumkin file to'plamlar.

• Kompilyatsiya qilinadigan loyihani yaratish uchun siz belgilangan katalogda quartus_sh -t make_qii_design.tcl skriptini ishga tushirishingiz kerak.
• Simulyatsiya loyihasini yaratish uchun siz belgilangan katalogda quartus_sh -t make_sim_design.tcl skriptini ishga tushirishingiz kerak.

Tegishli ma'lumotlar

• Sintez Example Dizayn 19-sahifada
• DDR10 uchun Intel Stratix 3 EMIF IP parametr tavsiflari
• DDR10 uchun Intel Stratix 4 EMIF IP parametr tavsiflari
• QDRII/II+/Xtreme uchun Intel Stratix 10 EMIF IP parametr tavsiflari
• QDR-IV uchun Intel Stratix 10 EMIF IP parametr tavsiflari
• RLDRAM 10 uchun Intel Stratix 3 EMIF IP parametr tavsiflari

EMIF dizaynini yaratish ExampSimulyatsiya uchun
Intel Stratix 10 ishlab chiqish to'plami uchun Intel Stratix 10 EMIF IP sozlamalarining ko'p qismini standart qiymatlarida qoldirish kifoya. Dizaynni yaratish uchun example uchun
simulyatsiya uchun quyidagi amallarni bajaring:

1. Diagnostika yorlig'ida siz ikkita kalibrlash rejimidan birini tanlashingiz mumkin: Kalibrlashni o'tkazib yuborish va To'liq kalibrlash. (Ushbu rejimlar haqida batafsil ma’lumot uchun ushbu bobning keyingi qismidagi Simulyatsiyaga qarshi apparat ta’minotiga qarang.) Simulyatsiya vaqtini qisqartirish uchun tez simulyatsiya qilish uchun Abstract PHY ni tanlang.
2. Ex bo'yichaample Dizaynlar yorlig'ida Simulyatsiya qutisi belgilanganligiga ishonch hosil qiling. Shuningdek, kerakli Simulyatsiya HDL formatini tanlang, Verilog yoki VHDL.
3. EMIF IP-ni sozlang va Ex Generate tugmasini bosingample Dizayn oynaning yuqori o'ng burchagida.
4. EMIF dizayni uchun katalogni belgilang example va OK ni bosing.

EMIF dizaynining muvaffaqiyatli ishlab chiqarilishi example bir nechta hosil qiladi file sim/ed_sim katalogi ostida turli xil qo'llab-quvvatlanadigan simulyatorlar uchun to'plamlar.

Shakl 4. Yaratilgan simulyatsiya dizayni Example File Tuzilishi

Eslatma: Agar siz Simulyatsiya yoki Sintez katagiga belgi qo'ymasangiz, maqsad katalogda Platforma dizayneri dizayni bo'ladi. files, ular to'g'ridan-to'g'ri Intel Quartus Prime dasturi tomonidan kompilyatsiya qilinmaydi, lekin bo'lishi mumkin viewPlatforma dizayneri ostida tahrirlangan yoki tahrirlangan. Bunday holatda sintez va simulyatsiya yaratish uchun quyidagi buyruqlarni bajarishingiz mumkin file to'plamlar.

• Kompilyatsiya qilinadigan loyihani yaratish uchun siz belgilangan katalogda quartus_sh -t make_qii_design.tcl skriptini ishga tushirishingiz kerak.
• Simulyatsiya loyihasini yaratish uchun siz belgilangan katalogda quartus_sh -t make_sim_design.tcl skriptini ishga tushirishingiz kerak.

Tegishli ma'lumotlar
• Simulyatsiya Example Dizayn yoqilgan
• Intel Stratix 10 EMIF IP – IP xotirasini simulyatsiya qilish
• Simulyatsiya Versus Hardware Implementation yoniq

Simulyatsiya va apparatni amalga oshirish
Tashqi xotira interfeysi simulyatsiyasi uchun IP yaratish vaqtida Diagnostics yorlig'ida kalibrlashni o'tkazib yuborish yoki to'liq kalibrlashni tanlashingiz mumkin.
EMIF simulyatsiya modellari
Ushbu jadval skip kalibrlash va to'liq kalibrlash modellarining xususiyatlarini taqqoslaydi.

Jadval 2. EMIF simulyatsiya modellari: Kalibrlashni o'tkazib yuborish va to'liq kalibrlash

Kalibrlashni o'tkazib yuborish	To'liq kalibrlash
Foydalanuvchi mantig'iga qaratilgan tizim darajasidagi simulyatsiya.	Kalibrlashga qaratilgan xotira interfeysi simulyatsiyasi.
Kalibrlash tafsilotlari qo'lga kiritilmagan.	Barcha s ni oladitagkalibrlash es.
Ma'lumotlarni saqlash va olish qobiliyatiga ega.	Nivelirlash, har bir bit uchun deskew va hokazolarni o'z ichiga oladi.
Aniq samaradorlikni ifodalaydi.
Kengash egilishini hisobga olmaydi.

Uskunani amalga oshirishga qarshi RTL simulyatsiyasi

Ushbu jadval EMIF simulyatsiyasi va apparatni amalga oshirish o'rtasidagi asosiy farqlarni ta'kidlaydi.

Jadval 3. EMIF RTL simulyatsiyasi va apparat ta'minoti

RTL simulyatsiyasi	Uskunani amalga oshirish
Nios® ishga tushirish va kalibrlash kodi parallel ravishda amalga oshiriladi.	Nios ishga tushirish va kalibrlash kodi ketma-ket bajariladi.
Interfeyslar simulyatsiyada bir vaqtning o'zida cal_done signal signalini tasdiqlaydi.	Fitter operatsiyalari kalibrlash tartibini belgilaydi va interfeyslar bir vaqtning o'zida cal_done ni tasdiqlamaydi.

Dizayningiz ilovasi uchun trafik naqshlari asosida RTL simulyatsiyalarini ishga tushirishingiz kerak. E'tibor bering, RTL simulyatsiyasi PCB kuzatuvidagi kechikishlarni modellashtirmaydi, bu RTL simulyatsiyasi va apparatni amalga oshirish o'rtasidagi kechikishning tafovutiga olib kelishi mumkin.

ModelSim yordamida tashqi xotira interfeysi IP-ni simulyatsiya qilish

Ushbu protsedura EMIF dizaynini qanday simulyatsiya qilishni ko'rsatadi example.

1. Mentor Graphics* ModelSim dasturini ishga tushiring va tanlang File ➤ Katalogni o'zgartirish. Yaratilgan dizayndagi sim/ed_sim/mentor katalogiga o'ting, masalanample papka.
2. Transkripsiya oynasi ekranning pastki qismida ko'rsatilganligini tekshiring. Transkript oynasi ko'rinmasa, uni bosish orqali ko'rsating View ➤ Transkript.
3. Transkripsiya oynasida msim_setup.tcl manbasini ishga tushiring.
4. Msim_setup.tcl manbasi ishga tushirilgandan so'ng, Transkripsiya oynasida ld_debug dasturini ishga tushiring.
5. Ld_debug ishlashni tugatgandan so'ng, Ob'ektlar oynasi ko'rsatilganligini tekshiring. Ob'ektlar oynasi ko'rinmasa, uni bosish orqali ko'rsating View ➤ Ob'ektlar.
6. Ob'ektlar oynasida o'ng tugmasini bosib, "To'lqin qo'shish" ni tanlab, simulyatsiya qilmoqchi bo'lgan signallarni tanlang.
7. Simulyatsiya uchun signallarni tanlashni tugatgandan so'ng, VTranscript oynasida run -all-ni bajaring. Simulyatsiya tugallanmaguncha ishlaydi.
8. Agar simulyatsiya ko'rinmasa, bosing View ➤ To'lqin.

Tegishli ma'lumotlar
Intel Stratix 10 EMIF IP – IP xotirasini simulyatsiya qilish

Intel Stratix 10 EMIF IP uchun PIN-kodni joylashtirish

Ushbu mavzu pinni joylashtirish bo'yicha ko'rsatmalar beradi.

tugadiview

Intel Stratix 10 FPGA-lar quyidagi tuzilishga ega:

• Har bir qurilmada 2 dan 3 gacha kiritish/chiqarish ustunlari mavjud.
• Har bir kiritish/chiqarish ustunida 12 tagacha kiritish/chiqarish banklari mavjud.
• Har bir kirish/chiqarish banki 4 ta chiziqdan iborat.
• Har bir qatorda 12 ta umumiy maqsadli I/U (GPIO) pinlari mavjud.

Umumiy pin ko'rsatmalari
Quyidagi fikrlar umumiy pin ko'rsatmalarini beradi:

• Berilgan tashqi xotira interfeysi uchun pinlar bitta kiritish/chiqarish ustunida joylashganligiga ishonch hosil qiling.
• Bir nechta banklarni qamrab oladigan interfeyslar quyidagi talablarga javob berishi kerak:
  • Banklar bir-biriga ulashgan bo'lishi kerak. Qo'shni banklar haqida ma'lumot olish uchun Intel Stratix 10 tashqi xotira interfeyslari IP foydalanuvchi qo'llanmasiga qarang.
  • Kechikishni kamaytirish uchun manzil va buyruqlar banki markaziy bankda bo'lishi kerak. Agar xotira interfeysi juft sonli banklardan foydalansa, manzil va buyruqlar banki ikkita markaziy bankdan birida bo'lishi mumkin.
• Ishlatilmagan pinlar umumiy maqsadli kiritish/chiqarish pinlari sifatida ishlatilishi mumkin.
• Barcha manzillar, buyruqlar va tegishli pinlar bitta bankda bo'lishi kerak.
• Manzil, buyruq va ma'lumotlar pinlari quyidagi shartlar ostida bankni baham ko'rishi mumkin:
  • Manzil, buyruq va ma'lumotlar pinlari kirish/chiqarish chizig'ini baham ko'ra olmaydi.
  • Ma'lumotlar pinlari uchun faqat manzil va buyruqlar bankidagi foydalanilmagan I/U qatoridan foydalanish mumkin.

Jadval 4. Umumiy Pin cheklovlari

Signal turi	Cheklov
Data Strobe	DQ guruhiga tegishli barcha signallar bir xil kiritish/chiqarish chizig'ida joylashishi kerak.
Ma'lumotlar	Tegishli DQ pinlari bir xil kiritish/chiqarish chizig'ida joylashgan bo'lishi kerak. Ikki tomonlama ma'lumotlar liniyalarini qo'llab-quvvatlamaydigan protokollar uchun o'qish signallari yozish signallaridan alohida guruhlanishi kerak.
Manzil va buyruq	Manzil va buyruq pinlari kiritish/chiqarish banki ichida oldindan belgilangan joylarda joylashishi kerak.

Qo'shni banklar

Banklar qo‘shni hisoblanishi uchun ular bir xil kiritish/chiqarish ustunida yashashlari kerak. Banklar qo‘shni yoki yo‘qligini aniqlash uchun Stratix 10 Umumiy maqsadi I bo‘limida joylashgan Stratix 10 qurilmalaridagi modulli kiritish/chiqarish banklarining joylashuvi va PIN raqamlariga qarang. /O
Foydalanuvchi uchun qoʻllanma.

Stratix 10 Umumiy Maqsadli I/U foydalanuvchi qoʻllanmasidagi jadvallarga murojaat qilganda, “ – ” belgisi mavjud boʻlmasa, barcha koʻrsatilgan banklar yonma-yon deb taxmin qilish mumkin; a ' – ' belgisi bankning paketga bog'lanmaganligini bildiradi.
Pin topshiriqlari

Barcha EMIF I/U pinlarining joylashuvini aniqlash uchun siz qurilmangiz uchun pin jadvaliga murojaat qilishingiz kerak. PIN-jadvalga murojaat qilganda, bank raqamlari, kirish / chiqish bank indekslari va pin nomlari taqdim etiladi. Manzil va buyruq pinlari uchun pin indekslarini Intel FPGA da joylashgan Stratix 10 sxemalar jadvalida topishingiz mumkin. websayt. PIN topshiriqlarini turli usullar bilan bajarishingiz mumkin. Tavsiya etilgan yondashuv ba'zi interfeys signallarini qo'lda cheklash va qolganlarini Intel Quartus Prime Fitterga boshqarishiga ruxsat berishdir. Ushbu usul ba'zi interfeys pinlari uchun qonuniy pozitsiyalarni topish uchun pin jadvallari bilan maslahatlashish va ularni .qsf orqali belgilashdan iborat. file bu EMIF dizayni bilan yaratilgan example. I/U joylashtirishning ushbu usuli uchun siz quyidagi signallarni cheklashingiz kerak:

• CK0
• Har bir guruh uchun bitta DQS pin
• PLL mos yozuvlar soati
• RZQ

Yuqoridagi cheklovlarga asoslanib, Intel Quartus Prime Fitter kerak bo'lganda har bir chiziq ichida pinlarni aylantiradi. Quyidagi rasmda sobiq ko'rsatilganampQuyidagi tanlovlar bilan DDR3 x72 interfeysi uchun pin tayinlash:

• Manzil va buyruq pin 2M bankiga joylashtirilgan va 3 qatorni talab qiladi.
  • CK0 8M bankidagi 2-pin bilan chegaralangan.
  • PLL mos yozuvlar soat pinlari 24M bankidagi 25 va 2 pinlar bilan cheklangan.
  • RZQ 26M bankidagi 2-pin bilan cheklangan.
• Ma'lumotlar 2N, 2M va 2L banklariga joylashtiriladi va 9 qatorni talab qiladi.
  • DQS 1-4 guruhlari 2N bankiga joylashtirilgan.
  • DQS guruhi 0 2M bankiga joylashtirilgan.
  • DQS 5-8 guruhlari 2L bankiga joylashtirilgan.

5-rasm. PIN-kodni tayinlash Example: DDR3 x73 interfeysi

Bu example, CK0 ni 8M bankidagi 2-pin bilan cheklash uchun siz .qsf ga quyidagi qatorni qo'shishingiz kerak. file, tegishli pin jadvaliga asoslanib:

Yuqoridagi pinni belgilash formati barcha pinlarga qo'llanilishi mumkin:

Tegishli ma'lumotlar

• Intel Stratix 10 qurilmalaridagi modulli kiritish/chiqarish banklari
• Intel Stratix 10 EMIF IP DDR3
• DDR10 uchun Intel Stratix 4 EMIF IP
• QDRII/II+/Xtreme uchun Intel Stratix 10 EMIF IP
• QDR-IV uchun Intel Stratix 10 EMIF IP
• RLDRAM 10 uchun Intel Stratix 3 EMIF IP

Intel Stratix 10 EMIF Design-ni kompilyatsiya qilish va dasturlash Example

.qsf da kerakli pin tayinlarini qilganingizdan so'ng file, siz dizaynni to'plashingiz mumkin example Intel Quartus Prime dasturida.

1. Eski dizaynni o'z ichiga olgan Intel Quartus Prime jildiga o'tingample katalog.
2. Intel Quartus Prime loyihasini oching file, (.qpf).
3. Kompilyatsiya qilishni boshlash uchun “Processing” ➤ Start Compilation tugmasini bosing. Kompilyatsiyaning muvaffaqiyatli yakunlanishi .sof hosil qiladi file, bu dizaynni apparatda ishlashiga imkon beradi.
4. Qurilmangizni tuzilgan dizayn bilan dasturlash uchun Tools ➤ Programmer-ni bosish orqali dasturchini oching.
5. Dasturchida qo'llab-quvvatlanadigan qurilmalarni aniqlash uchun Avtomatik aniqlash tugmasini bosing.
6. Intel Stratix 10 qurilmasini tanlang va keyin O'zgartirish-ni tanlang File.
7. Yaratilgan ed_synth.sof ga o'ting file va Ochish-ni tanlang.
8. Intel Stratix 10 qurilmasini dasturlashni boshlash uchun Start tugmasini bosing. Qurilma muvaffaqiyatli dasturlashtirilgandan so'ng, oynaning yuqori o'ng tomonidagi harakatlanish satri 100% (Muvaffaqiyatli) ni ko'rsatishi kerak.

Intel Stratix 10 EMIF Design-da nosozliklarni tuzatish Example
EMIF disk raskadrovka asboblar to'plami tashqi xotira interfeysi dizaynlarini tuzatishda yordam berish uchun mavjud. Asboblar to'plami sizga o'qish va yozish chegaralarini ko'rsatish va ko'z diagrammalarini yaratish imkonini beradi. Intel Stratix 10 ishlab chiqish to'plamini dasturlashtirganingizdan so'ng, uning ishlashini EMIF Debug Toolkit yordamida tekshirishingiz mumkin.

1. EMIF disk raskadrovka asboblar to‘plamini ishga tushirish uchun Asboblar ➤ Tizim disk raskadrovka asboblari ➤ Tashqi xotira interfeysi asboblar to‘plamiga o‘ting.
2. Ulanishlarni ishga tushirish-ni bosing.
3. Loyihani qurilmaga ulash-ni bosing. Oyna paydo bo'ladi; to'g'ri qurilma tanlanganligini va to'g'ri .sof file tanlanadi.
4. Xotira interfeysi ulanishini yaratish-ni bosing. OK tugmasini bosish orqali standart sozlamalarni qabul qiling.

Intel Stratix 10 ishlab chiqish to'plami endi EMIF disk raskadrovka asboblar to'plami bilan ishlash uchun sozlangan va siz tegishli variantni ikki marta bosish orqali quyidagi hisobotlardan birini yaratishingiz mumkin:

• Kalibrlashni qayta ishga tushirish. Har bir DQ/DQS pinining chekkalari bilan bir qatorda DQ/DQS guruhi uchun kalibrlash holatini jamlovchi kalibrlash hisobotini tuzadi.
• Haydovchi cheklash. Har bir kirish/chiqarish pinidagi o'qish va yozish chegaralarini jamlagan hisobot tayyorlaydi. Bu kalibrlash chegarasidan farq qiladi, chunki drayver cheklovi kalibrlash vaqtida emas, balki foydalanuvchi rejimidagi trafik paytida olinadi.
• Ko'z diagrammasini yarating. Kalibrlash ma'lumotlari naqshlari asosida har bir DQ pin uchun o'qish va yozish diagrammalarini yaratadi.
• Tugatishni kalibrlash. Turli tugatish qiymatlarini supurib tashlaydi va har bir tugatish qiymati taqdim etadigan chegaralar haqida hisobot beradi. Xotira interfeysi uchun optimal tugatishni tanlashda yordam berish uchun ushbu xususiyatdan foydalaning.

Tegishli ma'lumotlar
Intel Stratix 10 EMIF IP nosozliklarni tuzatish

Dizayn Example Tashqi xotira interfeyslari uchun tavsif Intel Stratix 10 FPGA IP

EMIF IP-ni parametrlashtirganda va yaratganingizda, tizim simulyatsiya va sintez uchun katalog yaratishini belgilashingiz mumkin. file to'plamlarni o'rnating va hosil qiling file avtomatik ravishda o'rnatiladi. Ex ostida Simulyatsiya yoki Sintez ni tanlasangizampdizayn Files haqida Example Dizaynlar yorlig'ida tizim to'liq simulyatsiya yaratadi file to'plam yoki to'liq sintez file sizning tanlovingizga mos ravishda o'rnating.

Sintez Exampdizayn

Sintez, masalanample dizayn quyidagi rasmda ko'rsatilgan asosiy bloklarni o'z ichiga oladi.

• Sintezlanadigan Avalon®-MM bo'lgan trafik generatoriampparametrlangan manzillar soniga o'qish va yozishning psevdo-tasodifiy naqshini amalga oshiradigan drayver. Trafik generatori shuningdek, xotiradan o'qilgan ma'lumotlarning yozma ma'lumotlarga mos kelishini ta'minlash uchun nazorat qiladi va aks holda nosozlikni tasdiqlaydi.
• Xotira interfeysining namunasi, unga quyidagilar kiradi:
  • Avalon-MM interfeysi va AFI interfeysi o'rtasida moderatsiya qiluvchi xotira tekshiruvi.
  • Xotira boshqaruvchisi va tashqi xotira qurilmalari o'rtasida o'qish va yozish operatsiyalarini bajarish uchun interfeys bo'lib xizmat qiluvchi PHY.

Shakl 6. Sintez Exampdizayn

Agar siz Ping Pong PHY xususiyatidan foydalanayotgan bo'lsangiz, sintez example dizayn quyidagi rasmda ko'rsatilganidek, ikkita mustaqil boshqaruvchi va umumiy PHY orqali ikkita mustaqil xotira qurilmasiga buyruqlar beruvchi ikkita trafik generatorini o'z ichiga oladi.

Shakl 7. Sintez Example Ping Pong PHY uchun dizayn

Agar siz RLDRAM 3 dan foydalanayotgan bo'lsangiz, sintezdagi trafik generatori example dizayn quyidagi rasmda ko'rsatilganidek, AFI yordamida PHY bilan bevosita aloqa qiladi.

Shakl 8. Sintez Example RLDRAM 3 interfeyslari uchun dizayn

Eslatma: Agar PLL almashish rejimi, DLL almashish rejimi yoki OCT almashish rejimi parametrlaridan biri yoki bir nechtasi almashish yo'qligidan boshqa har qanday qiymatga o'rnatilgan bo'lsa, sintez eks.ample dizayn ikkita trafik generatori/xotira interfeysi misollarini o'z ichiga oladi. Ikki trafik generatori/xotira interfeysi misollari faqat parametr sozlamalari bilan belgilangan umumiy PLL/DLL/OCT ulanishlari bilan bog'lanadi. Trafik generatori/xotira interfeysi misollari sizning dizayningizda bunday ulanishlarni qanday amalga oshirishingiz mumkinligini ko'rsatadi.
Eslatma: Intel Quartus Prime Standard Edition foydalanuvchi qo‘llanmasida tasvirlangan uchinchi tomon sintezi oqimi: Uchinchi tomon sintezi EMIF IP uchun qo‘llab-quvvatlanmaydi.
Tegishli ma'lumotlar
Sintezlanadigan EMIF dizaynini yaratish Example on

Simulyatsiya Exampdizayn
Simulyatsiya sobiqample dizayn quyidagi rasmda ko'rsatilgan asosiy bloklarni o'z ichiga oladi.

• Sintez misoli, masalanampdizayn. Oldingi bo'limda tasvirlanganidek, sintez example dizayn trafik generatorini va xotira interfeysining namunasini o'z ichiga oladi. Tez simulyatsiya uchun mos bo'lsa, bu bloklar mavhum simulyatsiya modellari uchun sukut bo'yicha.
• Xotira protokoli spetsifikatsiyalariga mos keladigan umumiy model sifatida ishlaydigan xotira modeli. Ko'pincha xotira sotuvchilari o'zlarining maxsus xotira komponentlari uchun simulyatsiya modellarini taqdim etadilar, ularni siz ulardan yuklab olishingiz mumkin websaytlar.
• Umumiy o'tish yoki muvaffaqiyatsizlik holatini bildirish uchun tashqi xotira interfeysi IP va trafik generatoridan holat signallarini kuzatuvchi holat tekshiruvi.

Shakl 9. Simulyatsiya Exampdizayn

Agar siz Ping Pong PHY xususiyatidan foydalanayotgan bo'lsangiz, simulyatsiya example dizayn quyidagi rasmda ko'rsatilganidek, ikkita mustaqil boshqaruvchi va umumiy PHY orqali ikkita mustaqil xotira qurilmasiga buyruqlar beruvchi ikkita trafik generatorini o'z ichiga oladi.

Shakl 10. Simulyatsiya Example Ping Pong PHY uchun dizayn

Agar siz RLDRAM 3 dan foydalanayotgan bo'lsangiz, simulyatsiyadagi trafik generatori example dizayn quyidagi rasmda ko'rsatilganidek, AFI yordamida PHY bilan bevosita aloqa qiladi.

Shakl 11. Simulyatsiya Example RLDRAM 3 interfeyslari uchun dizayn

Tegishli ma'lumotlar
EMIF dizaynini yaratish ExampSimulyatsiya uchun le

Example Dizaynlar interfeysi yorlig'i
Parametr muharriri Example Designs yorlig'i, bu sizga sobiq o'zingizning parametrlaringizni belgilash va yaratish imkonini beradiample designs.l
Mavjud Example Dizaynlar bo'limi
Dizaynni tanlash ochiladigan menyusi sizga kerakli sobiqni tanlash imkonini beradiampdizayn. Hozirgi vaqtda EMIF Example Dizayn yagona mavjud tanlov bo'lib, sukut bo'yicha tanlanadi.

Intel Stratix 10 FPGA IP Design Ex tashqi xotira interfeyslari uchun hujjatlarni qayta koʻrib chiqish tarixiampFoydalanuvchi uchun qo'llanma

Hujjat versiyasi	Intel Quartus Prime versiyasi	O'zgarishlar
2021.03.29	21.1	• ichida Example Design Tez boshlash bob, NCSim* simulyatoriga havolalar olib tashlandi.
2018.09.24	18.1	• Yangilangan raqamlar Sintezlanadigan EMIF dizaynini yaratish Example va EMIF dizaynini yaratish ExampSimulyatsiya uchun mavzular.
2018.05.07	18.0	• Hujjat nomidan oʻzgartirildi Intel Stratix 10 tashqi xotira interfeyslari IP dizayni ExampFoydalanuvchi uchun qo'llanma uchun Tashqi xotira interfeyslari Intel Stratix 10 FPGA IP Design ExampFoydalanuvchi uchun qo'llanma. • Toʻgʻrilangan oʻq nuqtalari tugadiview bo'limi Intel Stratix 10 EMIF IP uchun PIN-kodni joylashtirish mavzu.

Sana	Versiya	O'zgarishlar
2017 yil noyabr	2017.11.06	Dastlabki nashr.

Intel korporatsiyasi. Barcha huquqlar himoyalangan. Intel, Intel logotipi va boshqa Intel belgilari Intel korporatsiyasi yoki uning sho'ba korxonalarining savdo belgilaridir. Intel o'zining FPGA va yarimo'tkazgich mahsulotlarining Intel standart kafolatiga muvofiq joriy spetsifikatsiyalarga muvofiq ishlashini kafolatlaydi, lekin istalgan vaqtda ogohlantirmasdan istalgan mahsulot va xizmatlarga o'zgartirish kiritish huquqini o'zida saqlab qoladi. Intel tomonidan yozma ravishda kelishilgan hollar bundan mustasno, bu erda tasvirlangan har qanday ma'lumot, mahsulot yoki xizmatdan foydalanish yoki qo'llash natijasida kelib chiqadigan hech qanday javobgarlik yoki javobgarlikni o'z zimmasiga olmaydi. Intel mijozlariga har qanday nashr etilgan ma'lumotlarga tayanishdan va mahsulot yoki xizmatlarga buyurtma berishdan oldin qurilma texnik xususiyatlarining so'nggi versiyasini olish tavsiya etiladi. *Boshqa nomlar va brendlar boshqalarning mulki sifatida da'vo qilinishi mumkin.

Hujjatlar / manbalar

intel tashqi xotira interfeyslari Intel Stratix 10 FPGA IP dizayn Example [pdf] Foydalanuvchi uchun qoʻllanma Tashqi xotira interfeyslari Intel Stratix 10 FPGA IP Design Example, Tashqi, Xotira interfeyslari Intel Stratix 10 FPGA IP Dizayn Example, Intel Stratix 10 FPGA IP dizayn Example, 10 FPGA IP dizayn Example

Ma'lumotnomalar

• Foydalanuvchi uchun qo'llanma