UG-20219 ပြင်ပမှတ်ဉာဏ်ကြားခံမျက်နှာပြင်များ Intel Agilex FPGA IP ဒီဇိုင်းထွample

External Memory Interfaces Intel® Agilexâ„¢ FPGA IP အကြောင်း

သတင်းထုတ်ပြန်ချက်

IP ဗားရှင်းများသည် v19.1 အထိ Intel® Quartus® Prime Design Suite ဆော့ဖ်ဝဲလ်ဗားရှင်းများနှင့် တူညီပါသည်။ Intel Quartus Prime Design Suite ဆော့ဖ်ဝဲလ်ဗားရှင်း 19.2 သို့မဟုတ် နောက်ပိုင်းတွင်၊ IP cores တွင် IP ဗားရှင်းပုံစံအသစ်တစ်ခုရှိသည်။ IP versioning scheme (XYZ) နံပါတ်သည် ဆော့ဖ်ဝဲလ်ဗားရှင်းတစ်ခုမှ အခြားတစ်ခုသို့ ပြောင်းသည်။ အပြောင်းအလဲတစ်ခု-

• X သည် IP ၏ အဓိက ပြင်ဆင်မှုကို ညွှန်ပြသည်။ သင်၏ Intel Quartus Prime ဆော့ဖ်ဝဲကို အပ်ဒိတ်လုပ်ပါက၊ သင်သည် IP ကို ​​ပြန်လည်ထုတ်ပေးရပါမည်။
• Y သည် အိုင်ပီတွင် အင်္ဂါရပ်အသစ်များ ပါဝင်သည်။ ဤအင်္ဂါရပ်အသစ်များပါဝင်ရန် သင့် IP ကို ​​ပြန်ထုတ်ပါ။
• Z သည် IP တွင် အသေးစားပြောင်းလဲမှုများ ပါဝင်သည်ကို ညွှန်ပြသည်။ ဤပြောင်းလဲမှုများပါဝင်ရန် သင့် IP ကို ​​ပြန်လည်ထုတ်ပေးပါ။
  

  ကုသိုလ်ကံ	ဖော်ပြချက်
  IP ဗားရှင်း	2.4.2
  Intel Quartus Prime	21.2
  ဖြန့်ချိသည့်ရက်	2021.06.21

ဒီဇိုင်းထွample ပြင်ပမှတ်ဉာဏ်အင်တာဖေ့စ် Intel Agilex™ FPGA IP အတွက် အမြန်စတင်လမ်းညွှန်

အလိုအလျောက် ဒီဇိုင်း example flow ကို Intel Agilex™ ပြင်ပမှတ်ဉာဏ်ကြားခံများ အတွက် ရနိုင်ပါသည်။ Ex ကို Generate လုပ်ပါ။ample Designs ခလုပ်ထွကငample Designs tab သည် သင့်အား ပေါင်းစပ်ခြင်းနှင့် သရုပ်ဖော်ခြင်း ဒီဇိုင်း ex ကို သတ်မှတ်၍ ထုတ်လုပ်ခွင့်ပြုသည်။ample file သင်၏ EMIF IP ကို ​​အတည်ပြုရန် သင်အသုံးပြုနိုင်သည့် အစုံများ။ ဒီဇိုင်းဟောင်းကို ထုတ်လုပ်နိုင်သည်။ampIntel FPGA ဖွံ့ဖြိုးရေးကိရိယာ သို့မဟုတ် သင်ထုတ်လုပ်သည့် မည်သည့် EMIF IP အတွက်မဆို ကိုက်ညီသော le။ ဒီဇိုင်းဟောင်းကို သုံးလို့ရတယ်။ampသင့်အကဲဖြတ်မှုကို အထောက်အကူဖြစ်စေရန် သို့မဟုတ် သင့်ကိုယ်ပိုင်စနစ်အတွက် အစမှတ်တစ်ခုအဖြစ် အထောက်အကူဖြစ်စေပါသည်။

အထွေထွေဒီဇိုင်းထွample Workflows

EMIF ပရောဂျက်တစ်ခု ဖန်တီးခြင်း။

သူသည် Intel Quartus Prime ဆော့ဖ်ဝဲဗားရှင်း 17.1 နှင့်နောက်ပိုင်းအတွက်၊ သင်သည် EMIF IP ကိုမထုတ်လုပ်မီ Intel Quartus Prime ပရောဂျက်တစ်ခုကို ဖန်တီးပြီး ဒီဇိုင်းဟောင်းကို ဖန်တီးရပါမည်။ampလဲ့

1. Intel Quartus Prime ဆော့ဖ်ဝဲကိုဖွင့်ပြီး ရွေးချယ်ပါ။ File ➤ ပရောဂျက် Wizard အသစ်။ Next ကိုနှိပ်ပါ။ ဒီဇိုင်းထွample ပြင်ပမှတ်ဉာဏ်အင်တာဖေ့စ် Intel Agilex™ FPGA IP အတွက် အမြန်စတင်လမ်းညွှန်
2. လမ်းညွှန်တစ်ခု သတ်မှတ်ပါ ( ) Intel Quartus Prime ပရောဂျက်အတွက် နာမည် ( ) နှင့် ထိပ်တန်းအဆင့် ဒီဇိုင်းအဖွဲ့အစည်းအမည် ( ) သင်ဖန်တီးလိုသော။ Next ကိုနှိပ်ပါ။
3. Empty Project ကို ရွေးထားကြောင်း အတည်ပြုပါ။ Next နှစ်ကြိမ်နှိပ်ပါ။
4. Family အောက်တွင် Intel Agilex ကို ရွေးပါ။
5. အမည်စစ်ထုတ်မှုအောက်တွင်၊ စက်အစိတ်အပိုင်းနံပါတ်ကို ရိုက်ထည့်ပါ။
6. ရနိုင်သော စက်များအောက်တွင် သင့်လျော်သော စက်ပစ္စည်းကို ရွေးချယ်ပါ။
7. Finish ကိုနှိပ်ပါ။

EMIF IP ကို ​​ထုတ်လုပ်ခြင်းနှင့် ပြင်ဆင်ခြင်း

အောက်ဖော်ပြပါအဆင့်များသည် EMIF IP ကိုထုတ်လုပ်ရန်နှင့် configure လုပ်ပုံဖော်ပြသည်။ ဤလမ်းညွှန်ချက်သည် DDR4 အင်တာဖေ့စ်ကို ဖန်တီးပေးသည်၊ သို့သော် အဆင့်များသည် အခြားပရိုတိုကောများအတွက် ဆင်တူသည်။ (ဤအဆင့်များသည် IP Catalogue (သီးသန့်) စီးဆင်းမှုကို လိုက်နာသည်၊ ၎င်းအစား Platform Designer (system) flow ကို အသုံးပြုရန် ရွေးချယ်ပါက၊ အဆင့်များသည် ဆင်တူပါသည်။)

1. IP Catalog ဝင်းဒိုးတွင်၊ ပြင်ပမှတ်ဉာဏ်ကြားခံမျက်နှာပြင်များ Intel Agilex FPGA IP ကို ​​ရွေးပါ။ (IP Catalog ဝင်းဒိုးကို မမြင်ရပါက၊ ရွေးချယ်ပါ။ View ➤ IP ကတ်တလောက်။)
2. IP Parameter Editor တွင်၊ EMIF IP အတွက် entity name တစ်ခု ပေးပါ (ဤနေရာတွင် သင်ပေးသော အမည်သည် မှ ဖြစ်လာသည် file IP အတွက်အမည်) နှင့်လမ်းညွှန်တစ်ခုသတ်မှတ်ပါ။ Create ကိုနှိပ်ပါ။
3. သင်၏ EMIF အကောင်အထည်ဖော်မှုကို ရောင်ပြန်ဟပ်ရန် ကန့်သတ်ဘောင်များ တည်းဖြတ်ရာတွင် သင်သတ်မှတ်ရမည့် ဘောင်များ အများအပြားပါရှိသည်။

Intel Agilex EMIF ကန့်သတ်ချက် တည်းဖြတ်မှု လမ်းညွှန်ချက်များ
ဤအကြောင်းအရာသည် Intel Agilex EMIF IP ပါရာမီတာတည်းဖြတ်သူရှိ တက်ဘ်များကို ကန့်သတ်ခြင်းအတွက် အဆင့်မြင့်လမ်းညွှန်ချက်ပေးပါသည်။

ဇယား 1. EMIF Parameter တည်းဖြတ်မှု လမ်းညွှန်ချက်များ

ကန့်သတ်ချက် တည်းဖြတ်သူ တဘ်	လမ်းညွှန်ချက်များ
အထွေထွေ	အောက်ပါ ဘောင်များကို မှန်ကန်စွာ ထည့်သွင်းထားကြောင်း သေချာပါစေ။ • စက်အတွက် အမြန်နှုန်းအဆင့်။ • မှတ်ဉာဏ်နာရီ ကြိမ်နှုန်း။ • PLL ရည်ညွှန်းနာရီကြိမ်နှုန်း။
ဉာဏ်	• ပေါ်တွင်ပါရာမီတာများကိုထည့်ရန် သင်၏မှတ်ဉာဏ်ကိရိယာအတွက် ဒေတာစာရွက်ကို ကိုးကားပါ။ ဉာဏ် တက်ဘ် • ALERT# pin အတွက် သီးခြားတည်နေရာတစ်ခုကိုလည်း ထည့်သွင်းသင့်သည်။ (DDR4 မမ်မိုရီပရိုတိုကောတွင်သာ သက်ရောက်သည်။)
ကျွန်ုပ်/အို	• ကနဦးပရောဂျက်စုံစမ်းစစ်ဆေးမှုများအတွက်၊ သင်သည် ၎င်းပေါ်တွင် ပုံသေဆက်တင်များကို အသုံးပြုနိုင်သည်။ ကျွန်ုပ်/အို တက်ဘ် • အဆင့်မြင့်ဒီဇိုင်းအတည်ပြုခြင်းအတွက်၊ အကောင်းဆုံးသောရပ်စဲခြင်းဆက်တင်များရရှိစေရန် board simulation ပြုလုပ်သင့်သည်။
FPGA I/O	• ကနဦးပရောဂျက်စုံစမ်းစစ်ဆေးမှုများအတွက်၊ သင်သည် ၎င်းပေါ်တွင် ပုံသေဆက်တင်များကို အသုံးပြုနိုင်သည်။ FPGA I/O တက်ဘ် • အဆင့်မြင့်ဒီဇိုင်းအတည်ပြုခြင်းအတွက်၊ သင့်လျော်သော I/O စံနှုန်းများကို ရွေးချယ်ရန်အတွက် ဆက်စပ် IBIS မော်ဒယ်များနှင့် board simulation ပြုလုပ်သင့်သည်။
Mem အချိန်ကိုက်	• ကနဦးပရောဂျက်စုံစမ်းစစ်ဆေးမှုများအတွက်၊ သင်သည် ၎င်းပေါ်တွင် ပုံသေဆက်တင်များကို အသုံးပြုနိုင်သည်။ Mem အချိန်ကိုက် တက်ဘ် • အဆင့်မြင့်ဒီဇိုင်းအတည်ပြုခြင်းအတွက်၊ သင်၏မှတ်ဉာဏ်ကိရိယာ၏ဒေတာစာရွက်အရ ဘောင်များကို ထည့်သွင်းသင့်သည်။
ထိန်းချုပ်ကိရိယာ	သင်၏မှတ်ဉာဏ်ထိန်းချုပ်ကိရိယာအတွက် အလိုရှိသော ဖွဲ့စည်းမှုပုံစံနှင့် အမူအကျင့်များနှင့်အညီ ထိန်းချုပ်ကိရိယာ ဘောင်များကို သတ်မှတ်ပါ။
ရောဂါရှာဖွေရေး	ပေါ်တွင် parameters များကိုသုံးနိုင်သည်။ ရောဂါရှာဖွေရေး သင်၏မှတ်ဉာဏ်အင်တာဖေ့စ်ကို စမ်းသပ်ခြင်းနှင့် အမှားပြင်ဆင်ခြင်းတွင် အထောက်အကူပြုရန် တက်ဘ်။
Example ဒီဇိုင်းများ	ဟိ Example ဒီဇိုင်းများ tab သည် သင့်အား ဒီဇိုင်းဟောင်းကို ဖန်တီးနိုင်စေပါသည်။ampပေါင်းစပ်မှုအတွက် les ထုတ်လုပ်လိုက်တဲ့ ဒီဇိုင်း example သည် EMIF IP နှင့် မန်မိုရီအင်တာဖေ့စကို တရားဝင်အောင်စစ်ဆေးရန်အတွက် ကျပန်းအသွားအလာကိုထုတ်ပေးသည့် EMIF စနစ်တစ်ခုဖြစ်သည်။

ကန့်သတ်ဘောင်တစ်ခုချင်းစီ၏ အသေးစိတ်အချက်အလက်များအတွက်၊ ပြင်ပမှတ်ဉာဏ်အင်တာဖေ့စ် Intel Agilex FPGA IP အသုံးပြုသူလမ်းညွှန်ရှိ သင်၏မှတ်ဉာဏ်ပရိုတိုကောအတွက် သင့်လျော်သောအခန်းကို ကိုးကားပါ။

Synthesizable EMIF Design Ex ကို ထုတ်လုပ်ခြင်း။ample

Intel Agilex ဖွံ့ဖြိုးတိုးတက်မှုကိရိယာအတွက်၊ Intel Agilex EMIF IP ဆက်တင်အများစုကို ၎င်းတို့၏မူလတန်ဖိုးများတွင်ထားရန် လုံလောက်ပါသည်။ ပေါင်းစပ်နိုင်သော ဒီဇိုင်း ex ကို ထုတ်လုပ်ရန်ample၊ ဤအဆင့်များကို လိုက်နာပါ-

1. အထွက၊ample Designs tab၊ Synthesis box ကို အမှန်ခြစ်ထားကြောင်း သေချာပါစေ။
   • သင်က single interface ကိုအကောင်အထည်ဖော်နေတယ်ဆိုရင် exampဒီဇိုင်း၊ EMIF IP ကို ​​configure လုပ်ပြီး နှိပ်ပါ။ File➤ လက်ရှိဆက်တင်ကို အသုံးပြုသူ IP အမျိုးအစားသို့ သိမ်းဆည်းရန် သိမ်းဆည်းပါ။ file ( .ip).
     • ရည်းစားဟောင်းကို အကောင်အထည်ဖော်ရင်ampအင်တာဖေ့စ်များစွာဖြင့် ဒီဇိုင်းဆွဲပါ၊ လိုချင်သော အင်တာဖေ့စ်အရေအတွက်သို့ IP အရေအတွက်ကို သတ်မှတ်ပါ။ ရွေးချယ်ထားသော IP အရေအတွက်အတိုင်း EMIF ID ၏ စုစုပေါင်းအရေအတွက်ကို သင်မြင်နိုင်သည်။ အင်တာဖေ့စ်တစ်ခုစီကို စီစဉ်သတ်မှတ်ရန် ဤအဆင့်များကို လိုက်နာပါ-
   •  Calibration IP သို့ အင်တာဖေ့စ်၏ ချိတ်ဆက်မှုကို သတ်မှတ်ရန် Cal-IP ကို ​​ရွေးပါ။
   • Parameter Editor တဘ်အားလုံးတွင် EMIF IP ကို ​​သတ်မှတ်ပါ။
   • Ex သို့ ပြန်သွားရန်ample Design tab တွင် လိုချင်သော EMIF ID ပေါ်တွင် Capture ကိုနှိပ်ပါ။
   • EMIF ID အားလုံးအတွက် အဆင့် a မှ c ကို ပြန်လုပ်ပါ။
   • ဖမ်းယူထားသော ကန့်သတ်ဘောင်များကို ဖယ်ရှားရန် Clear ခလုတ်ကို နှိပ်ပြီး EMIF IP ကို ​​ပြောင်းလဲမှုများ ပြုလုပ်ရန် အဆင့် a မှ c ကို ထပ်လုပ်နိုင်ပါသည်။
   • နှိပ်ပါ။ File➤ လက်ရှိဆက်တင်ကို အသုံးပြုသူ IP အမျိုးအစားသို့ သိမ်းဆည်းရန် သိမ်းဆည်းပါ။ file ( .ip).
2. Generate Ex ကိုနှိပ်ပါ။ampပြတင်းပေါက်၏ အပေါ်ဘက်ညာဘက်ထောင့်တွင် ဒီဇိုင်းဆွဲပါ။
3. EMIF ဒီဇိုင်းဟောင်းအတွက် လမ်းညွှန်တစ်ခုကို သတ်မှတ်ပါ။ample နှင့် OK ကိုနှိပ်ပါ။ EMIF ဒီဇိုင်းဟောင်း၏ အောင်မြင်သောမျိုးဆက်ample သည် အောက်ပါတို့ကို ဖန်တီးသည်။ fileqii directory အောက်တွင်သတ်မှတ်ထားသည်။
4. နှိပ်ပါ။ File ➤ IP Parameter Editor Pro ဝင်းဒိုးမှ ထွက်ရန် စနစ်သတိပေးချက်များ၊ မကြာသေးမီက အပြောင်းအလဲများကို မထုတ်ပေးပါ။ ယခုထုတ်လုပ်မလား။ နောက်ထပ်စီးဆင်းမှုကို ဆက်လက်လုပ်ဆောင်ရန် No ကိုနှိပ်ပါ။
5. ရည်းစားဟောင်းကို ဖွင့်ရန်ample ဒီဇိုင်းကိုနှိပ်ပါ။ File ➤ ပရောဂျက်ကိုဖွင့်ပြီး အဆိုပါသို့ သွားပါ။ /ample_name>/qii/ed_synth.qpf ပြီးလျှင် Open ကိုနှိပ်ပါ။
   မှတ်ချက် - ဒီဇိုင်းရေးဆွဲခြင်းနှင့် ပရိုဂရမ်ရေးဆွဲခြင်းဆိုင်ရာ အချက်အလက်များအတွက်ample, ကိုးကား
   Intel Agilex EMIF Design Ex ကို စုစည်းခြင်းနှင့် ပရိုဂရမ်ရေးဆွဲခြင်း။ampလဲ့

ပုံ 4. Generated Synthesizable Design Example File ဖွဲ့စည်းပုံ

ပြင်ပမမ်မိုရီ အင်တာဖေ့စ်နှစ်ခု သို့မဟုတ် ထို့ထက်ပိုသော စနစ်တစ်ခုတည်ဆောက်ခြင်းဆိုင်ရာ အချက်အလက်များအတွက်၊ ဒီဇိုင်း Ex ဖန်တီးခြင်းကို ကိုးကားပါ။ampပြင်ပ Memory Interfaces Intel Agilex FPGA IP အသုံးပြုသူလမ်းညွှန်တွင် Multiple EMIF Interfaces နှင့်။ မျိုးစုံသော အင်တာဖေ့စ်များကို အမှားရှာခြင်းဆိုင်ရာ အချက်အလက်အတွက်၊ External Memory Interfaces Intel Agilex FPGA IP အသုံးပြုသူလမ်းညွှန်တွင် ရှိဆဲဒီဇိုင်းတွင် EMIF Toolkit ကိုဖွင့်ခြင်းကို ကိုးကားပါ။

မှတ်ချက် - Simulation သို့မဟုတ် Synthesis ကို အမှန်ခြစ်မရွေးချယ်ပါက၊ ဦးတည်ရာလမ်းကြောင်းတွင် Platform Designer ဒီဇိုင်းတစ်ခုသာ ပါဝင်သည် files၊ Intel Quartus Prime ဆော့ဖ်ဝဲလ်မှ တိုက်ရိုက်စုစည်း၍ မရသော်လည်း သင်လုပ်နိုင်သောအရာ view သို့မဟုတ် Platform Designer တွင်တည်းဖြတ်ပါ။ ဤအခြေအနေတွင် ပေါင်းစပ်ခြင်းနှင့် သရုပ်ဖော်ခြင်းတို့ကို ပြုလုပ်ရန် အောက်ပါ command များကို သင်လုပ်ဆောင်နိုင်သည်။ file အစုံ။

• စုစည်းနိုင်သော ပရောဂျက်တစ်ခုကို ဖန်တီးရန်၊ ဦးတည်ရာလမ်းညွှန်တွင် quartus_sh -t make_qii_design.tclscript ကို သင် လုပ်ဆောင်ရပါမည်။
• သရုပ်ပြပရောဂျက်တစ်ခုဖန်တီးရန်၊ ဦးတည်ရာလမ်းကြောင်းတွင် quartus_sh -t make_sim_design.tcl script ကို run ရပါမည်။

မှတ်ချက် - ဒီဇိုင်းထုတ်ပြီးရင် example ပြီးနောက် parameter editor တွင် ၎င်းကို အပြောင်းအလဲလုပ်ပါ၊ သင်သည် ဒီဇိုင်းဟောင်းကို ပြန်ထုတ်ရပါမည်။ampမင်းရဲ့ပြောင်းလဲမှုတွေကို အကောင်အထည်ဖော်နေတာတွေ့ရမှာပါ။ အသစ်ထုတ်လုပ်လိုက်တဲ့ ဒီဇိုင်းဟောင်းample ရှိပြီးသား ဒီဇိုင်းဟောင်းကို ထပ်မရေးပါဘူး။ample files.

EMIF ဒီဇိုင်း Ex ကိုထုတ်လုပ်ခြင်း။ample for Simulation

Intel Agilex ဖွံ့ဖြိုးတိုးတက်မှုကိရိယာအတွက်၊ Intel Agilex EMIF IP ဆက်တင်အများစုကို ၎င်းတို့၏မူလတန်ဖိုးများတွင်ထားရန် လုံလောက်ပါသည်။ ဒီဇိုင်းထုတ်ဖို့ example simulation အတွက်၊ ဤအဆင့်များကို လိုက်နာပါ-

1. အထွက၊ample Designs tab၊ Simulation box ကို အမှန်ခြစ်ထားကြောင်း သေချာပါစေ။ Verilog သို့မဟုတ် VHDL ကဲ့သို့ လိုအပ်သော Simulation HDL ဖော်မတ်ကိုလည်း ရွေးချယ်ပါ။
2. EMIF IP ကို ​​Configure လုပ်ပြီး နှိပ်ပါ။ File ➤ လက်ရှိဆက်တင်ကို အသုံးပြုသူ IP အမျိုးအစားသို့ သိမ်းဆည်းရန် သိမ်းဆည်းပါ။ file ( .ip).
3. Generate Ex ကိုနှိပ်ပါ။ampပြတင်းပေါက်၏ အပေါ်ဘက်ညာဘက်ထောင့်တွင် ဒီဇိုင်းဆွဲပါ။
4. EMIF ဒီဇိုင်းဟောင်းအတွက် လမ်းညွှန်တစ်ခုကို သတ်မှတ်ပါ။ample နှင့် OK ကိုနှိပ်ပါ။ EMIF ဒီဇိုင်းဟောင်း၏ အောင်မြင်သောမျိုးဆက်ample သည် မျိုးစုံကို ဖန်တီးသည်။ file sim/ed_sim လမ်းညွှန်အောက်တွင်၊ ပံ့ပိုးပေးထားသော simulator အမျိုးမျိုးအတွက် သတ်မှတ်ထားသည်။
5. နှိပ်ပါ။ File ➤ IP Parameter Editor Pro ဝင်းဒိုးမှ ထွက်ရန် စနစ်သတိပေးချက်များ၊ မကြာသေးမီက အပြောင်းအလဲများကို မထုတ်ပေးပါ။ ယခုထုတ်လုပ်မလား။ နောက်ထပ်စီးဆင်းမှုကို ဆက်လက်လုပ်ဆောင်ရန် No ကိုနှိပ်ပါ။

Generated Simulation Design Example File ဖွဲ့စည်းပုံ

မှတ်ချက် - External Memory Interfaces Intel Agilex FPGA IP သည် လက်ရှိတွင် VCS၊ ModelSim/QuestaSim နှင့် Xcelium simulators များကိုသာ ပံ့ပိုးပေးပါသည်။ အပိုဆောင်း Simulator ပံ့ပိုးမှုအား နောင်ထွက်ရှိမှုများတွင် စီစဉ်ထားပါသည်။

မှတ်ချက် - Simulation သို့မဟုတ် Synthesis ကို အမှန်ခြစ်မရွေးချယ်ပါက၊ ဦးတည်ရာလမ်းကြောင်းတွင် Platform Designer ဒီဇိုင်းတစ်ခုသာ ပါဝင်သည် files၊ Intel Quartus Prime ဆော့ဖ်ဝဲလ်မှ တိုက်ရိုက်စုစည်း၍ မရသော်လည်း သင်လုပ်နိုင်သောအရာ view သို့မဟုတ် Platform Designer တွင်တည်းဖြတ်ပါ။ ဤအခြေအနေတွင် ပေါင်းစပ်ခြင်းနှင့် သရုပ်ဖော်ခြင်းတို့ကို ပြုလုပ်ရန် အောက်ပါ command များကို သင်လုပ်ဆောင်နိုင်သည်။ file အစုံ။

• စုစည်းနိုင်သော ပရောဂျက်တစ်ခုကို ဖန်တီးရန်၊ ဦးတည်ရာလမ်းကြောင်းတွင် quartus_sh -t make_qii_design.tcl script ကို သင် run ရပါမည်။
• သရုပ်ပြပရောဂျက်တစ်ခုဖန်တီးရန်၊ ဦးတည်ရာလမ်းကြောင်းတွင် quartus_sh -t make_sim_design.tcl script ကို run ရပါမည်။

မှတ်ချက် - ဒီဇိုင်းထုတ်ပြီးရင် example ပြီးနောက် parameter editor တွင် ၎င်းကို အပြောင်းအလဲလုပ်ပါ၊ သင်သည် ဒီဇိုင်းဟောင်းကို ပြန်ထုတ်ရပါမည်။ampမင်းရဲ့ပြောင်းလဲမှုတွေကို အကောင်အထည်ဖော်နေတာတွေ့ရမှာပါ။ အသစ်ထုတ်လုပ်လိုက်တဲ့ ဒီဇိုင်းဟောင်းample ရှိပြီးသား ဒီဇိုင်းဟောင်းကို ထပ်မရေးပါဘူး။ample files.

သရုပ်သကန်နှင့် ဟာ့ဒ်ဝဲ အကောင်အထည်ဖော်မှု
ပြင်ပမမ်မိုရီ အင်တာဖေ့စ် သရုပ်ဖော်ခြင်းအတွက်၊ သင်သည် IP မျိုးဆက်အတွင်း ချိန်ညှိခြင်းအား ကျော်သွားခြင်း သို့မဟုတ် တိုင်းတာမှု အပြည့်အစုံကို အိုင်ပီဖန်တီးမှုအတွင်း အဖြေရှာခြင်းတက်ဘ်တွင် ချိန်ညှိခြင်း အပြည့်အစုံကို ရွေးချယ်နိုင်သည်။

EMIF သရုပ်သကန်ပုံစံများ
ဤဇယားသည် skip calibration ၏ဝိသေသလက္ခဏာများနှင့် စံကိုက်ညှိခြင်းပုံစံများကို နှိုင်းယှဉ်ထားသည်။

ဇယား 2. EMIF သရုပ်သကန်ပုံစံများ- ချိန်ညှိခြင်းအား ကျော်သွားခြင်းနှင့် အပြည့်အဝ ချိန်ညှိခြင်းအား ကျော်ပါ။

Calibration ကိုကျော်ပါ။	Calibration အပြည့်အစုံ
အသုံးပြုသူ ယုတ္တိဗေဒကို အာရုံစိုက်သည့် စနစ်အဆင့် သရုပ်ဖော်မှု။	ချိန်ညှိခြင်းကို အာရုံစိုက်သည့် Memory interface အသွင်တူခြင်း။
ချိန်ညှိခြင်းအသေးစိတ်အချက်အလက်များကို ဖမ်းယူမထားပါ။	s အားလုံးကိုဖမ်းယူtagစံကိုက်ချိန်ညှိမှု။
Data တွေကို သိမ်းဆည်းပြီး ပြန်လည်ရယူနိုင်စွမ်းရှိပါတယ်။	အဆင့်သတ်မှတ်ခြင်း၊ တစ်နည်းနည်းချင်း စားပွဲခုံများ စသည်တို့ ပါဝင်ပါသည်။
တိကျသော စွမ်းဆောင်ရည်ကို ကိုယ်စားပြုသည်။
board skew မစဉ်းစားဘူး။

RTL သရုပ်သကန်နှင့် ဟာ့ဒ်ဝဲ အကောင်အထည်ဖော်မှု
ဤဇယားသည် EMIF သရုပ်ဖော်မှုနှင့် ဟာ့ဒ်ဝဲအကောင်အထည်ဖော်မှုကြား အဓိကကွာခြားချက်များကို မီးမောင်းထိုးပြသည်။

ဇယား 3. EMIF RTL သရုပ်သကန်နှင့် ဟာ့ဒ်ဝဲ အကောင်အထည်ဖော်မှု

RTL သရုပ်သကန်	Hardware အကောင်အထည်ဖော်ခြင်း။
Nios® ကနဦးသတ်မှတ်ခြင်းနှင့် ချိန်ညှိခြင်းကုဒ်သည် အပြိုင်လုပ်ဆောင်သည်။	Nios ကနဦးသတ်မှတ်ခြင်းနှင့် ချိန်ညှိခြင်းကုဒ်ကို ဆက်တိုက်လုပ်ဆောင်သည်။
အင်တာဖေ့စ်များသည် သရုပ်ဖော်မှုတွင် cal_done အချက်ပြမှုကို တစ်ပြိုင်နက် အခိုင်အမာအတည်ပြုသည်။	Fitter လုပ်ဆောင်ချက်များသည် ချိန်ညှိခြင်း၏အစီအစဥ်ကို ဆုံးဖြတ်ပြီး အင်တာဖေ့စ်များသည် cal_done ကို တပြိုင်နက်တည်း အတည်မပြုပါ။

သင့်ဒီဇိုင်း၏ အပလီကေးရှင်းအတွက် ယာဉ်အသွားအလာပုံစံများကို အခြေခံ၍ RTL သရုပ်ဖော်မှုများကို လုပ်ဆောင်သင့်သည်။ RTL simulation သည် PCB ခြေရာခံနှောင့်နှေးမှုများကို စံနမူနာပြု၍ RTL simulation နှင့် ဟာ့ဒ်ဝဲအကောင်အထည်ဖော်မှုကြားတွင် latency ကွာဟမှုကို ဖြစ်စေနိုင်သည်ကို သတိပြုပါ။

 ModelSim ဖြင့် External Memory Interface IP ကို ​​အတုယူခြင်း။
ဤလုပ်ထုံးလုပ်နည်းသည် EMIF ဒီဇိုင်းဟောင်းကို မည်သို့အတုယူရမည်ကို ပြသသည်။ampလဲ့

1. Mentor Graphics* ModelSim software ကိုဖွင့်ပြီး ရွေးချယ်ပါ။ File ➤ လမ်းညွှန်ကို ပြောင်းပါ။ ထုတ်လုပ်ထားသော ဒီဇိုင်းဟောင်းအတွင်းရှိ sim/ed_sim/mentor လမ်းညွှန်သို့ သွားပါ။ample folder
2. စာသားမှတ်တမ်း ဝင်းဒိုးကို မျက်နှာပြင်အောက်ခြေတွင် ပြသထားကြောင်း စစ်ဆေးပါ။ စာသားမှတ်တမ်း ဝင်းဒိုးကို မမြင်နိုင်ပါက နှိပ်ခြင်းဖြင့် ပြသပါ။ View ➤ စာသားမှတ်တမ်း။
3. စာသားမှတ်တမ်းဝင်းဒိုးတွင်၊ အရင်းအမြစ် msim_setup.tcl ကိုဖွင့်ပါ။
4. အရင်းအမြစ် msim_setup.tcl လည်ပတ်ပြီးနောက်၊ စာသားမှတ်တမ်းဝင်းဒိုးတွင် ld_debug ကိုဖွင့်ပါ။
5. ld_debug လည်ပတ်ပြီးနောက်၊ Objects ဝင်းဒိုးကို ပြသထားကြောင်း စစ်ဆေးပါ။ Objects ဝင်းဒိုးကို မမြင်နိုင်ပါက နှိပ်ခြင်းဖြင့် ပြသပါ။ View ➤ အရာဝတ္ထုများ။
6. Objects ဝင်းဒိုးတွင်၊ ညာဖက်ကလစ်နှိပ်ပြီး Add Wave ကိုရွေးချယ်ခြင်းဖြင့် အတုယူလိုသော အချက်ပြများကို ရွေးချယ်ပါ။
7. သရုပ်ဖော်ခြင်းအတွက် အချက်ပြများကို ရွေးချယ်ခြင်း အပြီးသတ်ပြီးနောက်၊ စာသားမှတ်တမ်းဝင်းဒိုးတွင် run -all ကို လုပ်ဆောင်ပါ။ သရုပ်ပြမှုသည် ပြီးမြောက်သည်အထိ လုပ်ဆောင်သည်။
8. သရုပ်သကန်ကို မမြင်နိုင်ပါက နှိပ်ပါ။ View ➤ လှိုင်း။

Intel Agilex EMIF IP အတွက် Pin Placement
ဤအကြောင်းအရာသည် ပင်နံပါတ်နေရာချထားခြင်းအတွက် လမ်းညွှန်ချက်များပေးသည်။

ကျော်view
Intel Agilex FPGAs တွင် အောက်ပါဖွဲ့စည်းပုံ ရှိသည်။

• စက်တစ်ခုစီတွင် I/O ဘဏ် ၈ ခုအထိ ပါဝင်ပါသည်။
• I/O ဘဏ်တစ်ခုစီတွင် I/O ဘဏ်ခွဲ 2 ခုပါရှိသည်။
• I/O ဘဏ်ခွဲတစ်ခုစီတွင် လမ်းသွား 4 လမ်းပါရှိသည်။
• လမ်းကြောတစ်ခုစီတွင် အထွေထွေသုံး I/O (GPIO) ပင်နံပါတ် ၁၂ ခုပါရှိသည်။

General Pin လမ်းညွှန်ချက်များ
အောက်ပါတို့သည် ယေဘူယျပင်ထိုးလမ်းညွှန်ချက်များဖြစ်သည်။

မှတ်ချက် - ပိုမိုအသေးစိတ်သော ပင်နံပါတ်အချက်အလက်အတွက်၊ External Memory Interfaces Intel Agilex FPGA IP အသုံးပြုသူလမ်းညွှန်ရှိ ပရိုတိုကော-သီးသန့်အခန်းရှိ ပရိုတိုကော-သီးသန့်အခန်းရှိ Intel Agilex FPGA EMIF IP ကို ​​ကိုးကားပါ။

• ပေးထားသည့် ပြင်ပမှတ်ဉာဏ် အင်တာဖေ့စ်အတွက် ပင်နံပါတ်များသည် တူညီသော I/O အတန်းထဲတွင် ရှိနေကြောင်း သေချာပါစေ။
• ဘဏ်များစွာကို လွှမ်းခြုံထားသည့် အင်တာဖေ့စ်များသည် အောက်ပါလိုအပ်ချက်များနှင့် ကိုက်ညီရမည်-
  •  ဘဏ်တွေက တစ်ခုနဲ့တစ်ခု ကပ်နေရမယ်။ ကပ်လျက်ဘဏ်များဆိုင်ရာ အချက်အလက်အတွက်၊ EMIF ဗိသုကာ- I/O Bank ခေါင်းစဉ်အား ပြင်ပမှတ်ဉာဏ်ကြားခံမျက်နှာပြင်များ Intel Agilex FPGA IP အသုံးပြုသူလမ်းညွှန်ကို ကိုးကားပါ။
•  လိပ်စာ နှင့် အမိန့် နှင့် ဆက်စပ် ပင်များ အားလုံးကို ဘဏ်ခွဲ တစ်ခု အတွင်း တွင် နေထိုင် ရမည် ။
• လိပ်စာနှင့် အမိန့်ပေးစာနှင့် ဒေတာပင်တန်းများသည် အောက်ပါအခြေအနေများအောက်တွင် ဘဏ်ခွဲတစ်ခုကို မျှဝေနိုင်သည်-
  • လိပ်စာနှင့် အမိန့်ပေးစာနှင့် ဒေတာပင်များ I/O လမ်းကြောကို မျှဝေ၍မရပါ။
  • လိပ်စာနှင့် အမိန့်ပေးဘဏ်ရှိ အသုံးမပြုသော I/O လမ်းကြောမှသာလျှင် ဒေတာပင်နံပါတ်များ ပါဝင်နိုင်သည်။

Table 4. General Pin Constraints

အချက်ပြအမျိုးအစား	ကန့်သတ်ချက်
Data Strobe	DQ အဖွဲ့ပိုင် အချက်ပြများအားလုံးသည် တူညီသော I/O လမ်းကြောင်းတွင် ရှိနေရပါမည်။
ဒေ	ဆက်စပ် DQ ပင်နံပါတ်များသည် တူညီသော I/O လမ်းကြောတွင် ရှိနေရပါမည်။ bidirectional data လိုင်းများကိုမပံ့ပိုးသော protocols များအတွက်၊ read signals များကို write signals များမှ သီးခြားအုပ်စုဖွဲ့ထားသင့်သည်။
လိပ်စာနှင့် အမိန့်	လိပ်စာနှင့် ကွပ်ကဲမှု ပင်နံပါတ်များသည် I/O ဘဏ်ခွဲတစ်ခုအတွင်း ကြိုတင်သတ်မှတ်ထားသော နေရာများတွင် နေထိုင်ရပါမည်။

မှတ်ချက် - ပိုမိုအသေးစိတ်သော ပင်နံပါတ်အချက်အလက်အတွက်၊ External Memory Interfaces Intel Agilex FPGA IP အသုံးပြုသူလမ်းညွှန်ရှိ ပရိုတိုကော-သီးသန့်အခန်းရှိ ပရိုတိုကော-သီးသန့်အခန်းရှိ Intel Agilex FPGA EMIF IP ကို ​​ကိုးကားပါ။

• ပေးထားသည့် ပြင်ပမှတ်ဉာဏ် အင်တာဖေ့စ်အတွက် ပင်နံပါတ်များသည် တူညီသော I/O အတန်းထဲတွင် ရှိနေကြောင်း သေချာပါစေ။
• ဘဏ်များစွာကို လွှမ်းခြုံထားသည့် အင်တာဖေ့စ်များသည် အောက်ပါလိုအပ်ချက်များနှင့် ကိုက်ညီရမည်-
  • ဘဏ်တွေက တစ်ခုနဲ့တစ်ခု ကပ်နေရမယ်။ ကပ်လျက်ဘဏ်များဆိုင်ရာ အချက်အလက်အတွက်၊ EMIF ဗိသုကာ- I/O Bank ခေါင်းစဉ်အား ပြင်ပမှတ်ဉာဏ်ကြားခံမျက်နှာပြင်များ Intel Agilex FPGA IP အသုံးပြုသူလမ်းညွှန်ကို ကိုးကားပါ။
• လိပ်စာ နှင့် အမိန့် နှင့် ဆက်စပ် ပင်များ အားလုံးကို ဘဏ်ခွဲ တစ်ခု အတွင်း တွင် နေထိုင် ရမည် ။
• လိပ်စာနှင့် အမိန့်ပေးစာနှင့် ဒေတာပင်တန်းများသည် အောက်ပါအခြေအနေများအောက်တွင် ဘဏ်ခွဲတစ်ခုကို မျှဝေနိုင်သည်-
  • လိပ်စာနှင့် အမိန့်ပေးစာနှင့် ဒေတာပင်များ I/O လမ်းကြောကို မျှဝေ၍မရပါ။
  • လိပ်စာနှင့် အမိန့်ပေးဘဏ်ရှိ အသုံးမပြုသော I/O လမ်းကြောမှသာလျှင် ဒေတာပင်နံပါတ်များ ပါဝင်နိုင်သည်။

ဒီဇိုင်း Ex ကို ထုတ်ပေးခြင်း။ampTG Configuration Option ကိုအသုံးပြုပါ။

ထုတ်လုပ်လိုက်တဲ့ EMIF ဒီဇိုင်းဟောင်းample တွင် traffic generator block (TG) ပါဝင်သည်။ မူရင်းအားဖြင့်၊ ဒီဇိုင်းဟောင်းample သည် hard-coded traffic ပုံစံကို ပြန်လည်စတင်ရန်အတွက်သာ ပြန်လည်သတ်မှတ်နိုင်သည့် ရိုးရှင်းသော TG ဘလောက် (altera_tg_avl) ကို အသုံးပြုပါသည်။ လိုအပ်ပါက၊ ၎င်းအစား configureable traffic generator (TG2) ကိုဖွင့်ရန် သင်ရွေးချယ်နိုင်ပါသည်။ configurable traffic generator (TG2) (altera_tg_avl_2) တွင်၊ သင်သည် ယာဉ်ကြောအသွားအလာပုံစံကို ထိန်းချုပ်မှုစာရင်းများမှတစ်ဆင့် အချိန်နှင့်တပြေးညီ configure ပြုလုပ်နိုင်သည်- ဆိုလိုသည်မှာ သင်သည် ယာဉ်သွားလမ်းလာပုံစံကို ပြောင်းလဲရန် သို့မဟုတ် ပြန်လည်စတင်ရန် ဒီဇိုင်းကို ပြန်လည်ပေါင်းစည်းရန် မလိုအပ်ပါ။ ဤအသွားအလာ ဂျင်နရေတာသည် EMIF ထိန်းချုပ်မှု အင်တာဖေ့စ်တွင် ပေးပို့သည့် အသွားအလာ အမျိုးအစားအပေါ် ကောင်းမွန်သော ထိန်းချုပ်မှုကို ပေးသည်။ ထို့အပြင်၊ ၎င်းသည် အသေးစိတ်ကျရှုံးမှုအချက်အလက်များပါရှိသော အခြေအနေစာရင်းများကို ထောက်ပံ့ပေးသည်။

ဒီဇိုင်း Ex တွင် Traffic Generator ကို ဖွင့်ခြင်းample

EMIF ကန့်သတ်ချက် တည်းဖြတ်သူရှိ Diagnostics တက်ဘ်မှ ပြင်ဆင်သတ်မှတ်နိုင်သော အသွားအလာ ဂျင်နရေတာအား သင်ဖွင့်နိုင်သည်။ ပြင်ဆင်သတ်မှတ်နိုင်သော အသွားအလာ ဂျင်နရေတာအား ဖွင့်ရန်၊ ပုံဖော်နိုင်သော Avalon အသွားအလာ ဂျင်နရေတာ 2.0 ကို အသုံးပြု၍ အဖြေရှာခြင်း တက်ဘ်တွင် ဖွင့်ပါ။

ပုံ ၇။

• ပုံသေယာဉ်အသွားအလာပုံစံကို ပိတ်ရန် သင်ရွေးချယ်နိုင်သည်။tage သို့မဟုတ် user configured traffic stage၊ သို့သော် သင့်တွင် အနည်းဆုံး s ရှိရမည်။tage ဖွင့်ထားသည်။ အဆိုပါအချက်အလက်များအတွက် stages၊ ပြင်ပမှတ်ဉာဏ်ကြားခံမျက်နှာပြင်များ Intel Agilex FPGA IP အသုံးပြုသူလမ်းညွှန်ရှိ အသုံးပြုသူ-ပြင်ဆင်ထားသော လမ်းကြောင်းပုံစံကို ကိုးကားပါ။
• TG2 စမ်းသပ်မှုကြာချိန် ကန့်သတ်ချက်သည် မူရင်းလမ်းကြောင်းပုံစံနှင့်သာ သက်ဆိုင်ပါသည်။ တိုတောင်းသော၊ အလယ်အလတ် သို့မဟုတ် အဆုံးမရှိ စမ်းသပ်ကာလကို သင်ရွေးချယ်နိုင်သည်။
• TG2 Configuration Interface Mode ပါရာမီတာအတွက် တန်ဖိုးနှစ်ခုမှ တစ်ခုခုကို သင်ရွေးချယ်နိုင်သည်-
  • JTAG: စနစ်ကွန်ဆိုးလ်တွင် GUI ကို အသုံးပြုခွင့်ပေးသည်။ ပိုမိုသိရှိလိုပါက၊ External Memory Interfaces Intel Agilex FPGA IP အသုံးပြုသူလမ်းညွှန်ရှိ Traffic Generator Configuration Interface ကို ကိုးကားပါ။
  • တင်ပို့ခြင်း- အသွားအလာပုံစံကို ထိန်းချုပ်ရန် စိတ်ကြိုက် RTL လော့ဂျစ်ကို အသုံးပြုခွင့်ပြုသည်။

Design Ex ကိုအသုံးပြုခြင်း။ampEMIF Debug Toolkit ဖြင့်အသုံးပြုပါ။

EMIF Debug Toolkit ကို မစတင်မီ၊ သင်သည် ပရိုဂရမ်တစ်ခုဖြင့် သင့်စက်ပစ္စည်းကို ပုံစံသတ်မှတ်ထားကြောင်း သေချာပါစေ။ file ၎င်းတွင် EMIF Debug Toolkit ကိုဖွင့်ထားသည်။ EMIF Debug Toolkit ကို စတင်ရန်၊ ဤအဆင့်များကို လိုက်နာပါ-

1. Intel Quartus Prime ဆော့ဖ်ဝဲတွင်၊ Tools ➤ System Debugging Tools ➤ System Console ကိုရွေးချယ်ခြင်းဖြင့် System Console ကိုဖွင့်ပါ။
2. [သင့်ပရောဂျက်ကို Intel Quartus Prime ဆော့ဖ်ဝဲတွင် ဖွင့်ထားပြီးဖြစ်ပါက ဤအဆင့်ကို ကျော်လိုက်ပါ။] System Console တွင်၊ SRAM အရာဝတ္ထုကို တင်ပါ။ file (.sof) ဘုတ်အဖွဲ့အား သင်ပရိုဂရမ်ပြုလုပ်ထားသည့် (EMIF အမှားပြင်ဆင်ခြင်းကိရိယာအစုံတွင် ဖော်ပြထားသည့်အတိုင်း၊ ပြင်ပမှတ်ဉာဏ်အင်တာဖေ့စ် Intel Agilex FPGA IP အသုံးပြုသူလမ်းညွှန်)။
3. အမှားရှာရန် ဖြစ်ရပ်များကို ရွေးပါ။
4. Design Ex ကိုထုတ်လုပ်ခြင်းတွင်ဖော်ပြထားသည့်အတိုင်း EMIF Calibration Debug Toolkit ကိုရွေးချယ်ပါampCalibration Debug Option ကိုအသုံးပြုပါ။ တနည်းအားဖြင့်၊ ဒီဇိုင်း Ex ထုတ်လုပ်ခြင်းတွင် ဖော်ပြထားသည့်အတိုင်း traffic generator debugging အတွက် EMIF TG Configuration Toolkit ကို ရွေးပါ၊ampTG Configuration Option ကိုအသုံးပြုပါ။
5. ပင်မကိုဖွင့်ရန် Open Toolkit ကိုနှိပ်ပါ။ view EMIF Debug Toolkit ၏
6. ပရိုဂရမ်ရေးဆွဲထားသော ဒီဇိုင်းတွင် EMIF ဖြစ်ရပ်များစွာ ရှိပါက၊ ကော်လံ (J သို့ လမ်းကြောင်းကို ရွေးချယ်ပါ။TAG master) နှင့် toolkit ကို အသက်သွင်းရန် EMIF instance ၏ memory interface ID
7. ကိရိယာအစုံသည် အင်တာဖေ့စ် ဘောင်ကန့်သတ်ချက်များနှင့် ချိန်ညှိမှုအခြေအနေများကို ဖတ်ခွင့်ပြုရန် ကိရိယာအစုံကို အသက်သွင်းရန် အင်တာဖေ့စ်ကို နှိပ်ပါ။
8. သင်သည် တစ်ကြိမ်လျှင် အင်တာဖေ့စ်တစ်ခုအား အမှားရှာရပါမည်။ ထို့ကြောင့်၊ ဒီဇိုင်းရှိ အခြားအင်တာဖေ့စ်သို့ ချိတ်ဆက်ရန်၊ သင်သည် ဦးစွာ လက်ရှိအင်တာဖေ့စ်ကို ပိတ်ရပါမည်။

အောက်ပါတို့သည် exampEMIF Calibration Debug Toolkit နှင့် EMIF TG Configuration Toolkit: အသီးသီးမှ အစီရင်ခံစာများ les များ။

မှတ်ချက် - ချိန်ညှိမှုအမှားပြင်ဆင်ခြင်းဆိုင်ရာအသေးစိတ်အချက်အလက်များအတွက်၊ ပြင်ပမှတ်ဉာဏ်အင်တာဖေ့စ်ဒီဘာဂ်ကိရိယာအစုံဖြင့် အမှားရှာပြင်ခြင်းအား ပြင်ပမှတ်ဉာဏ်အင်တာဖေ့စ် Intel Agilex FPGA IP အသုံးပြုသူလမ်းညွှန်တွင် ကိုးကားပါ။

မှတ်ချက် - traffic generator အမှားရှာပြင်ခြင်းဆိုင်ရာ အသေးစိတ်အချက်အလက်များအတွက်၊ External Memory Interfaces Intel Agilex FPGA IP အသုံးပြုသူလမ်းညွှန်တွင် Traffic Generator Configuration User Interface ကို ဖတ်ရှုပါ။

ဒီဇိုင်းထွample External Memory Interfaces Intel Agilex FPGA IP အတွက် ဖော်ပြချက်

သင်၏ EMIF IP ကို ​​ကန့်သတ်သတ်မှတ်ပြီး ထုတ်လုပ်သည့်အခါ၊ စနစ်သည် သရုပ်ဖော်ခြင်းနှင့် ပေါင်းစပ်ခြင်းအတွက် လမ်းညွှန်များကို ဖန်တီးကြောင်း သင်သတ်မှတ်နိုင်သည်။ file sets နှင့် generate လုပ်ပါ။ file အလိုအလျောက်သတ်မှတ်သည်။ Ex အောက်မှာ Simulation or Synthesis ကို ရွေးပါ။ample ဒီဇိုင်း Files တွင် ထွample Designs တက်ဘ်၊ စနစ်သည် ပြီးပြည့်စုံသော သရုပ်ဖော်မှုကို ဖန်တီးသည်။ file သတ်မှတ် သို့မဟုတ် ပြီးပြည့်စုံသောပေါင်းစပ်မှု file သင်၏ရွေးချယ်မှုနှင့်အညီသတ်မှတ်။

Synthesis Design Example
ပေါင်းစပ်ဒီဇိုင်း example တွင်အောက်ပါပုံတွင်ပြထားသည့်အဓိကပိတ်ဆို့များပါ ၀ င်သည်။

• ပေါင်းစပ်နိုင်သော Avalon®-MM ဟောင်းဖြစ်သည့် အသွားအလာ ဂျင်နရေတာampကန့်သတ်နံပါတ်များကို ကန့်သတ်ထားသော လိပ်စာများသို့ ဖတ်ရှုပြီး စာရေးခြင်း၏ pseudo-random ပုံစံကို အကောင်အထည်ဖော်သည့် le driver အသွားအလာ ဂျင်နရေတာသည် ရေးထားသော ဒေတာနှင့် ကိုက်ညီကြောင်း သေချာစေရန်နှင့် အခြားနည်းဖြင့် ချို့ယွင်းချက်ကို အခိုင်အမာရရှိစေရန် မမ်မိုရီမှ ဖတ်ရှုထားသော ဒေတာများကိုလည်း စောင့်ကြည့်ပါသည်။
• ပါဝင်သော memory interface ၏ ဥပမာတစ်ခု၊
  • Avalon-MM အင်တာဖေ့စ်နှင့် AFI အင်တာဖေ့စ်အကြား ထိန်းညှိပေးသည့် မမ်မိုရီထိန်းချုပ်ကိရိယာ။
  • PHY သည် မမ်မိုရီ ထိန်းချုပ်ကိရိယာနှင့် ပြင်ပမှတ်ဉာဏ် ကိရိယာများအကြား ချိတ်ဆက်မှုအဖြစ် ဆောင်ရွက်ပေးသော PHY ဖြစ်သည်။

ပုံ 7. Synthesis Design Example

မှတ်ချက် - PLL မျှဝေခြင်းမုဒ်၊ DLL မျှဝေခြင်းမုဒ် သို့မဟုတ် OCT မျှဝေခြင်းမုဒ် ဘောင်တစ်ခု သို့မဟုတ် တစ်ခုထက်ပိုသော ကန့်သတ်ချက်များသည် No Sharing မှလွဲ၍ အခြားတန်ဖိုးတစ်ခုခုသို့ သတ်မှတ်ပါက၊ ပေါင်းစပ်ဒီဇိုင်း example တွင် traffic generator/memory interface နှစ်ခု ပါဝင်ပါမည်။ အသွားအလာ ဂျင်နရေတာ/မမ်မိုရီ အင်တာဖေ့စ် ဖြစ်ရပ်နှစ်ခုသည် ကန့်သတ်ဘောင်ဆက်တင်များမှ သတ်မှတ်ထားသည့်အတိုင်း မျှဝေထားသော PLL/DLL/OCTconnections များဖြင့်သာ သက်ဆိုင်ပါသည်။ traffic generator/memory interface instances များသည် သင့်ကိုယ်ပိုင်ဒီဇိုင်းများတွင် ထိုသို့သောချိတ်ဆက်မှုများကို မည်သို့ပြုလုပ်နိုင်သည်ကို သရုပ်ပြပါသည်။

Simulation Design Example
Simulation ဒီဇိုင်း example တွင် အောက်ပါပုံတွင် ပြထားသည့် အဓိက တုံးများ ပါရှိသည်။

• ပေါင်းစပ်ဒီဇိုင်း ဥပမာ ဥပမာampလဲ့ ယခင်အပိုင်းတွင် ဖော်ပြထားသည့်အတိုင်း ပေါင်းစပ်ဒီဇိုင်း example တွင် traffic generator၊ calibration component နှင့် memory interface ၏ ဥပမာတစ်ခုပါရှိသည်။ ၎င်းတို့သည် လျင်မြန်သော simulation အတွက် သင့်လျော်သော abstract simulation ပုံစံများကို မူရင်းအတိုင်း ပိတ်ဆို့ထားသည်။
• မန်မိုရီပရိုတိုကော သတ်မှတ်ချက်များကို လိုက်နာသည့် ယေဘူယျမော်ဒယ်အဖြစ် လုပ်ဆောင်သည့် မမ်မိုရီမော်ဒယ်။ မကြာခဏဆိုသလို၊ မန်မိုရီရောင်းချသူများသည် ၎င်းတို့ထံမှ သင်ဒေါင်းလုဒ်လုပ်နိုင်သော ၎င်းတို့၏ သီးခြားမှတ်ဉာဏ်အစိတ်အပိုင်းများအတွက် သရုပ်ဖော်ပုံစံများကို ပေးလေ့ရှိသည်။ webဆိုဒ်များ
• အလုံးစုံဖြတ်သန်းခွင့် သို့မဟုတ် ကျရှုံးမှုအခြေအနေတို့ကို အချက်ပြရန် ပြင်ပမှတ်ဉာဏ်ကြားခံ IP နှင့် အသွားအလာ ဂျင်နရေတာတို့မှ အခြေအနေကို အချက်ပြမှုများကို စောင့်ကြည့်သည့် အခြေအနေစစ်ဆေးသည့်စနစ်။

ပုံ 10. Simulation Design Example

Example Designs Interface Tab
ကန့်သတ်ချက်တည်းဖြတ်မှုတွင် Ex တစ်ခုပါဝင်သည်။ample Designs tabamples

ပြင်ပမှတ်ဉာဏ်ကြားခံမျက်နှာပြင်များ Intel Agilex FPGA IP ဒီဇိုင်းထွample အသုံးပြုသူလမ်းညွှန် မော်ကွန်း

IP ဗားရှင်းများသည် Intel Quartus Prime Design Suite ဆော့ဖ်ဝဲလ်ဗားရှင်း v19.1 အထိ တူညီပါသည်။ Intel Quartus Prime Design Suite ဆော့ဖ်ဝဲလ်ဗားရှင်း 19.2 နှင့်အထက်မှ၊ IP များတွင် IP ဗားရှင်းပုံစံအသစ်တစ်ခုရှိသည်။ IP core ဗားရှင်းကို မဖော်ပြထားပါက၊ ယခင် IP core ဗားရှင်းအတွက် အသုံးပြုသူလမ်းညွှန်ကို အကျုံးဝင်ပါသည်။

IP Core ဗားရှင်း	အသုံးပြုသူလမ်းညွှန်
2.4.0	ပြင်ပမှတ်ဉာဏ်ကြားခံမျက်နှာပြင်များ Intel Agilex FPGA IP ဒီဇိုင်းထွample အသုံးပြုသူလမ်းညွှန် မော်ကွန်း
2.3.0	ပြင်ပမှတ်ဉာဏ်ကြားခံမျက်နှာပြင်များ Intel Agilex FPGA IP ဒီဇိုင်းထွample အသုံးပြုသူလမ်းညွှန် မော်ကွန်း
2.3.0	ပြင်ပမှတ်ဉာဏ်ကြားခံမျက်နှာပြင်များ Intel Agilex FPGA IP ဒီဇိုင်းထွample အသုံးပြုသူလမ်းညွှန် မော်ကွန်း
2.1.0	ပြင်ပမှတ်ဉာဏ်ကြားခံမျက်နှာပြင်များ Intel Agilex FPGA IP ဒီဇိုင်းထွample အသုံးပြုသူလမ်းညွှန် မော်ကွန်း
19.3	ပြင်ပမှတ်ဉာဏ်ကြားခံမျက်နှာပြင်များ Intel Agilex FPGA IP ဒီဇိုင်းထွample အသုံးပြုသူလမ်းညွှန် မော်ကွန်း

Intel Agilex FPGA IP ဒီဇိုင်း External Memory Interfaces အတွက် စာရွက်စာတမ်း ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်းample အသုံးပြုသူလမ်းညွှန်

စာရွက်စာတမ်းဗားရှင်း	Intel Quartus Prime ဗားရှင်း	IP ဗားရှင်း	အပြောင်းအလဲများ
2021.06.21	21.2	2.4.2	၌ ဒီဇိုင်းထွample အမြန်စတင်ပါ။ အခန်း- • မှတ်စုတစ်ခု ထပ်ထည့်သည်။ Intel Agilex EMIF Design Ex ကို စုစည်းခြင်းနှင့် ပရိုဂရမ်ရေးဆွဲခြင်း။ample အကြောင်းအရာ • မွမ်းမံထားသော ခေါင်းစဉ် ဒီဇိုင်း Ex ကို ထုတ်ပေးခြင်း။ampCalibration Debug Option ကိုအသုံးပြုပါ။ အကြောင်းအရာ • ထပ်ထည့်သည်။ ဒီဇိုင်း Ex ကို ထုတ်ပေးခြင်း။ampTG Configuration Option ကိုအသုံးပြုပါ။ နှင့် ဒီဇိုင်း Ex တွင် Traffic Generator ကို ဖွင့်ခြင်းample အကြောင်းအရာများ • အဆင့် 2၊ 3၊ နှင့် 4 ကိုမွမ်းမံထားသော၊ ကိန်းဂဏန်းများစွာကို အပ်ဒိတ်လုပ်ပြီး မှတ်စုတစ်ခုကို ထည့်သွင်းပါ။ Design Ex ကိုအသုံးပြုခြင်း။ampEMIF Debug Toolkit ဖြင့်အသုံးပြုပါ။ အကြောင်းအရာ
2021.03.29	21.1	2.4.0	၌ ဒီဇိုင်းထွample အမြန်စတင်ပါ။ အခန်း- • မှတ်စုတစ်ခု ထပ်ထည့်သည်။ Synthesizable EMIF Design Ex ကို ထုတ်လုပ်ခြင်း။ample နှင့် EMIF ဒီဇိုင်း Ex ကိုထုတ်လုပ်ခြင်း။ample for Simulation အကြောင်းအရာများ • အပ်ဒိတ်လုပ်ထားသည်။ File Structure diagram ထဲမှာ EMIF ဒီဇိုင်း Ex ကိုထုတ်လုပ်ခြင်း။ample for Simulation အကြောင်းအရာ
2020.12.14	20.4	2.3.0	၌ ဒီဇိုင်းထွample အမြန်စတင်ပါ။ အခန်းတွင် အောက်ပါအပြောင်းအလဲများကို ပြုလုပ်ခဲ့သည်- • အပ်ဒိတ်လုပ်ထားသည်။ Synthesizable EMIF Design Ex ကို ထုတ်လုပ်ခြင်း။ample Multi-EMIF ဒီဇိုင်းများပါဝင်ရန် ခေါင်းစဉ်။ • အဆင့် 3 အတွက် ပုံအား အပ်ဒိတ်လုပ်ထားသည်။ EMIF ဒီဇိုင်း Ex ကိုထုတ်လုပ်ခြင်း။ample for Simulation အကြောင်းအရာ
2020.10.05	20.3	2.3.0	၌ ဒီဇိုင်းထွample အမြန်စတင်လမ်းညွှန် အခန်းတွင် အောက်ပါအပြောင်းအလဲများကို ပြုလုပ်ခဲ့သည်- • ၌ EMIF ပရောဂျက်တစ်ခု ဖန်တီးခြင်း။အဆင့် 6 တွင် ပုံကို အပ်ဒိတ်လုပ်ပါ။ • ၌ Synthesizable EMIF Design Ex ကို ထုတ်လုပ်ခြင်း။ampleအဆင့် 3 တွင် ပုံအား အပ်ဒိတ်လုပ်ပါ။ • ၌ EMIF ဒီဇိုင်း Ex ကိုထုတ်လုပ်ခြင်း။ample for Simulationအဆင့် 3 တွင် ပုံအား အပ်ဒိတ်လုပ်ပါ။ • ၌ သရုပ်သကန်နှင့် ဟာ့ဒ်ဝဲ အကောင်အထည်ဖော်မှုဒုတိယဇယားတွင် အသေးအဖွဲ typo ကို ပြင်ထားသည်။ • ၌ Design Ex ကိုအသုံးပြုခြင်း။ampEMIF Debug Toolkit ဖြင့်အသုံးပြုပါ။အဆင့် 6 ကို ပြင်ဆင်ပြီး၊ အဆင့် 7 နှင့် 8 ကို ထပ်လောင်းပါ။
ဆက်ရန်…

စာရွက်စာတမ်းဗားရှင်း	Intel Quartus Prime ဗားရှင်း	IP ဗားရှင်း	အပြောင်းအလဲများ
2020.04.13	20.1	2.1.0	• ၌ အကြောင်း အခန်းတွင် ဇယားကို ပြုပြင်ခဲ့သည်။ သတင်းထုတ်ပြန်ချက် အကြောင်းအရာ • ၌ ဒီဇိုင်းထွample အမြန်စတင်လမ်းညွှန် အခန်း- — အဆင့် 7 နှင့် ဆက်စပ်ပုံကို ပြင်ဆင်ထားသည်။ Synthesizable EMIF Design Ex ကို ထုတ်လုပ်ခြင်း။ample အကြောင်းအရာ - ပြင်ဆင်ခဲ့သည်။ ဒီဇိုင်းထွကို ထုတ်လုပ်ခြင်း။ampDebug Option ကိုအသုံးပြုပါ။ အကြောင်းအရာ - ပြင်ဆင်ခဲ့သည်။ Design Ex ကိုအသုံးပြုခြင်း။ampEMIF Debug Toolkit ဖြင့်အသုံးပြုပါ။ အကြောင်းအရာ
2019.12.16	19.4	2.0.0	• ၌ ဒီဇိုင်းထွample အမြန်စတင်ပါ။ အခန်း- — အဆင့် 6 တွင် ပုံဥပမာကို အပ်ဒိတ်လုပ်ထားသည်။ EMIF ပရောဂျက်တစ်ခု ဖန်တီးခြင်း။ အကြောင်းအရာ — အဆင့် 4 တွင် ပုံဥပမာကို အပ်ဒိတ်လုပ်ထားသည်။ Synthesizable EMIF Design Ex ကို ထုတ်လုပ်ခြင်း။ample အကြောင်းအရာ — အဆင့် 4 တွင် ပုံဥပမာကို အပ်ဒိတ်လုပ်ထားသည်။ EMIF ဒီဇိုင်း Ex ကိုထုတ်လုပ်ခြင်း။ample for Simulation အကြောင်းအရာ - အဆင့် 5 ကို ပြင်ဆင်ထားသည်။ EMIF ဒီဇိုင်း Ex ကိုထုတ်လုပ်ခြင်း။ample for Simulation အကြောင်းအရာ - ပြင်ဆင်ခဲ့သည်။ General Pin လမ်းညွှန်ချက်များ နှင့် ကပ်လျက်ဘဏ်များ အပိုင်း Intel Agilex EMIF IP အတွက် Pin Placement အကြောင်းအရာ
2019.10.18	19.3		• ၌ EMIF ပရောဂျက်တစ်ခု ဖန်တီးခြင်း။ ခေါင်းစဉ်၊ ပုံကို အမှတ် ၆ ဖြင့် မွမ်းမံထားသည်။ • ၌ EMIF IP ကို ​​ထုတ်လုပ်ခြင်းနှင့် ပြင်ဆင်ခြင်း အကြောင်းအရာ၊ ပုံအား အဆင့် ၁ ဖြင့် အပ်ဒိတ်လုပ်ပါ။ • ဇယားထဲမှာ Intel Agilex EMIF ကန့်သတ်ချက် တည်းဖြတ်မှု လမ်းညွှန်ချက်များ ခေါင်းစဉ်၊ ဖော်ပြချက်ကို ပြောင်းလဲခဲ့သည်။ ဘုတ် တက်ဘ် • ၌ Synthesizable EMIF Design Ex ကို ထုတ်လုပ်ခြင်း။ample နှင့် EMIF ဒီဇိုင်း Ex ကိုထုတ်လုပ်ခြင်း။ample for Simulation အကြောင်းအရာများ၊ အကြောင်းအရာတစ်ခုစီ၏ အဆင့် 3 တွင် ပုံအား အပ်ဒိတ်လုပ်ပါ။ • ၌ EMIF ဒီဇိုင်း Ex ကိုထုတ်လုပ်ခြင်း။ample for Simulation ခေါင်းစဉ်၊ မွမ်းမံထားသည်။ Generated Simulation Design Example File ဖွဲ့စည်းပုံ ပုံသဏ္ဍာန်နှင့် ပုံပါအတိုင်း မှတ်စုကို ပြုပြင်ပါ။ • ၌ Synthesizable EMIF Design Ex ကို ထုတ်လုပ်ခြင်း။ample ခေါင်းစဉ်၊ အဆင့်တစ်ခုနှင့် အင်တာဖေ့စ်များစွာအတွက် ပုံတစ်ပုံကို ထည့်ထားသည်။
2019.07.31	19.2	1.2.0	• ထည့်ခဲ့သည်။ External Memory Interfaces Intel Agilex FPGA IP အကြောင်း အခန်းနှင့် ဖြန့်ချိရေးအချက်အလက်။ • အပ်ဒိတ်လုပ်ထားသော ရက်စွဲများနှင့် ဗားရှင်းနံပါတ်များ။ • အသေးစား မြှင့်တင်မှု Synthesis Design Example ပုံထဲမှာ Synthesis Design Example အကြောင်းအရာ
2019.04.02	19.1		• ကနဦးထုတ်ဝေမှု။

Intel Agilex FPGA IP ဒီဇိုင်း External Memory Interfaces အတွက် စာရွက်စာတမ်း ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်းample အသုံးပြုသူလမ်းညွှန်

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

intel UG-20219 ပြင်ပမှတ်ဉာဏ်ကြားခံများ Intel Agilex FPGA IP ဒီဇိုင်းထွample [pdf] အသုံးပြုသူလမ်းညွှန် UG-20219 ပြင်ပမှတ်ဉာဏ်ကြားခံမျက်နှာပြင်များ Intel Agilex FPGA IP ဒီဇိုင်းထွample၊ UG-20219၊ ပြင်ပမှတ်ဉာဏ် မျက်နှာပြင်များ Intel Agilex FPGA IP ဒီဇိုင်းထွample၊ အင်တာဖေ့စ် Intel Agilex FPGA IP ဒီဇိုင်းထွample၊ Agilex FPGA IP ဒီဇိုင်းထွample

ကိုးကား

• အသုံးပြုသူလက်စွဲ